CN115906756A - 芯片验证中仿真结果的优化方法及应用 - Google Patents
芯片验证中仿真结果的优化方法及应用 Download PDFInfo
- Publication number
- CN115906756A CN115906756A CN202211538392.8A CN202211538392A CN115906756A CN 115906756 A CN115906756 A CN 115906756A CN 202211538392 A CN202211538392 A CN 202211538392A CN 115906756 A CN115906756 A CN 115906756A
- Authority
- CN
- China
- Prior art keywords
- simulation
- data packet
- signal
- signal line
- key data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了芯片验证中仿真结果的优化方法及应用,涉及芯片开发技术领域。所述方法包括步骤:对待测芯片启动仿真,生成仿真文件;基于指定的RTL层,在仿真文件中抓取相关信号的信号线形成信号线组;将信号线组中的信号值打包形成数据包,从数据包中提取关键数据包,将关键数据包中的信号线的值与期望值进行比对,和/或将关键数据包中的多个信号线之间的组合逻辑与预期的信号线组合逻辑进行比对;根据比对的结果生成关键数据验证结果文本文件。本发明实现了在设定范围内进行所需信号的仿真结果的自动分析和检查,提升了仿真结果检查效率,降低了仿真调试的人力和计算资源成本。
Description
技术领域
本发明涉及芯片开发技术领域,尤其涉及一种芯片验证中仿真结果的优化方法及应用。
背景技术
在集成电路(IC)芯片的开发设计过程中,需要对芯片的功能进行仿真验证,仿真验证技术已广泛用于在制造之前验证芯片的行为。芯片的仿真验证通常利用专用的仿真工具来完成,仿真工具则通常配合波形显示器来显示和分析仿真工具的输出结果,所述波形显示器能够帮助 IC 验证工程师检查器件随时间偏移的工作状态以及器件之间的相互关系,几乎当前所有的仿真工具都有专用的波形显示器,比如VPD Synopsys仿真工具的DVE工具,Candence的仿真工具ncverilog/irun的simvision工具等。通过波形显示器查看信号和波形的过程通常如下:在仿真窗口中点击某一个层次,继而在信号窗口(objects window)中选中需要的信号,然后基于该信号选择添加波形(add wave)选项,所需信号的波形被添加到波形窗口处。目前,在IC设计的验证环节中,IC验证工程师主要也是通过波形显示器对仿真产生的波形结果文件进行分析,从而验证芯片行为是否符合预期。
其中,在使用波形结果文件时,主流做法是基于图像化的波形文件(即波形图)进行分析:利用关联的波形显示器(波形查看的软件)打开波形结果文件后可得到图像化的波形图。IC验证工程师在得到所述波形图后,在波形图上查找相关信号,以检查波形是否符合预期。根据需要,也可以在仿真工具的日志文件中添加打印信息,日志文件的打印信息可以包括任意时刻任意信号的值,如此可以利用日志文件的打印信息辅助进行波形检查。
上述主流做法主要存在如下缺陷:
1)信号的波形图属于图形化信息,在分析这一类信息时工程师需要将图形化信息在大脑中处理为具体的信号逻辑、信号值等;同时,在使用波形图中往往还需要从众多信号中定位所需的信号,和/或从时间轴中找到需要的关键时间点,如此才能得到想要分析的波形图,目前上述系列操作主要通过人工完成,消耗了工程师大量的时间和精力。
2)由于日志文件中的打印信息无法完全替代波形文件中所包含的信息,在利用日志文件的打印信息辅助进行波形检查时,实际应用时经常会遇到各种问题。作为举例,比如因为需要分析的信号值未在仿真测试中提前写入打印的指令,导致日志文件中未能显示,此时,则需要加上指令后重新进行一次仿真;再比如,在某些情况下,由于对待测模块和测试工具的信息掌握不够充分,可能导致输出的日志文件打印信息与实际的信号信息不符或者未能正确打印,此时,也需要进行相应修改后重新进行一次仿真,才能获得记录有所需信息的日志文件。然而,一次规模较大的仿真往往需要占用数天时间或更多,同时还会占用较多的计算资源,进而影响到芯片的整个开发周期。
3)随着仿真工具功能的完善,一些仿真工具也会提供文字版的波形信息(将波形图中的图形信息转换为文字信息),通常是在波形显示器上预设相关选项,当用户选中前述相关选项时输出一份包含预设信号反转值的文本文件,属于较为简单的处理。然而,在实际应用中发现,因为仿真时往往需要处理大量的信号,验证工程师需要人工手动针对所需信号依次添加对应的选项(即手动抓取所需信号),相比于直接查看波形图而言并未方便多少。另一方面,在检查仿真结果时,往往还需要加上复杂的逻辑判断,仅凭仿真工具提供的预设相关选项还是难以满足验证工程师的结果检查需求。再一方面,直接使用仿真工具的波形显示器时,往往还存在复用性差的缺点。
综上所述,在芯片的仿真验证中,如何实现仿真结果的自动化优化处理以解决仿真结果检查效率低、人力和计算资源耗费大的问题,是当前亟需解决的技术问题。
发明内容
本发明的目的在于:克服现有技术的不足,提供了一种芯片验证中仿真结果的优化方法及应用。本发明提供的仿真结果优化方法,能够在指定的范围内自动抓取相关信号形成信号线组,并基于信号线组将相关数据自动打包为数据包并提取出关键数据包,然后实现关键数据包中的数据与预设值的自动比对并生成包含关键信息的文字形式报告,实现了在设定范围内进行所需信号的仿真结果的自动分析和检查,提升了仿真结果检查效率,降低了仿真调试的人力和计算资源成本。
为实现上述目标,本发明提供了如下技术方案:
一种芯片验证中仿真结果的优化方法,包括如下步骤:
对待测芯片启动仿真,仿真启动后生成仿真文件,所述仿真文件用于存放仿真波形和结果记录信息;随着仿真的进行,将产生的仿真波形和生成的结果记录更新到前述仿真文件中;
基于指定的RTL层,在仿真文件中获取该RTL层下的所有信号信息后,基于关键字对信号进行筛选以获取相关的信号线,对相关的信号线进行打包形成信号线组;
将前述信号线组中的信号值打包形成数据包,其中,所述数据包包含所述信号线组在一个完整传输周期内的所有或部分信号线的值;
从前述数据包中提取关键数据包,将关键数据包中的信号线的值与该信号线的期望值进行比对,和/或将关键数据包中的多个信号线之间的组合逻辑与预期的信号线组合逻辑进行比对;
根据前述比对的结果生成关键数据验证结果文本文件,所述关键数据验证结果文本文件中存放有关键数据包和其对应的比对结果信息。
进一步,获取相关的信号线的步骤为:采集当前总线协议中设置的关键字信息,或者通过关键字采集栏采集用户设置的关键字信息;
获取包含前述关键字的信号线作为前述相关的信号线。
进一步,将前述信号线组中的信号值打包形成数据包的步骤为:获取当前总线协议的信号传输规则,根据该信号传输规则中配置的特殊信号线信息,获取信号线组中的各特殊信号线对应的信号值,对前述信号值进行打包处理以形成数据包。
进一步,所述特殊信号线包括时钟信号和/或握手信号。
进一步,所述数据包为一个或多个;当数据包为一个时,所述数据包包含所述信号线组在一个完整传输周期内的所有信号线的值;当数据包为多个时,每个数据包包含所述信号线组在一个完整传输周期内的部分信号线的值。
进一步,所述传输周期为当前总线协议中配置的完成一次完整的传输对应的完整传输周期;
或者所述传输周期为用户设置的完整传输周期。
进一步,提取关键数据包的步骤包括:获取预设的重点关注信号线,其中,对应各重点关注信号线配置有信号值标准;判断前述数据包中的重点关注信号线的值是否符合对应的标准,判定符合标准时将该重点关注信号线所在的数据包作为关键数据包提取出来。
进一步,所述信号线的期望值为验证测试中的参考模型reference model输出的值;
或者,所述信号线的期望值为系统设置的期望值;
或者,所述信号线的期望值为用户设置的期望值;
或者,所述信号线的期望值为预设的逻辑模型和/或数学运算模型计算得到的理论值。
进一步,判断仿真过程是否结束,判定结束时,结束仿真文件和关键数据验证结果文本文件的更新。
本发明还提供了一种芯片验证中仿真结果的优化装置,包括:
仿真模块,用于对待测芯片启动仿真,仿真启动后生成仿真文件,所述仿真文件用于存放仿真波形和结果记录信息;随着仿真的进行,将产生的仿真波形和生成的结果记录更新到前述仿真文件中;
信号组抓取模块,用于基于指定的RTL层,在仿真文件中获取该RTL层下的所有信号信息后,基于关键字对信号进行筛选以获取相关的信号线,对相关的信号线进行打包形成信号线组;
数据包生成模块,用于将前述信号线组中的信号值打包形成数据包,其中,所述数据包包含所述信号线组在一个完整传输周期内的所有或部分信号线的值;
关键数据包提取模块,用于从前述数据包中提取关键数据包,将关键数据包中的信号线的值与该信号线的期望值进行比对,和/或将关键数据包中的多个信号线之间的组合逻辑与预期的信号线组合逻辑进行比对;
比对模块,用于根据前述比对的结果生成关键数据验证结果文本文件,所述关键数据验证结果文本文件中存放有关键数据包和其对应的比对结果信息。
本发明由于采用以上技术方案,与现有技术相比,作为举例,具有以下的优点和积极效果:本发明提供的仿真结果优化方法,能够在指定的范围内自动抓取相关信号形成信号线组,并基于信号线组将相关数据自动打包为数据包并提取出关键数据包,然后实现关键数据包中的数据与预设值的自动比对并生成包含关键信息的文字形式报告,实现了在设定范围内进行所需信号的仿真结果的自动分析和检查,提升了仿真结果检查效率,降低了仿真调试的人力和计算资源成本。
附图说明
图1为本发明实施例提供的芯片验证中仿真结果的优化方法的流程概要图。
图2为本发明实施例提供的从仿真波形文件中提取关键数据包的处理示意图。
图3为本发明实施例提供的芯片验证中仿真结果的优化装置的电路模块结构图。
具体实施方式
以下结合附图和具体实施例对本发明公开的芯片验证中仿真结果的优化方法及应用作进一步详细说明。应当注意的是,下述实施例中描述的技术特征或者技术特征的组合不应当被认为是孤立的,它们可以被相互组合从而达到更好的技术效果。在下述实施例的附图中,各附图所出现的相同标号代表相同的特征或者部件,可应用于不同实施例中。因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
需说明的是,本说明书所附图中所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定发明可实施的限定条件,任何结构的修饰、比例关系的改变或大小的调整,在不影响发明所能产生的功效及所能达成的目的下,均应落在发明所揭示的技术内容所能涵盖的范围内。本发明的优选实施方式的范围包括另外的实现,其中可以不按所述的或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本发明的实施例所属技术领域的技术人员所理解。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。本发明所述的多个,为两个及以上。
实施例
参见图1所示,为本发明提供的一种芯片验证中仿真结果的优化方法。所述方法包括如下步骤。
S100,启动仿真,生成仿真文件。
通过仿真工具对待测芯片启动仿真,仿真启动后生成仿真文件。所述仿真文件用于存放仿真波形和结果记录信息。随着仿真的进行,将产生的仿真波形和生成的结果记录更新到前述仿真文件中。
S200,从仿真文件中抓取信号组。
具体的,是在仿真过程中,基于指定的RTL(Register Transfer Level,寄存器传输级)层,在仿真文件中获取该RTL层下的所有信号信息后,基于关键字对信号进行筛选以获取相关的信号线,对相关的信号线进行打包形成信号线组。
所述指定的RTL层优选由用户指定,以此实现在用户指定的范围内自动抓取相关信号形成信号线组。作为举例,比如用户指定了RTL层为RTL 顶层(top层),即用户希望从仿真文件中抓取RTL顶层下所有相关信号的变化情况。
本实施例中,是基于关键字对信号进行筛选,用于筛选的关键字可以是一个关键字,也可以是多个关键字形成的关键字组。具体的,所述筛选规则被配置为:采集当前总线协议中设置的关键字信息,获取包含前述关键字的信号线作为前述相关的信号线。即,根据现有的总线协议中的关键字进行匹配,将带有相关关键字的信号线进行整理和打包,以形成信号线组。
或者,所述筛选规则被配置为:通过关键字采集栏采集用户设置的关键字信息;获取包含前述关键字的信号线作为前述相关的信号线。即,可通过用户预设的关键字对信号线进行整理和打包,以形成信号线组。
S300,生成数据包,提取关键数据包。
将前述信号线组中的信号值打包形成数据包,其中,所述数据包包含所述信号线组在一个完整传输周期内的所有或部分信号线的值。然后,从前述数据包中提取关键数据包,将关键数据包中的信号线的值与该信号线的期望值进行比对,和/或将关键数据包中的多个信号线之间的组合逻辑与预期的信号线组合逻辑进行比对。
生成数据包时,可以基于用户预设的数据打包规则对信号线组中的数据进行打包处理,也可以基于现有的总线协议的内容。
优选的,将前述信号线组中的信号值打包形成数据包的步骤为:获取当前总线协议的信号传输规则,根据该信号传输规则中配置的特殊信号线信息,获取信号线组中的各特殊信号线对应的信号值,对前述信号值进行打包处理以形成数据包。
所述特殊信号线,比如可以包括时钟信号、握手信号等,可以将前述信号线组中各信号线的信号值打包为一个或多个数据包;
打包形成的所述数据包可以为一个或多个。当数据包为一个时,所述数据包包含所述信号线组在一个完整传输周期内的所有信号线的值。当数据包为多个时,每个数据包包含所述信号线组在一个完整传输周期内的部分信号线的值。
所述传输周期,可以采用当前总线协议中配置的完成一次完整的传输对应的完整传输周期,也可以采用用户个性化设置的完整传输周期。
本实施例中,所述关键数据包是用于判断验证的仿真测试结果是否通过的重要数据,在提取关键数据包时,应优选地关注预设有比对标准的重要信号。此时,提取关键数据包的步骤可以如下:获取预设的重点关注信号线,其中,对应各重点关注信号线配置有信号值标准;判断前述数据包中的重点关注信号线的值是否符合对应的标准,判定符合标准时将该重点关注信号线所在的数据包作为关键数据包提取出来。
也就是说,从数据包中筛选关键数据包时,是基于一些预设的重要信号线的值,当所述重要信号线的值符合某一预设的信号值标准时,将所述数据包作为关键数据包提取出来。
本实施例中,在对关键数据包的数据进行比对时,可以是将关键数据包中的信号线的值与该信号线的期望值进行比对,也可以是将关键数据包中的多个信号线之间的组合逻辑与预期的信号线组合逻辑进行比对。如此,可以判断信号线的值是否符合预期,还可以判断多个信号线(组)之间较为复杂的组合逻辑关系进行是否符合预期。
下面结合图2详细描述提取关键数据包的步骤。
参见图2所示,比如信号线组中包含clk信号(时钟信号线),为预设的重点关注信号线。在打包形成数据包时,可以采集clk信号上升沿的数据,且其中valid信号,ready信号同时为高时的信号为有效信号,记录这一时间(valid信号和ready信号同时为高对应的时间)各个信号线上的值为一数据包,比如图2中示例了3个数据包,分别为数据包1,数据包2和数据包3,分别对应地址addr1,addr2和addr3。
当数据包中的clk信号的值符合一预设值时则判定该数据包为关键数据包,作为举例,比如预设值条件为:当addr值等于addr1(addr=addr1)时,数据包为关键数据包,则图2中的数据包1为关键数据包被提取出来,数据包2和数据包3不是关键数据包。
S400,数据比对,并根据比对结构生成验证结果文本文件。
根据前述比对的结果生成关键数据验证结果文本文件,所述关键数据验证结果文本文件中存放有关键数据包和其对应的比对结果信息。在仿真过程中,将产生的关键数据包和比对结果信息更新到关键数据验证结果文本文件中。
本实施例中,所述信号线的期望值为验证测试中的参考模型reference model输出的值。或者,所述信号线的期望值为系统设置的期望值。或者,所述信号线的期望值为用户设置的期望值。或者,所述信号线的期望值为预设的逻辑模型和/或数学运算模型计算得到的理论值。
本实施例中,优选的,对仿真过程进行监测,在监测到仿真过程结束时,结束仿真文件和关键数据验证结果文本文件的更新。
参见图3所示,为本发明提供的一种芯片验证中仿真结果的优化装置。
所述装置包括仿真模块,信号组抓取模块,数据包生成模块,关键数据包提取模块和比对模块。
所述仿真模块,用于对待测芯片启动仿真,仿真启动后生成仿真文件,所述仿真文件用于存放仿真波形和结果记录信息;随着仿真的进行,将产生的仿真波形和生成的结果记录更新到前述仿真文件中。
所述信号组抓取模块,用于基于指定的RTL层,在仿真文件中获取该RTL层下的所有信号信息后,基于关键字对信号进行筛选以获取相关的信号线,对相关的信号线进行打包形成信号线组。
所述数据包生成模块,用于将前述信号线组中的信号值打包形成数据包,其中,所述数据包包含所述信号线组在一个完整传输周期内的所有或部分信号线的值。
所述关键数据包提取模块,用于从前述数据包中提取关键数据包,将关键数据包中的信号线的值与该信号线的期望值进行比对,和/或将关键数据包中的多个信号线之间的组合逻辑与预期的信号线组合逻辑进行比对。
所述比对模块,用于根据前述比对的结果生成关键数据验证结果文本文件,所述关键数据验证结果文本文件中存放有关键数据包和其对应的比对结果信息。
其它技术特征参考在前实施例,在此不再赘述。
在上面的描述中,本发明的公开内容并不旨在将其自身限于这些方面。而是,在本公开内容的目标保护范围内,各组件可以以任意数目选择性地且操作性地进行合并。另外,像“包括”、“囊括”以及“具有”的术语应当默认被解释为包括性的或开放性的,而不是排他性的或封闭性,除非其被明确限定为相反的含义。所有技术、科技或其他方面的术语都符合本领域技术人员所理解的含义,除非其被限定为相反的含义。在词典里找到的公共术语应当在相关技术文档的背景下不被太理想化或太不实际地解释,除非本公开内容明确将其限定成那样。本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (10)
1.一种芯片验证中仿真结果的优化方法,其特征在于包括如下步骤:
对待测芯片启动仿真,仿真启动后生成仿真文件,所述仿真文件用于存放仿真波形和结果记录信息;随着仿真的进行,将产生的仿真波形和生成的结果记录更新到前述仿真文件中;
基于指定的RTL层,在仿真文件中获取该RTL层下的所有信号信息后,基于关键字对信号进行筛选以获取相关的信号线,对相关的信号线进行打包形成信号线组;
将前述信号线组中的信号值打包形成数据包,其中,所述数据包包含所述信号线组在一个完整传输周期内的所有或部分信号线的值;
从前述数据包中提取关键数据包,将关键数据包中的信号线的值与该信号线的期望值进行比对,和/或将关键数据包中的多个信号线之间的组合逻辑与预期的信号线组合逻辑进行比对;
根据前述比对的结果生成关键数据验证结果文本文件,所述关键数据验证结果文本文件中存放有关键数据包和其对应的比对结果信息。
2.根据权利要求1所述的方法,其特征在于,获取相关的信号线的步骤为:
采集当前总线协议中设置的关键字信息,或者通过关键字采集栏采集用户设置的关键字信息;
获取包含前述关键字的信号线作为前述相关的信号线。
3.根据权利要求1所述的方法,其特征在于,将前述信号线组中的信号值打包形成数据包的步骤为:
获取当前总线协议的信号传输规则,根据该信号传输规则中配置的特殊信号线信息,获取信号线组中的各特殊信号线对应的信号值,对前述信号值进行打包处理以形成数据包。
4.根据权利要求3所述的方法,其特征在于:所述特殊信号线包括时钟信号和/或握手信号。
5.根据权利要求3所述的方法,其特征在于:所述数据包为一个或多个;当数据包为一个时,所述数据包包含所述信号线组在一个完整传输周期内的所有信号线的值;当数据包为多个时,每个数据包包含所述信号线组在一个完整传输周期内的部分信号线的值。
6.根据权利要求5所述的方法,其特征在于:所述传输周期为当前总线协议中配置的完成一次完整的传输对应的完整传输周期;
或者所述传输周期为用户设置的完整传输周期。
7.根据权利要求1所述的方法,其特征在于,提取关键数据包的步骤包括:
获取预设的重点关注信号线,其中,对应各重点关注信号线配置有信号值标准;判断前述数据包中的重点关注信号线的值是否符合对应的标准,判定符合标准时将该重点关注信号线所在的数据包作为关键数据包提取出来。
8.根据权利要求1所述的方法,其特征在于:所述信号线的期望值为验证测试中的参考模型reference model输出的值;
或者,所述信号线的期望值为系统设置的期望值;
或者,所述信号线的期望值为用户设置的期望值;
或者,所述信号线的期望值为预设的逻辑模型和/或数学运算模型计算得到的理论值。
9.根据权利要求1所述的方法,其特征在于:判断仿真过程是否结束,判定结束时,结束仿真文件和关键数据验证结果文本文件的更新。
10.一种芯片验证中仿真结果的优化装置,其特征在于包括:
仿真模块,用于对待测芯片启动仿真,仿真启动后生成仿真文件,所述仿真文件用于存放仿真波形和结果记录信息;随着仿真的进行,将产生的仿真波形和生成的结果记录更新到前述仿真文件中;
信号组抓取模块,用于基于指定的RTL层,在仿真文件中获取该RTL层下的所有信号信息后,基于关键字对信号进行筛选以获取相关的信号线,对相关的信号线进行打包形成信号线组;
数据包生成模块,用于将前述信号线组中的信号值打包形成数据包,其中,所述数据包包含所述信号线组在一个完整传输周期内的所有或部分信号线的值;
关键数据包提取模块,用于从前述数据包中提取关键数据包,将关键数据包中的信号线的值与该信号线的期望值进行比对,和/或将关键数据包中的多个信号线之间的组合逻辑与预期的信号线组合逻辑进行比对;
比对模块,用于根据前述比对的结果生成关键数据验证结果文本文件,所述关键数据验证结果文本文件中存放有关键数据包和其对应的比对结果信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211538392.8A CN115906756A (zh) | 2022-12-02 | 2022-12-02 | 芯片验证中仿真结果的优化方法及应用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211538392.8A CN115906756A (zh) | 2022-12-02 | 2022-12-02 | 芯片验证中仿真结果的优化方法及应用 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115906756A true CN115906756A (zh) | 2023-04-04 |
Family
ID=86479311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211538392.8A Pending CN115906756A (zh) | 2022-12-02 | 2022-12-02 | 芯片验证中仿真结果的优化方法及应用 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115906756A (zh) |
-
2022
- 2022-12-02 CN CN202211538392.8A patent/CN115906756A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9064068B1 (en) | Debuggable opaque IP | |
US8356272B2 (en) | Logic verification module apparatus to serve as a hyper prototype for debugging an electronic design that exceeds the capacity of a single FPGA | |
US7730435B2 (en) | Automatic test component generation and inclusion into simulation testbench | |
US6735747B2 (en) | Pre-silicon verification path coverage | |
CN101778307A (zh) | 机顶盒功能测试装置 | |
CN113065300B (zh) | 芯片eda仿真中回溯仿真波形的方法、系统及装置 | |
CN111639470B (zh) | 一种处理器协同芯片的仿真测试方法、系统及相关组件 | |
CN115470748A (zh) | 一种芯片仿真加速方法、装置、电子设备及存储介质 | |
CN112346918B (zh) | 芯片验证中辅助波形debug的方法及应用 | |
CN117076337B (zh) | 一种数据传输方法、装置、电子设备及可读存储介质 | |
CN116774016B (zh) | 芯片测试方法、装置、设备及存储介质 | |
TW201743069A (zh) | 邏輯分析儀及其資料擷取與效能測試之方法 | |
CN116521468B (zh) | 一种fpga在线调试方法及支持在线调试的fpga | |
US20190026416A1 (en) | Logic analyzer for integrated circuits | |
CN115906756A (zh) | 芯片验证中仿真结果的优化方法及应用 | |
CN1862266A (zh) | 产品容错性测试方法及其故障插入装置 | |
CN116629171A (zh) | 一种基于综合网表的fpga芯片调试方法及装置 | |
CN116663490A (zh) | 一种异步存储芯片的验证方法、平台、装置及介质 | |
CN116451617A (zh) | 芯片仿真中基于仿真波形的信息处理方法、装置及应用 | |
CN1932774A (zh) | 一种基于多串口资源的嵌入式系统软件快速测试系统和方法 | |
CN115758963A (zh) | 芯片eda仿真中打印信息的处理装置、方法及系统 | |
CN109165030A (zh) | 一种单片机的在线编程测试方法 | |
US7581143B2 (en) | Peripheral component interconnect bus test system and method therefor | |
CN108363567B (zh) | 一种基于数据库的验证平台激励器自动化生成方法 | |
US7689399B1 (en) | Automatic extraction of design properties |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |