CN115865039A - 用于改善声表面波滤波器带外抑制的电路结构及滤波器 - Google Patents

Abstract

本发明公开了一种用于改善声表面波滤波器带外抑制的电路结构即滤波器，包括串联电路，所述串联电路的输入端和输出端之间串联设置有多个串联谐振器，相邻的串联谐振器之间均设置有并联谐振器，所述串联电路的输入端和输出端也设置并联谐振器，所述并联谐振器一端与串联电路连接，所述并联谐振器另一端接地，所述相邻的串联谐振器之间的至少一个并联谐振器上并联有至少一个零点调整谐振器。其通过添加至少一个额外并联零点调整谐振器X，零点调整谐振器X的等效电容效应可适当的修整带宽陡峭度，同时，通过调节额外谐振器的波长范围能增加额外的带外零点，以改善近端的陡峭度，同时优化远端的抑制。

Description

用于改善声表面波滤波器带外抑制的电路结构及滤波器

技术领域

本发明涉及声表面波滤波器技术领域，尤其是一种用于改善声表面波滤波器带外抑制的电路结构及滤波器。

背景技术

随着通信技术的不断发展，移动通讯设备对器件小型化的需求越来越迫切，尤其在高频声表面波滤波器方面，其使用场景多为终端设备。高频的滤波器很容易受温度影响而出现温漂效应，应此再高频段温度补偿型滤波器(TC-SAW)尤为受市场青睐。高频滤波器在保证通带性能的前提下需要有良好的带外抑制，提高滤波器的使用性能提升其带外抑制和保证通带性能尤为重要。

发明内容

为解决上述现有技术问题，本发明提供了一种用于改善声表面波滤波器带外抑制的电路结构，包括串联电路，所述串联电路的输入端和输出端之间串联设置有多个串联谐振器，相邻的串联谐振器之间均设置有并联谐振器，所述串联电路的输入端和输出端也设置并联谐振器，所述并联谐振器一端与串联电路连接，所述并联谐振器另一端接地，所述相邻的串联谐振器之间的至少一个并联谐振器上并联有至少一个零点调整谐振器。

进一步的，所述串联电路中串联的第一个串联谐振器或者最后一个串联谐振器的谐振频率高于串联电路中其余的串联谐振器的谐振频率，且所述串联电路中串联的第一个串联谐振器和最后一个串联谐振器的谐振频率相同或相近。

进一步的，所述输入端的并联谐振器或与输入端的并联谐振器相邻的并联谐振器的谐振频率低于其余的并联谐振器的谐振频率，所述输入端的并联谐振器和与输入端的并联谐振器相邻的并联谐振器的谐振频率相同或相近。

进一步的，所述零点调整谐振器的谐振频率大于输入端的并联谐振器或与输入端的并联谐振器相邻的并联谐振器的谐振频率，所述零点调整谐振器的谐振频率小于所述串联电路中串联的第一个串联谐振器或者最后一个串联谐振器的谐振频率。

进一步的，所述零点调整谐振器的等效电容为其并联的并联谐振器的0.58-0.7倍。

进一步的，所述零点调整谐振器并联在与输入端的并联谐振器相邻的并联谐振器上。

进一步的，所述相邻的串联谐振器之间设置的并联谐振器上并联有不同谐振频率的零点调整谐振器。

进一步的，所述相邻的串联谐振器之间设置的其中一个并联谐振器上并联有不同谐振频率的两个零点调整谐振器。

进一步的，所述零点调整谐振器的谐振频率小于所述相邻的串联谐振器之间设置的任一一个并联谐振器，所述零点调整谐振器的等效电容为任一一个并联谐振器等效电容的0.22-0.35倍。

本发明还提供了一种滤波器，包含上述任一所述的用于改善声表面波滤波器带外抑制的电路结构。

本发明的有益效果体现在，本发明的用于改善声表面波滤波器带外抑制的电路结构通过添加至少一个额外并联零点调整谐振器X，零点调整谐振器X的等效电容效应可适当的修整带宽陡峭度，同时，通过调节额外谐振器的波长范围能增加额外的带外零点，以改善近端的陡峭度，同时优化远端的抑制。

附图说明

图1为本发明所提供的现有技术中阶梯滤波器的电路结构；

图2为本发明所提供的第一实施例的原理电路结构图；

图3为本发明所提供的第一实施例与现有技术电路结构的性能对比示意图(其中S34为第一实施例的仿真性能图，S12为现有技术电路结构的设计仿真性能图)；

图4为本发明所提供的第一实施例实际测试性能示意图；

图5为本发明所提供的第二实施例的原理电路结构图；

图6为本发明所提供的第一实施例与第二实施例电路结构的性能对比示意图(其中S34为第一实施例的实际仿真性能图，S78为第二实施例电路结构的设计仿真性能图)；

图7为本发明所提供的第三实施例的原理电路结构图；

附图标记：S1、S2、S3、S4均为串联谐振器，P1、P2、P3、P4、P5均为并联谐振器，X、X1、X2、X3、X4、X5均为零点调整谐振器。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1：如图1-4所示，现有技术的阶梯滤波器的电路结构与本专利所实施的电路原理图如图1，2所示。图1中包括串联电路，所述串联电路的输入端和输出端之间串联设置有四个串联谐振器S1、S2、S3、S4，相邻的串联谐振器之间均设置有并联谐振器P2、P3、P4，所述串联电路的输入端和输出端也设置并联谐振器P1和P5，所述并联谐振器一端与串联电路连接，所述并联谐振器另一端接地。

图2在图1的基础上，所述相邻的串联谐振器之间的至少一个并联谐振器上并联有至少一个零点调整谐振器X。即在P2上并联了零点调整谐振器X。S1、S2、S3、S4均为串联谐振器，其中S1或S4满足对应的谐振频率最高，且S1和S4的谐振频率相同或相近。P1、P2、P3、P4、P5均为并联谐振器，设Cpn为对应并联谐振器的等效电容。且P1或P2满足对应的谐振频率要比其他并联谐振器的谐振频率低，且P1和P2的谐振频率相同或相近。其中为零点调整谐振器X可并联于除两个信号端附近外的其他并联谐振器上，即P2、P3、P4上，且零点调整谐振器X的谐振频率应满足大于P1或P2的谐振频率，小于S1或S2的谐振频率。其中零点调整谐振器X的等效电容Xc应为其并联谐振器P2的0.58～0.7倍。该实施例在保证原设计需满足的的指标下，能足够在左边的增加的多的零点，以优化其陡峭度及左边近端的抑制，同时优化右端整体的抑制性。

如图3所示，为本发明第一实施例与现有技术电路结构的性能对比示意图；其中S34为第一实施例的仿真性能图，S12为现有技术电路结构的设计仿真性能图。

由两者对比图可得，当零点调整谐振器X的谐振频率满足大于P1或P2的谐振频率，小于S1或S2的谐振频率。且零点调整谐振器X的等效电容Cx＝0.5～0.68*Cpn时，在保证原设计需满足的的指标下，通带左边的陡峭度会得到优化，同时通带右端整体的抑制性也会下降。

图4为本发明第一实施例实际测试性能示意图。

实施例2：如图5-6所示，所述串联电路的输入端和输出端之间串联设置有四个串联谐振器S1、S2、S3、S4，相邻的串联谐振器之间均设置有并联谐振器P2、P3、P4，所述串联电路的输入端和输出端也设置并联谐振器P1和P5，所述并联谐振器一端与串联电路连接，所述并联谐振器另一端接地。在第二、第三、第四并联谐振器即P2、P3、P4上分别并联不同谐振频率的零点调整谐振器X1、X2、X3。

图6为发明第一实施例与第二实施例电路结构的性能对比示意图；其中S34为第一实施例的实际仿真性能图，S78为第二实施例电路结构的设计仿真性能图。由两者对比图可得，当零点调整谐振器X的谐振频率满足大于P1或P2的谐振频率，小于S1或S2的谐振频率。且零点调整谐振器Xn的等效电容Cxn＝0.5～0.68*Cpn(n为1、2、3)时，且谐振频率Fx1/Fx3<Fx2，在保证原设计需满足的的指标下，通带左边的陡峭度会得到优化，同时通带右端整体的抑制性也会下降。

实施例三：如图7所示，所述串联电路的输入端和输出端之间串联设置有四个串联谐振器S1、S2、S3、S4，相邻的串联谐振器之间均设置有并联谐振器P2、P3、P4，所述串联电路的输入端和输出端也设置并联谐振器P1和P5，所述并联谐振器一端与串联电路连接，所述并联谐振器另一端接地。在第二或第三或第四并联谐振器即P2、P3、P4上分别并联不同谐振品的零点调整谐振器X1、X2；其中零点调整谐振器满足Fx1/Fx2<Fpn(n＝2、3、4),Cxn＝0.22～0.35*Cpn。同样能使陡峭度得到优化，抑制性得以下降。

在图3、4、6中，横坐标表示频率，单位为GHz，纵坐标表示插入损耗。

本发明还提供了一种滤波器，其包含有上述任一所述的用于改善声表面波滤波器带外抑制的电路结构。能够改善其声表面波滤波器带外抑制。

本发明的用于改善声表面波滤波器带外抑制的电路结构通过添加至少一个额外并联零点调整谐振器X，零点调整谐振器X的等效电容效应可适当的修整带宽陡峭度，同时，通过调节额外谐振器的波长范围能增加额外的带外零点，以改善近端的陡峭度，同时优化远端的抑制。

在本发明的实施例的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“坚直”、“水平”、“中心”、“顶”、“底”、“顶部”、“底部”、“内”、“外”、“内侧”、“外侧”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了使于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。其中，“里侧”是指内部或围起来的区域或空间。“外围”是指某特定部件或特定区域的周围的区域。

在本发明的实施例的描述中，术语“第一”、“第二”、“第三”、“第四”仅用以描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”、“第四”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本发明的实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“组装”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

在本发明的实施例的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

在本发明的实施例的描述中，需要理解的是，“-”和“～”表示的是两个数值之同的范围，并且该范围包括端点。例如:“A-B”表示大于或等于A，且小于或等于B的范围。“A～B”表示大于或等于A，且小于或等于B的范围。

在本发明的实施例的描述中，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (10)

1.用于改善声表面波滤波器带外抑制的电路结构，其特征在于：包括串联电路，所述串联电路的输入端和输出端之间串联设置有多个串联谐振器，相邻的串联谐振器之间均设置有并联谐振器，所述串联电路的输入端和输出端也设置并联谐振器，所述并联谐振器一端与串联电路连接，所述并联谐振器另一端接地，所述相邻的串联谐振器之间的至少一个并联谐振器上并联有至少一个零点调整谐振器。

2.根据权利要求1所述的用于改善声表面波滤波器带外抑制的电路结构，其特征在于：所述串联电路中串联的第一个串联谐振器或者最后一个串联谐振器的谐振频率高于串联电路中其余的串联谐振器的谐振频率，且所述串联电路中串联的第一个串联谐振器和最后一个串联谐振器的谐振频率相同或相近。

3.根据权利要求1所述的用于改善声表面波滤波器带外抑制的电路结构，其特征在于：所述输入端的并联谐振器或与输入端的并联谐振器相邻的并联谐振器的谐振频率低于其余的并联谐振器的谐振频率，所述输入端的并联谐振器和与输入端的并联谐振器相邻的并联谐振器的谐振频率相同或相近。

4.根据权利要求1所述的用于改善声表面波滤波器带外抑制的电路结构，其特征在于：所述零点调整谐振器的谐振频率大于输入端的并联谐振器或与输入端的并联谐振器相邻的并联谐振器的谐振频率，所述零点调整谐振器的谐振频率小于所述串联电路中串联的第一个串联谐振器或者最后一个串联谐振器的谐振频率。

5.根据权利要求1所述的用于改善声表面波滤波器带外抑制的电路结构，其特征在于：所述零点调整谐振器的等效电容为其并联的并联谐振器的0.58-0.7倍。

6.根据权利要求1所述的用于改善声表面波滤波器带外抑制的电路结构，其特征在于：所述零点调整谐振器并联在与输入端的并联谐振器相邻的并联谐振器上。

7.根据权利要求1所述的用于改善声表面波滤波器带外抑制的电路结构，其特征在于：所述相邻的串联谐振器之间设置的并联谐振器上并联有不同谐振频率的零点调整谐振器。

8.根据权利要求1所述的用于改善声表面波滤波器带外抑制的电路结构，其特征在于：所述相邻的串联谐振器之间设置的其中一个并联谐振器上并联有不同谐振频率的两个零点调整谐振器。

9.根据权利要求8所述的用于改善声表面波滤波器带外抑制的电路结构，其特征在于：所述零点调整谐振器的谐振频率小于所述相邻的串联谐振器之间设置的任一一个并联谐振器，所述零点调整谐振器的等效电容为任一一个并联谐振器等效电容的0.22-0.35倍。

10.一种滤波器，其特征在于：包含权利要求1-9任一所述的用于改善声表面波滤波器带外抑制的电路结构。

Images