CN115857415A - 五轴联动运动控制系统 - Google Patents

Abstract

本申请涉及运动控制系统技术领域，尤其涉及一种五轴联动运动控制系统，包括MCU模块、FPGA模块、DSP运算器、SPWM细分驱动器以及编码器。FPGA模块与MCU模块相连，FPGA模块包括定时控制器、AHB总线和多位乘法器。DSP运算器与FPGA模块的AHB总线相连。SPWM细分驱动器发出的脉冲向伺服执行机构输出。伺服执行机构根据来自SPWM细分驱动器的脉冲信号动作，编码器将伺服执行机构的移动位置信号反馈至DSP运算器，DSP运算器根据伺服执行机构的理论移动位置与编码器反馈的实际移动位置的差值调节SPWM细分驱动器发出的脉冲量。如此，减小因机械误差而造成的位移距离误差以及重复运动的累计误差，实现多轴同时运动的同时完成插补，减少操作时间和位移误差，进而提高产品精度、效率。

Description

五轴联动运动控制系统

技术领域

本申请涉及运动控制系统技术领域，尤其涉及一种五轴联动运动控制系统。

背景技术

随着现代加工业制造业的迅猛发展，普通三轴数控机床已满足不了人们对加工零件的要求，五轴数控机床由于能加工异性型复杂的零件曲面，在现代加工制造业中，特别是在航天、航空、机器人、军事工业中得到广泛的应用，因此，研究高精度、高性能的五轴运动控制卡，是机床和机器人行业的主要研究重点。而在高精加工领域，对各轴的运动控制精度以及控制的一致性要求均较高。

如专利号为201611027591.7的中国专利中公开了一种五轴联动数控机床伺服系统控制方法，把单轴系统的反馈控制、前馈控制以及多轴的交叉耦合控制、旋转运动对直线运动的干扰补偿控制集成在一起，达到良好的跟踪性能和轮廓性能，形成完整的多轴集成精密联动伺服控制。但是该技术只是通过参照理想位置信号，把单轴系统的反馈控制、前馈控制以及多轴的交叉耦合控制、旋转运动对直线运动的干扰补偿控制集成在一起，难以克服执行机构由于机械误差而造成的位移距离的误差，也难以克服重复运动形成的累计误差，也难以实现多轴同时运动的同时完成插补。

可见，如何减小因机械误差而造成的位移距离误差以及重复运动的累计误差，实现多轴同时运动的同时完成插补，减少操作时间和位移误差，进而提高产品精度、效率和生产力是亟待解决的技术问题。

发明内容

本申请提供的一种五轴联动运动控制系统，旨在解决现有技术中如何减小因机械误差而造成的位移距离误差以及重复运动的累计误差，实现多轴同时运动的同时完成插补，减少操作时间和位移误差，进而提高产品精度、效率和生产力的技术问题。

本申请提供的一种五轴联动运动控制系统，包括：

MCU模块；

FPGA模块，所述FPGA模块与所述MCU模块相连，所述FPGA模块包括定时控制器、AHB总线和多位乘法器，所述多位乘法器用于进行反馈数据的实时运算；

DSP运算器，所述DSP运算器与所述FPGA模块的所述AHB总线相连；

SPWM细分驱动器，所述SPWM细分驱动器与所述DSP运算器的输出端相连，所述SPWM细分驱动器与伺服执行机构相连，所述SPWM细分驱动器发出的脉冲向所述伺服执行机构输出；以及

编码器，所述编码器与所述DSP运算器的输入端相连，所述编码器用于检测所述伺服执行机构的移动位置；

其中，所述伺服执行机构根据来自所述SPWM细分驱动器的脉冲信号动作，所述编码器将所述伺服执行机构的移动位置信号反馈至所述DSP运算器，所述DSP运算器根据所述伺服执行机构根据脉冲信号移动的理论移动位置与所述编码器反馈的所述伺服执行机构的实际移动位置的差值调节所述SPWM细分驱动器向所述伺服执行机构发出的脉冲量；

所述FPGA模块参照所述定时控制器对所述DSP运算器进行同步时序控制。

更进一步地，所述DSP运算器是五轴联动带插补控制器，所述五轴联动带插补控制器设计成IP核形式，所述五轴联动带插补控制器与所述AHB总线相连，所述五轴联动带插补控制器包括速度参数寄存器、终点坐标寄存器模块、状态寄存器、总步进数寄存器、控制寄存器和任务逻辑单元；

所述速度参数寄存器用于寄存所述伺服执行机构中步进电机的最高转动速度；

所述状态寄存器用于寄存所述伺服执行机构当前所处的状态；

所述总步进数寄存器用于寄存所述伺服执行机构中所有所述步进电机要走的总步进数；

所述控制寄存器用于寄存所述步进电机的控制信号信息，所述控制信号信息包括暂停控制信号、启动控制信号、转动方向控制信号。

更进一步地，所述终点坐标寄存器模块包括x轴坐标寄存器、y轴坐标寄存器、z轴坐标寄存器、Q轴坐标寄存器和S轴坐标寄存器，分别寄存x轴、y轴、z轴、Q轴和S轴的所述步进电机的运动终点坐标值，作为该次数字积分器的被积函数。

更进一步地，所述任务逻辑单元包括五轴数字积分器模块、终点判定模块、状态机和速度控制模块；

所述终点判定模块用于判断插补运算是否达到终点；

所述状态机用于协调各模块；

所述速度控制模块用于自动加载不同的分频因子，使所述步进电机在因此插补过程中，分为加速、匀速和减速三个阶段。

更进一步地，所述五轴数字积分器包括五个互相独立的数字积分器，每一个坐标轴对应一个数字积分器，在所述定时控制器的控制下，各轴的数字积分器对各轴的被积函数坐标寄存器中的值进行数字积分运算，产生各轴步进电机的步进脉冲信号，实现各轴的联动控制。

更进一步地，所述速度控制模块是可编程的分频控制器。

更进一步地，所述FPGA模块还包括网络控制器，所述网络控制器用于与外围的电路构成通信系统，确保所述五轴联动移动控制系统能与PC机进行通信。

更进一步地，所述FPGA模块还包括EPCS控制器，所述EPCS控制器用于控制外围EPCS4存储芯片存储所述FPGA模块的配置文件和程序代码。

更进一步地，所述FPGA模块还包括JTAG控制器，所述JTAG控制器通过JTAG接口和PC机相连，实现程序的下载和在线调试。

更进一步地，所述FPGA模块还包括LCD控制器，所述LCD控制器与LCD显示器相连，所述LCD显示器用于实时显示所述五轴联动运动控制系统的状态和所述伺服执行机构中各轴的坐标值。

本申请所达到的有益效果是：

本申请提出的一种五轴联动运动控制系统，包括MCU模块、FPGA模块、DSP运算器、SPWM细分驱动器以及编码器。FPGA模块与MCU模块相连，FPGA模块包括定时控制器、AHB总线和多位乘法器，多位乘法器用于进行反馈数据的实时运算。DSP运算器与FPGA模块的AHB总线相连。SPWM细分驱动器与DSP运算器的输出端相连，SPWM细分驱动器与伺服执行机构相连，SPWM细分驱动器发出的脉冲向伺服执行机构输出。编码器与DSP运算器的输入端相连，编码器用于检测伺服执行机构的移动位置。其中，伺服执行机构根据来自SPWM细分驱动器的脉冲信号动作，编码器将伺服执行机构的移动位置信号反馈至DSP运算器，DSP运算器根据伺服执行机构根据脉冲信号移动的理论移动位置与编码器反馈的伺服执行机构的实际移动位置的差值调节SPWM细分驱动器向伺服执行机构发出的脉冲量。FPGA模块参照定时控制器对DSP运算器进行同步时序控制。如此，减小因机械误差而造成的位移距离误差以及重复运动的累计误差，实现多轴同时运动的同时完成插补，减少操作时间和位移误差，进而提高产品精度、效率和生产力。

附图说明

图1是本发明实施例提供的五轴联动运动控制系统的控制框图；

图2是本发明实施例提供的五轴联动运动控制系统中任务逻辑单元的控制框图；

图3是本发明实施例提供的五轴联动运动控制系统中DSP运算器的控制框图。

主要元件符号说明：

100、五轴联动运动控制系统；

10、MCU模块；20、FPGA模块；21、定时控制器；22、AHB总线；23、多位乘法器；24、网络控制器；25、EPCS控制器；26、JTAG控制器；27、LCD控制器；30、DSP运算器；31、速度参数寄存器；32、终点坐标寄存器模块；321、x轴坐标寄存器；322、y轴坐标寄存器；323、z轴坐标寄存器；324、Q轴坐标寄存器；325、S轴坐标寄存器；33、状态寄存器；34、总步进数寄存器；35、控制寄存器；36、任务逻辑单元；361、五轴数字积分器模块；362、终点判定模块；363、状态机；364、速度控制模块；40、SPWM细分驱动器；50、编码器；60、伺服执行机构。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。此外，应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

在本发明的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“左”、“右”、“水平”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其它工艺的应用和/或其它材料的使用。

请参阅图1至图2，本申请的一些实施例中，本申请提出的五轴联动运动控制系统100，包括MCU模块10、FPGA模块20、DSP运算器30、SPWM细分驱动器40以及编码器50。

FPGA模块20与MCU模块10相连，FPGA模块20包括定时控制器21、AHB总线22和多位乘法器23，多位乘法器23用于进行反馈数据的实时运算。DSP运算器30与FPGA模块20的AHB总线22相连。SPWM细分驱动器40与DSP运算器30的输出端相连，SPWM细分驱动器40与伺服执行机构60相连，SPWM细分驱动器40发出的脉冲向伺服执行机构60输出。编码器50与DSP运算器30的输入端相连，编码器50用于检测伺服执行机构60的移动位置。

其中，伺服执行机构60根据来自SPWM细分驱动器40的脉冲信号动作，编码器50将伺服执行机构60的移动位置信号反馈至DSP运算器30，DSP运算器30根据伺服执行机构60根据脉冲信号移动的理论移动位置与编码器50反馈的伺服执行机构60的实际移动位置的差值调节SPWM细分驱动器40向伺服执行机构60发出的脉冲量。FPGA模块20参照定时控制器21对DSP运算器30进行同步时序控制。

如此，减小因机械误差而造成的位移距离误差以及重复运动的累计误差，实现多轴同时运动的同时完成插补，减少操作时间和位移误差，进而提高产品精度、效率和生产力。

伺服执行机构60接收到来自SPWM细分驱动器40的脉冲信号，伺服执行机构60根据脉冲的数量进行位移，编码器50对伺服执行机构60的实际位移数据反馈至DSP运算器30。DSP运算器30将计算出SPWM细分驱动器40发出的脉冲信号下，伺服执行机构60的理论位移数值，并根据编码器50检测到的伺服执行机构60的实际位移数值，计算出伺服执行机构60的位移偏差量。DSP运算器30根据伺服执行机构60的位移偏差值计算出脉冲补偿量，并将脉冲补偿量信息传递至SPWM细分驱动器40，SPWM细分驱动器40根据脉冲补偿量信息增加或者减少向伺服执行机构60发出的脉冲量，进而调整伺服执行机构60的位移量，使伺服执行机构60的位移量更加接近理论值。

具体地，伺服执行机构60为五轴联动机构，即x轴、y轴、z轴、Q轴和S轴，其中，x轴、y轴和z轴均为平移轴，Q轴和S轴为转动轴。五轴联动机构中的每个轴分别有一个电机带动，控制各电机的转动量即可控制各轴的位移量。电机接收到的脉冲量不同，电机的转动量也会不同，因此通过控制SPWM细分驱动器40向伺服执行机构60发送的脉冲量即可控制伺服执行机构60的位移量。

FPGA模块20参照定时控制器21对DSP运算器30进行同步时序控制。DSP运算器30在伺服执行机构60中的五个轴进行控制时，通过同步时序控制使伺服执行机构60中的五个轴进行联动控制，使伺服执行机构60中的五个轴同时到达指定点。FPGA模块20采用了国产（京微齐力）公司生产的M7系M7A12NOF256C7芯片，并利用京微齐力公司的专业软件FUXI，对硬件平台进行设计。

在本申请的一些实施例中，DSP运算器30是五轴联动带插补控制器，五轴联动带插补控制器设计成IP核形式，五轴联动带插补控制器与AHB总线22相连，五轴联动带插补控制器包括速度参数寄存器31、终点坐标寄存器模块32、状态寄存器33、总步进数寄存器34、控制寄存器35和任务逻辑单元36。

其中，速度参数寄存器31用于寄存伺服执行机构60中步进电机的最高转动速度。状态寄存器33用于寄存伺服执行机构60当前所处的状态。总步进数寄存器34用于寄存伺服执行机构60中所有步进电机要走的总步进数。控制寄存器35用于寄存步进电机的控制信号信息，控制信号信息包括暂停控制信号、启动控制信号、转动方向控制信号。

将五轴联动带插补控制器设计成IP核形式可减少FPGA模块20的I/0口占用率，降低编程难度。任务逻辑单元36根据控制寄存器35中寄存的控制信号信息对伺服执行机构60的动作进行控制，并根据速度参数寄存器31中寄存的最高转动速度限制伺服执行机构60运动的最高速度。

终点坐标寄存器模块32包括x轴坐标寄存器321、y轴坐标寄存器322、z轴坐标寄存器323、Q轴坐标寄存器324和S轴坐标寄存器325，分别寄存x轴、y轴、z轴、Q轴和S轴的步进电机的运动终点坐标值，作为该次数字积分器的被积函数。

任务逻辑单元36包括五轴数字积分器模块361、终点判定模块362、状态机363和速度控制模块364。终点判定模块362用于判断插补运算是否达到终点。状态机363用于协调各模块。速度控制模块364用于自动加载不同的分频因子，使步进电机在因此插补过程中，分为加速、匀速和减速三个阶段。

终点判定模块362用于判断本次插补运算是否到达终点，通过终点判定模块362对伺服执行机构60中各轴输出的步进脉冲进行计数，并且把计数的结果与总步进数寄存器34的值进行比较，如果计数结果与总步进数相等，则表示本次插补运算已到达终点。

五轴数字积分器包括五个互相独立的数字积分器，每一个坐标轴对应一个数字积分器，在定时控制器21的控制下，各轴的数字积分器对各轴的被积函数坐标寄存器中的值进行数字积分运算，产生各轴步进电机的步进脉冲信号，实现各轴的联动控制。

状态寄存器33用于寄存伺服执行机构60当前所处的状态。伺服执行机构60的状态包括空闲和忙两种状态。

当伺服执行机构60处于运动状态时，状态寄存器33中写入的伺服执行机构60的状态为忙的状态，此时编码器50向五轴联动带插补控制器反馈伺服执行机构60的移动位置信息。五轴数字积分器根据终点坐标寄存器模块32中的步进电机的运动终点坐标值计算出伺服执行机构60中各轴要到达终点时所需的脉冲数，并将计算结果分别发送至对应的SPWM细分驱动器40，SPWM细分驱动器40根据接收到的信号向伺服执行机构60相应数量的脉冲，使伺服执行机构60按照指定路径移动。

总步进数寄存器34用于寄存伺服执行机构60中所有步进电机要走的总步进数，任务逻辑单元36根据终点坐标寄存器模块32中的终点坐标值，计算出每一轴的步进电机运动到终点时各自的理论步进数，并按照理论步进数控制各轴的步进电机转动。状态机363产生各种时序控制信号，使五轴数字积分器和终点判定模块362协调工作。

FPGA模块20还包括网络控制器24，网络控制器24用于与外围的电路构成通信系统，确保五轴联动移动控制系统能与PC机进行通信。操作人员通过PC机对五轴联动运动控制系统100进行测试，以及实现对伺服执行机构60的远程控制。

FPGA模块20还包括EPCS控制器25，EPCS控制器25用于控制外围EPCS4存储芯片存储FPGA模块20的配置文件和程序代码。

FPGA模块20还包括JTAG控制器26，JTAG控制器26通过JTAG接口和PC机相连，实现程序的下载和在线调试。

FPGA模块20还包括LCD控制器27，LCD控制器27与LCD显示器相连，LCD显示器用于实时显示五轴联动运动控制系统100的状态和伺服执行机构60中各轴的坐标值。

在控制伺服执行机构60运动时，SPWM细分驱动器40向伺服执行机构60中各轴的步进电机发送脉冲信号。步进电机根据脉冲信号数量转动，并使伺服执行机构60运动至指定位置。在伺服执行机构60的移动过程中，编码器50对伺服执行机构60的移动位置进行检测，并将检测到的结果反馈至DSP运算器30，DSP运算器30根据反馈的伺服执行机构60的实际移动位置与理论移动位置的差值计算出伺服执行机构60到达来了位置时实际所需脉冲量，并调节SPWM细分驱动器40发出的脉冲量，使伺服执行机构60的位移量更加接近理论值。FPGA模块20参照定时控制器21对DSP运算器30进行同步时序控制。DSP运算器30在伺服执行机构60中的五个轴进行控制时，通过同步时序控制使伺服执行机构60中的五个轴进行联动控制，使伺服执行机构60中的五个轴同时到达指定点。如此，减小因机械误差而造成的位移距离误差以及重复运动的累计误差，实现多轴同时运动的同时完成插补，减少操作时间和位移误差，进而提高产品精度、效率和生产力。

在本说明书的描述中，参考术语“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合所述实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

此外，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种五轴联动运动控制系统，其特征在于，包括：

MCU模块；

FPGA模块，所述FPGA模块与所述MCU模块相连，所述FPGA模块包括定时控制器、AHB总线和多位乘法器，所述多位乘法器用于进行反馈数据的实时运算；

DSP运算器，所述DSP运算器与所述FPGA模块的所述AHB总线相连；

SPWM细分驱动器，所述SPWM细分驱动器与所述DSP运算器的输出端相连，所述SPWM细分驱动器与伺服执行机构相连，所述SPWM细分驱动器发出的脉冲向所述伺服执行机构输出；以及

编码器，所述编码器与所述DSP运算器的输入端相连，所述编码器用于检测所述伺服执行机构的移动位置；

其中，所述伺服执行机构根据来自所述SPWM细分驱动器的脉冲信号动作，所述编码器将所述伺服执行机构的移动位置信号反馈至所述DSP运算器，所述DSP运算器根据所述伺服执行机构根据脉冲信号移动的理论移动位置与所述编码器反馈的所述伺服执行机构的实际移动位置的差值调节所述SPWM细分驱动器向所述伺服执行机构发出的脉冲量；

所述FPGA模块参照所述定时控制器对所述DSP运算器进行同步时序控制。

2.根据权利要求1所述的五轴联动运动控制系统，其特征在于，所述DSP运算器是五轴联动带插补控制器，所述五轴联动带插补控制器设计成IP核形式，所述五轴联动带插补控制器与所述AHB总线相连，所述五轴联动带插补控制器包括速度参数寄存器、终点坐标寄存器模块、状态寄存器、总步进数寄存器、控制寄存器和任务逻辑单元；

所述速度参数寄存器用于寄存所述伺服执行机构中步进电机的最高转动速度；

所述状态寄存器用于寄存所述伺服执行机构当前所处的状态；

所述总步进数寄存器用于寄存所述伺服执行机构中所有所述步进电机要走的总步进数；

所述控制寄存器用于寄存所述步进电机的控制信号信息，所述控制信号信息包括暂停控制信号、启动控制信号、转动方向控制信号。

3.根据权利要求2所述的五轴联动运动控制系统，其特征在于，所述终点坐标寄存器模块包括x轴坐标寄存器、y轴坐标寄存器、z轴坐标寄存器、Q轴坐标寄存器和S轴坐标寄存器，分别寄存x轴、y轴、z轴、Q轴和S轴的所述步进电机的运动终点坐标值，作为该次数字积分器的被积函数。

4.根据权利要求2所述的五轴联动运动控制系统，其特征在于，所述任务逻辑单元包括五轴数字积分器模块、终点判定模块、状态机和速度控制模块；

所述终点判定模块用于判断插补运算是否达到终点；

所述状态机用于协调各模块；

所述速度控制模块用于自动加载不同的分频因子，使所述步进电机在因此插补过程中，分为加速、匀速和减速三个阶段。

5.根据权利要求4所述的五轴联动运动控制系统，其特征在于，所述五轴数字积分器包括五个互相独立的数字积分器，每一个坐标轴对应一个数字积分器，在所述定时控制器的控制下，各轴的数字积分器对各轴的被积函数坐标寄存器中的值进行数字积分运算，产生各轴步进电机的步进脉冲信号，实现各轴的联动控制。

6.根据权利要求4所述的五轴联动运动控制系统，其特征在于，所述速度控制模块是可编程的分频控制器。

7.根据权利要求1所述的五轴联动运动控制系统，其特征在于，所述FPGA模块还包括网络控制器，所述网络控制器用于与外围的电路构成通信系统，确保所述五轴联动移动控制系统能与PC机进行通信。

8.根据权利要求1所述的五轴联动运动控制系统，其特征在于，所述FPGA模块还包括EPCS控制器，所述EPCS控制器用于控制外围EPCS4存储芯片存储所述FPGA模块的配置文件和程序代码。

9.根据权利要求1所述的五轴联动运动控制系统，其特征在于，所述FPGA模块还包括JTAG控制器，所述JTAG控制器通过JTAG接口和PC机相连，实现程序的下载和在线调试。

10.根据权利要求1所述的五轴联动运动控制系统，其特征在于，所述FPGA模块还包括LCD控制器，所述LCD控制器与LCD显示器相连，所述LCD显示器用于实时显示所述五轴联动运动控制系统的状态和所述伺服执行机构中各轴的坐标值。

Images