CN115843178A - 制造三维集成半导体存储器的方法 - Google Patents

制造三维集成半导体存储器的方法 Download PDF

Info

Publication number
CN115843178A
CN115843178A CN202211137868.7A CN202211137868A CN115843178A CN 115843178 A CN115843178 A CN 115843178A CN 202211137868 A CN202211137868 A CN 202211137868A CN 115843178 A CN115843178 A CN 115843178A
Authority
CN
China
Prior art keywords
material type
individual layers
layer
individual
layer stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211137868.7A
Other languages
English (en)
Inventor
马丁·海格尔
辛·轩·安·布维-德兰
卡尔-赖因哈德·默克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of CN115843178A publication Critical patent/CN115843178A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本文描述的概念涉及一种用于制造三维集成半导体存储器的方法。为此，首先，提供具有不同材料类型的几个单独层的层堆叠。首先，从层堆叠中选择性地蚀除第一材料类型的单独层。根据本发明，为此使用干法蚀刻工艺。随后，通过用第三材料填充空隙或将第二材料类型的单独层转化成第三材料类型的单独层，或者通过用第三材料类型的材料涂覆第二材料类型的单独层，产生第三材料类型的单独层。然后第三材料类型的单独层之间的空隙可以再次用第四材料填充，使得第四材料类型的单独层形成在这些空隙中。通过适当的竖直蚀刻工艺，第四材料类型的单独层可以彼此电绝缘，以形成所产生的三维集成半导体存储器的字线。

Description

制造三维集成半导体存储器的方法
技术领域
本发明涉及一种用于制造三维集成半导体存储器的方法以及一种三维集成半导体存储器。
背景技术
例如，用NAND单元实现所谓的闪存元件。为了获得闪存的高存储容量，所需的NAND单元彼此上下竖直布置，这也被称为三维系统集成。这种具有彼此上下竖直布置的若干存储单元的三维存储器件也被称为3D NAND。
在用于制造3D NAND存储器的先前制造方法中，Si3N4-SiO2(氮化硅-(二)氧化硅)的许多单独层彼此上下堆叠，使得产生竖直层堆叠。借助于层堆叠内的竖直蚀刻孔，层堆叠的单独层然后在横向暴露。随后，相对于SiO2选择性地蚀刻Si3N4层。然后用钨填充所得到的自由形式的空隙，即未填充的列，这后来形成存储器的字线。
先前使用热磷酸(大约160℃)借助于湿法化学方法，进行相对于SiO2选择性地蚀刻 Si3N4的选择性蚀刻，热磷酸流入层堆叠中的竖直孔中，并到达孔内的暴露且能够接近的单独层，以便在横向方向上从层堆叠中蚀除这些单独层。
为了增加竖直层堆叠或3D NAND存储器的存储容量，必须增加在彼此上下的单独层堆叠的数量。
显然，这意味着竖直孔总是必须做得越来越深，即竖直孔的纵横比(深度与宽度之比) 必须增加。通过增加这些孔的纵横比(目前例如50:1)，通过湿法化学蚀刻溶液获得沿竖直孔相对于SiO2选择性地蚀刻Si3N4的均匀蚀刻速率变得越来越困难。这意味着随着孔深度的增加，在相同的蚀刻持续时间下，与位于孔输入顶部处的层相比，位于孔底端处的层被蚀刻掉显著更少。
由此产生的问题是层堆叠内的单独层的数量限制以及相关联的存储容量限制。这意味着竖直孔不能在任何深度实施，否则会导致越来越明显的不均匀蚀刻速率。如今，用这种技术可以横向蚀刻掉至多大约96个单独层。因此，层堆叠内的单独层的数量被限制为大约96个单独层。然而，这也意味着层堆叠可能不包括更多的单独层，这相应地限制了层堆叠的存储容量。
因此，期望改进先前的用于制造3D半导体存储器的方法，因为在选择性横向移除单独层的过程中，蚀刻速率的均匀性增加，由此可以增加层堆叠内单独层的数量，从而相应地增加半导体存储器的存储容量。
发明内容
这个目的通过两种用于制造三维集成半导体存储器的方法来实现。
这两种本发明的方法都用于制造一种改进的三维集成半导体存储器。根据第一实施例的本发明的方法尤其包括提供衬底。在衬底上，通过交替布置第一材料类型(例如，化合物半导体，如SiGe)的几个单独层以及不同的第二材料类型(例如，元素半导体，如Si)的几个单独层，产生包括几个单独层的层堆叠。相应的单独层以交替的方式彼此上下竖直堆叠，从而产生从衬底竖直朝向顶部延伸的层堆叠。在该层堆叠中结构化至少一个第一竖直凹部。该第一竖直凹部从顶部延伸到底部，即，从层堆叠背离衬底的一侧开始，在衬底的方向上竖直朝向底部延伸。这里，第一竖直凹部延伸穿过单独层中的至少一个，优选穿过几个单独层，更优选穿过层堆叠的所有单独层向下到衬底。在该第一竖直凹部内产生支撑结构。该支撑结构连接到相应的单独层，以在进一步的工艺步骤中机械地稳定或支撑该单独层。此外，该方法包括在层堆叠中结构化至少一个第二竖直凹部的步骤。该第二竖直凹部也从顶部延伸到底部，即，从层堆叠背离衬底的一侧开始，在衬底的方向上竖直朝向底部延伸。第二竖直凹部另外延伸穿过单独层中的至少一个，优选穿过几个单独层，甚至更优选穿过层堆叠的所有单独层向下到衬底。第二竖直凹部形成了到层堆叠的相应的单独层的通路，在这种情况下是到此时存在于层堆叠中的第一材料类型的单独层和第二材料类型的单独层的通路。借助于第二竖直凹部，第一和第二材料类型的相应的单独层暴露，并且在第二竖直凹部内和沿着第二竖直凹部能够横向接近。例如，蚀刻气体可以通过第二竖直凹部流入层堆叠中，并且可以到达其中已经能够接近的第一材料类型的单独层和第二材料类型的单独层。该方法包括以下步骤：借助于蚀刻介质，例如借助于蚀刻气体，通过应用在横向方向上导向的蚀刻工艺，选择性地移除已经能够接近的第一材料类型的单独层。蚀刻气体通过第二竖直凹部到达层堆叠中，在那里蚀刻气体到达部分暴露的第一材料类型的单独层和第二材料类型的单独层。蚀刻气体在横向方向上相对于第二材料类型的单独层选择性地移除第一材料类型的单独层。横向方向是指基本上正交于层堆叠的(竖直)层方向的方向。因此，蚀刻气体从第一竖直开口横向地(例如，水平地)向外移除横向方向上的第一材料类型的单独层。这意味着第一材料类型的单独层被相对于第二材料类型的单独层选择性地从层堆叠中蚀除。在这样选择性移除第一材料类型的单独层之后，仅第二材料类型的单独层保留在层堆叠中。第二材料类型的这些保留的单独层仍然支撑在支撑结构上。因此，同时在已经被移除的第一材料类型的单独层原本所处的位置处，在第二材料类型的保留的单独层之间形成空隙。此外，根据此第一实施例的本发明方法包括通过将第三材料引入所得空隙中来产生第三材料类型的单独层，使得第三材料类型的单独层形成在第二材料类型的保留的单独层之间的这些空隙内。第三材料类型不同于第二材料类型。此外，该方法包括在层堆叠中结构化至少一个第三竖直凹部的步骤。该第三竖直凹部也从顶部延伸到底部，即从层堆叠背离衬底的一侧在衬底的方向上竖直延伸到底部。此外，第三竖直凹部延伸穿过单独层中的至少一个，优选穿过几个单独层，更优选穿过层堆叠的所有单独层向下到衬底。第三竖直凹部形成了到层堆叠的相应的单独层的通路，在这种情况下，到此时存在于层堆叠中的第二材料类型的单独层和第三材料类型的单独层的通路。该方法包括选择性地相对于第三材料类型的单独层选择性地移除已经能够接近的第二材料类型的单独层。这种选择性移除是借助于蚀刻介质通过应用横向方向上导向的蚀刻工艺来进行的。蚀刻介质可以是蚀刻气体(也是离子化蚀刻气体或类似于等离子体蚀刻中的等离子体)或湿法化学蚀刻溶液。蚀刻介质通过第三竖直凹部到达层堆叠中，并且到达在第三竖直凹部内已经能够接近的第二材料类型的单独层和第三材料类型的单独层。蚀刻介质相对于第三材料类型的单独层选择性地在横向方向上移除第二材料类型的单独层，使得在选择性地移除第二材料类型之后，保留第三材料类型的单独层。因此，同时在已经被移除的第二材料的单独层原本所处的位置处，在第三材料类型的保留的单独层之间形成空隙。本发明方法的特征尤其在于，第一材料类型的单独层包括硅锗或由硅锗组成。此外，进行在横向方向上进行的蚀刻工艺，用于通过使用蚀刻气体以干法蚀刻工艺的形式选择性地移除第一材料类型的单独层。通过使用这种层堆叠，干法蚀刻工艺可以用于产生横向间隙(空隙)，与常规的湿法化学蚀刻工艺或方法相比，其没有润湿问题，并且还可以在扩散传输方面显著优化。与湿法化学方法相比，干法蚀刻工艺在工艺优化方面具有显著更多的自由度，例如更大的温度窗口、可变的工艺压力或者不同的工艺气体流量。利用这些选项，尽管不断增加纵横比，但是可以在层堆叠中沿着竖直孔的蚀刻速率均匀性方面优化选择性蚀刻。
根据第二实施例的本发明的方法提供了第一实施例的备选方案。然而，最终，这两种方法都用于制造三维集成半导体存储器。这意味着两种本发明的方法都解决了相同的客观技术目的，但是具有备选的方法步骤。例如，根据备选的第二实施例的方法与上文所讨论的第一实施例的不同之处尤其在于产生第三材料类型的单独层的类型方面。根据备选的第二实施例，通过保持存在于第二材料类型的单独层之间的空隙来产生第三材料类型的单独层，使得所产生的第三材料类型的单独层现在位于层堆叠中第二材料类型的单独层原先所处的那些位置。这省去了第一实施例中描述的几个工艺步骤，例如用第三材料填充空隙以产生第三材料类型的单独层，以及随后移除第二材料类型的单独层。
根据该备选的第二实施例，第三材料类型的单独层可以例如通过第二材料类型的单独层的至少部分(热)氧化来产生。这意味着第二材料类型(例如，元素半导体Si)的单独层可以通过热氧化(即，通过与氧气的反应)转化成氧化物，这改变了特性，即，这些单独层的材料类型改变。例如，第二材料类型的单独层首先包括半导电材料类型(例如，元素半导体 Si)。通过转化成氧化物，这些单独层可以变成电绝缘的，即，材料类型从最初的半导电变为电绝缘的(例如，绝缘体SiO2)。这意味着，第三材料类型(例如，绝缘体SiO2)的单独层可以借助于热氧化从第二材料类型(例如，半导体Si)的单独层产生。也可能的是，第二材料类型(例如，元素半导体Si)的单独层备选地或附加地例如通过应用沉积方法涂覆有涂层材料。沉积材料可以具有例如电绝缘特性，并且可以包括例如氧化物或氮化物，或者可以由氧化物或氮化物组成。因此，由于第二材料类型的单独层涂覆有涂层材料，所以将产生第三材料类型的单独层。这里，涂层材料可以具有其他特性，即与第二材料类型的单独层不同的材料类型。
附图说明
一些实施例在附图中示例性地图示，并将在下面讨论。其中：
图1A-1E示出了示意性截面侧视图，用于图示根据常规技术用常规方法制造常规3D半导体存储器的单独的方法步骤；
图1F示出了根据常规技术的常规层堆叠中的竖直凹部的示意性截面侧视图的一部段，用于图示先前使用的方法存在的问题，
图2A-2H和图2J-2K示出了示意性截面侧视图，用于图示借助于根据本发明第一实施例的方法制造本发明的3D半导体存储器的单独的方法步骤；以及
图3A-3D示出了示意性截面侧视图，用于图示借助于根据本发明的第二备选实施例的方法制造本发明的3D半导体存储器的单独的方法步骤。
具体实施方式
在下文中，将参考附图更详细地描述实施例，其中具有相同或相似功能的元件具有相同的附图标记。
在本公开中描绘或描述的方法步骤也可以以不同于所示出或描述的顺序的方式来实施。此外，与设备的具体特征相关的方法步骤可以与设备的相同特征互换，反之亦然。
当在本公开中提到竖直方向时，这是垂直于单独层所跨越的平面的方向。例如，如果单独层的长度和宽度在x-y平面中延伸，则竖直方向将对应于其z轴。在这种情况下，例如，也可以在z方向上测量单独层的厚度。在层堆叠内，相应的单独层准确地在此竖直方向(z 轴)上彼此上下堆叠，使得层堆叠从衬底开始竖直朝向顶部延伸。
当在本公开中提到横向方向时，这是在由单独层跨越的(x-y)平面内或平行于该平面延伸的方向，或者是垂直于层堆叠的竖直延伸方向(z轴)延伸的方向。因此，在竖直延伸的层堆叠的情况下，横向方向可以基本上与水平方向相同。
本文描述的创新概念涉及制造三维集成半导体存储器(例如三维NAND闪存)的技术领域。与常规的平面技术(x-y方向)相比，在三维集成中，在竖直方向(z方向)上另外产生器件。本文描述的创新概念提供了通过使用干法蚀刻工艺制造这种三维集成半导体存储器的新方法。
当在本公开中提到不同材料类型的单独层时，这首先意味着不同的材料类型具有不同的物理和/或化学和/或电学特性。例如，可以区分电绝缘材料类型和导电材料类型。导电材料类型可以进一步分为导体和半导体。半导体可以再次分为元素半导体，例如(掺杂)硅，以及化合物半导体，例如II-VI、III-III或IV-IV族(例如SiGe)半导体。不同的材料类型也可以具有例如不同的蚀刻行为。例如，两种不同的材料类型可以具有相对于彼此的高蚀刻选择性。例如，第一材料类型可以与特定的蚀刻介质很好地反应，而第二材料类型几乎不与相同的蚀刻介质反应或根本不与相同的蚀刻介质反应，使得第一材料类型借助于蚀刻介质而结构化，而第二材料类型保持几乎未修改。不同材料类型的单独层可以包括不同的材料或材料组合，或者可以由不同的材料或材料组合组成。
在描述本发明的方法之前，将简要讨论常规技术。图1A-1E示出了根据常规技术制造三维集成半导体存储器10的方法。
从图1A中可以看出，首先，几个单独层1、2在硅衬底11上彼此上下交替布置。这些是氧化硅(SiO2)的单独层1以及氮化硅(Si3N4)的单独层2。这些彼此上下交替布置的单独层1、2形成竖直层堆叠20。
图1B示出了下一个工艺步骤，其中一个或几个竖直凹部6被结构化到竖直层堆叠20 中。
在图1C中，可以看到支撑结构5在竖直凹部6中产生。支撑结构5机械地连接到单独层1、2，并且稳定单独层1、2。第二竖直凹部7在层堆叠20中在两个支撑结构5之间结构化。通过该第二竖直凹部7，单独层1、2在横向暴露，使得单独层1、2在第二竖直凹部7 内可自由接近。
在湿法化学蚀刻工艺期间(图1D)，热磷酸可以通过第二竖直凹部7进入层堆叠20。由此，热磷酸到达暴露的单独层1、2，并选择性地蚀除氮化硅单独层2，使得仅保留氧化硅单独层1。在氧化硅单独层1之间在氮化硅单独层2原先所处的位置形成空隙8。
从图1E中可以看出，然后用钨9填充这些空隙8。结果，产生竖直层堆叠20，其包括彼此上下交替布置的氧化硅单独层1以及钨单独层19。
如上文已经提到的，在3D NAND存储器单元的制造中，意图是增加其单位体积的存储容量。这尤其是通过彼此上下交替堆叠越来越多的氮化硅(Si3N4)和氧化硅(SiO2)的单独层来获得的，由此，显然，竖直层堆叠20整体的高度增加。如上文所提到的，为了能够横向蚀刻所有氮化硅单独层2，第二竖直凹部7被引入到层堆叠20中。通过第二竖直凹部7，热磷酸到达各自在第二竖直凹部7内被暴露并能够接近的氮化硅单独层10。然而，随着层堆叠20的高度增加，第二竖直凹部7的纵横比必须相应地增加。随着纵横比的增加(目前例如50:1)，利用湿法化学蚀刻溶液沿着第二竖直凹部7获得相对于SiO2选择性地蚀刻Si3N4的均匀蚀刻速率变得越来越困难。
图1F图示了这个问题。这里，仅仅示意性地示出了层堆叠内的第二竖直凹部7的一部段，该层堆叠具有彼此上下交替布置的几个单独层1、2。这些是氧化硅层1和氮化硅层2。相对于氧化硅层1选择性地蚀刻掉氮化硅层2。为此，使用热磷酸，热磷酸在第二竖直凹部7内沿竖直方向(在图1F中从顶部到底部)膨胀。
从图1F中可以看出，与位于第二竖直凹部7顶端的单独层1、2相比，位于第二竖直凹部7底端的单独层1、2在横向方向上被蚀刻掉显著更少。因此，在相对于氧化硅层1选择性蚀刻氮化硅层10期间，所用的热磷酸导致不均匀的蚀刻速率。这种效应也出现在其他湿法化学溶液中以及单独层1、2的其他材料中。
由此产生的问题是层堆叠中的单独层的数量限制以及相关联的存储容量限制。这意味着，第二竖直凹部7不能以任何深度构造，否则会出现越来越明显的不均匀蚀刻速率。如今，用这种技术可以横向蚀刻掉至多96个单独层。因此，层堆叠内的单独层的数量限于这96个单独层。然而，这也意味着层堆叠可能不具有显著更多的单独层，然而这相应地限制了层堆叠的存储容量。
本文描述的用于制造3D半导体的新颖方法允许在选择性移除单独层期间增加蚀刻速率的均匀性，由此可以增加层堆叠中单独层的数量，从而相应地增加半导体存储器的存储容量。
图2A至图2H和图2J至图2K示意性地示出了根据第一方面的本发明方法的单独的方法步骤。
图2A示出了竖直或三维层堆叠100。层堆叠100布置在衬底200上。在衬底200上，第一材料类型的几个单独层101以及不同的第二材料类型的几个单独层102交替布置。单独层101、102可以例如彼此上下沉积，并且可以例如外延生长。
第一材料类型的单独层101可以包括例如第一材料或者可以由第一材料组成。第二材料类型的单独层102可以包括例如不同于第一材料的第二材料或者由第二材料组成。第一材料和第二材料可以具有不同的特性。
例如，可以选择单独层101、102的材料类型或材料，使得它们相对于彼此具有非常高的蚀刻选择性。例如，第一材料类型的单独层101可以包括化合物半导体或者可以由化合物半导体组成。然而，第二材料类型的单独层102可以包括元素半导体或者由元素半导体组成。例如，第一材料类型的单独层101可以包括IV-IV族化合物半导体，特别是锗(Ge)或硅锗(SiGe)，或者可以由锗或硅锗组成。另一方面，第二材料类型的单独层102可以包括硅(Si)或者可以由硅组成。
在图2A所示的示例中，第一材料类型(例如SiGe)的单独层101作为底层或第一层被布置在衬底200上。在该第一层上，交替布置第二材料类型的另外的单独层102以及第一材料类型的另外的单独层101。这产生了竖直层堆叠100，其具有彼此上下交替布置的第一材料类型和第二材料类型的几个单独层101、102。单独层101、102的顺序也可以互换，使得例如第二材料类型的单独层102作为第一层布置在衬底200上。
图2B示出了进一步的工艺步骤。这里，在层堆叠100中产生一个或几个竖直凹部111。由于可以产生几个竖直凹部，这些竖直凹部111也被称为第一竖直凹部。
这些第一竖直凹部111被结构化到衬底层堆叠100中，优选地借助于合适的蚀刻方法。第一竖直凹部111从顶部延伸到底部，即从层堆叠100的背离衬底200的侧面或表面106开始，在衬底200的方向上竖直延伸到底部。这里，第一竖直凹部111延伸穿过单独层101、102中的至少一个，优选穿过几个单独层101、102，更优选穿过层堆叠100的所有单独层101、102向下到衬底200。
第一竖直凹部111形成到层堆叠100的相应的单独层101、102的通路，在这种情况下是到此时存在于层堆叠100中的第一材料类型的单独层101和第二材料类型的单独层102的通路。这意味着单独层101、102在第一竖直凹部111内一部分一部分地暴露，使得单独层101、102可经由第一竖直凹部111自由地接近。
如图2C所示，在第一凹部111内分别产生一个支撑结构105。该支撑结构105连接到相应的单独层101、102，以机械地稳定或支撑它们。
为了产生支撑结构105，第一竖直凹部111中的至少一个可以被涂覆或被填充层系统，该层系统形成绝缘体用于后续NAND存储器单元的栅极和电荷存储。为了涂覆或填充第一竖直凹部111，使用层来产生NAND存储器的绝缘体和沟道区(栅极绝缘体/存储器和沟道组件)。用于涂覆或填充的材料可以包括例如氧化硅、氮化硅和硅的组中的一种或几种组分。可能的层顺序可以是(从内向外)：氧化硅-氮化硅-氧化硅-硅。在填充之后，相应的第一竖直凹部111可以通过层沉积来封闭。用于产生竖直对准的NAND存储器层的涂覆和填充理论上也可以发生在本文描述的竖直凹部111、112、113中的另一个中。
图2D示出了进一步的工艺步骤。这里，至少一个第二竖直凹部112被结构化(例如蚀刻)到层堆叠100中。该第二竖直凹部112也从顶部延伸到底部，即从层堆叠100的背离衬底的一侧106开始，在衬底200的方向上竖直向下延伸。第二竖直凹部112另外延伸穿过单独层101、102中的至少一个，优选穿过几个单独层101、102，更优选穿过层堆叠100的所有单独层101、102向下到衬底200。
第二竖直凹部112形成到层堆叠100的相应的单独层101、102的通路，在这种情况下是到此时存在于层堆叠100中的第一材料类型的单独层101和第二材料类型的单独层102的通路。因此，借助于第二竖直凹部112，第一和第二材料类型的相应的单独层101、102暴露，并且在第二竖直凹部112内并且沿着第二竖直凹部112能够在横向接近。例如，蚀刻介质可以通过竖直凹部112流入层堆叠100中，并且到达其中已经能够接近的第一材料类型的单独层101和第二材料类型的单独层102。
在这点上，本发明的方法包括以下步骤：借助于蚀刻气体通过应用在横向方向上导向的干法蚀刻工艺来选择性地移除能够接近的第一材料类型的单独层101。这是本发明相对于常规技术中使用的湿法化学蚀刻方法的显著区别。
由于本发明使用干法蚀刻工艺来选择性地移除层堆叠100中的特定单独层，开始提到的润湿问题不会像湿法化学蚀刻方法中那样发生。因此，与常规使用的湿法蚀刻工艺相比，第一材料类型的单独层101可以相对于第二材料类型的单独层102选择性地从层堆叠100蚀除，具有显著增加的均匀性。
关于扩散传输，干法蚀刻工艺可以比湿法化学方法更好地被优化。本发明使用的干法蚀刻工艺在工艺优化方面具有显著更多的自由度(例如，更大的温度窗口，可变的工艺压力，不同的工艺气体流量，……)。利用这些选项，尽管竖直凹部112的纵横比不断增加，但是选择性地蚀除第一材料层类型的单独层101可以在沿着存储器堆叠100中的第二竖直凹部 112的蚀刻速率均匀性方面被优化。
为了进行本发明使用的干法蚀刻工艺，层堆叠100可以被放置在工艺腔室中。在工艺腔室中，可以用特定的工艺参数并通过以本文描述的方式将蚀刻气体供应到工艺腔室中来蚀刻层堆叠100。例如，可以在高温(大约600℃)下用低压下的相应蚀刻气体进行干法蚀刻。
例如，干法蚀刻工艺可以在高于350℃的温度或高于500℃的温度下进行。所用的蚀刻气体可以包括例如氯化氢(HCl)或可以由氯化氢组成。所用的蚀刻气体将根据不同的材料类型和/或相应的单独层的所用的材料进行调节，使得一种材料类型的单独层可以相对于相应不同材料类型的单独层最有选择性地从层堆叠100中蚀除。因此，例如，HCl气体非常适合于选择性地蚀除硅锗的单独层101，同时保持纯硅的单独层102。
为了选择性地蚀除特定的单独层，在干法蚀刻工艺期间引入到工艺腔室中的蚀刻气体首先通过第二竖直凹部112到达在其中部分地暴露的层堆叠100的第一材料类型的单独层101 和第二材料类型的单独层102。然而，这两种材料类型与所用的蚀刻气体相结合，相对于彼此具有非常高的蚀刻选择性。因此，借助于所用的蚀刻气体，一种材料类型的单独层可以相对于相应的不同材料类型的单独层非常有选择性地被移除。
例如，蚀刻气体可以相对于第二材料类型的单独层102选择性地优选在横向方向上蚀除第一材料类型的单独层101。横向方向是指基本上正交于层堆叠100的(竖直)层方向延伸的方向。层方向是单独层101、102彼此上下堆叠的方向，在当前情况下，例如从衬底200开始竖直向上的方向。在这种情况下，横向方向可以是例如水平方向。因此，第一材料类型的单独层101可以从第二竖直凹部112开始在近似水平方向上从层堆叠100中蚀除。第二材料类型的单独层102基本上不会被所用的蚀刻气体侵蚀，因此不会被蚀除，而是保留在层堆叠 100中。
通过第二竖直凹部112到达层堆叠100的蚀刻气体将一种材料类型的单独层相对于相应的其他材料类型的单独层选择性地移除。例如，所用的蚀刻气体可以在横向方向上从层堆叠100中蚀除第一材料类型的单独层101。这里，第一材料类型的单独层101相对于第二材料类型的单独层102选择性地从层堆叠100中蚀除。这意味着在选择性地移除第一材料类型的单独层101之后，仅第二材料类型的单独层102保留在层堆叠中。
图2E示出了在选择性蚀除第一材料类型的单独层101之后形成的层堆叠100。仅保留第二材料类型的单独层102。同时在第二材料类型的保留的单独层102之间在已经被移除的第一材料类型的单独层101原本所处的位置处形成空隙107。第二材料类型的保留的单独层 102被支撑在支撑结构105上。支撑结构105再次连接到衬底200。
图2F示出了进一步的工艺步骤。这里，产生第三材料类型的单独层103。为此，例如，第三材料可以被引入到形成在保留的第二材料类型的单独层102之间的空隙107中。这里，第三材料类型的单独层103形成在保留的单独层102之间的这些空隙107内。这产生了竖直层堆叠100，其包括彼此上下交替布置的第二材料类型的单独层102和第三材料类型的单独层103。
第三材料类型的单独层103可以包括例如不同于第一材料和/或第二材料的第三材料，或者可以由第三材料组成。与第一材料和/或第二材料相比，第三材料可以具有不同的特性。例如，第三材料可以具有电绝缘特性。第三材料可以包括例如(二)氧化硅(SiO2)或者可以由(二)氧化硅组成。因此，第三材料的单独层103可以具有电绝缘特性。另一方面，第二材料类型的单独层102可以具有导电特性。
将第三材料引入到第二材料类型的保留的单独层102之间的空隙107中可以例如借助于添加干燥(additive drying)工艺，优选从气相进行。例如，可以通过应用LPCVD工艺(LPCVD：低压化学气相沉积)将第三材料引入空隙107中。这里，可以将工艺气体引入工艺腔室(层堆叠100所处的位置)。经由第二竖直凹部112，工艺气体到达第二材料类型的单独层102之间的空隙107，并在其中膨胀。工艺气体的气体分子撞击第二材料类型的单独层 102具有这样的效果，即第三材料(例如，SiO2)在第二材料类型(例如，Si)的保留的单独层102之间的空隙107中生长。由此，第三材料类型的单独层103形成在第二材料类型的单独层102之间。
图2G示出了进一步的工艺步骤。这里，至少一个第三竖直凹部113被结构化到层堆叠 100中。这里，例如，可以再次暴露填充有第三材料的第二竖直凹部112(图2F)，以在相同位置产生第三竖直凹部113(图2G)。备选地，填充有第三材料的第二竖直凹部112(图2F) 可以保持封闭，并且第三竖直凹部113可以在层堆叠100中的另一位置产生。如图2G中示例性示出的，第三竖直凹部113可以在两个支撑结构105之间产生。
第三竖直凹部113也从顶部延伸到底部，即从层堆叠100的背离衬底200的一侧106开始，在衬底200的方向上竖直向下延伸。此外，第三竖直凹部113延伸穿过单独层102、103中的至少一个，优选穿过几个单独层102、103，更优选穿过层堆叠100的所有单独层102、103向下到衬底200。
第三竖直凹部113形成到层堆叠100的相应的单独层102、103的通路，在这种情况下到此时存在于层堆叠100中的第二材料类型的单独层102和第三材料类型的单独层103。因此，这些第二材料类型的单独层102和第三材料类型的单独层103暴露在第三竖直凹部113 内，并且能够经由第三竖直凹部113接近。
此外，本发明的方法包括将能够接近的一种材料类型的单独层相对于相应其他材料类型的单独层选择性地移除。在当前情况下，该方法包括选择性地相对于第三材料类型的单独层 103选择性地移除第二材料类型的单独层102。这种选择性移除是借助于蚀刻介质通过应用在横向方向上导向的蚀刻工艺来进行的。蚀刻工艺也可以是干法蚀刻工艺，但也备选地是湿法蚀刻工艺。因此，在该蚀刻步骤中，蚀刻介质可以是用于干法蚀刻的蚀刻气体，即离子化蚀刻气体或类似于等离子体蚀刻中的等离子体，或者用于湿法蚀刻的湿法化学蚀刻溶液。
在干法蚀刻工艺的情况下，该工艺可以包括至少一个利用含氟气体的等离子体支持的蚀刻步骤。干法蚀刻可以例如作为利用含氟气体的各向同性CDE工艺(CDE：化学干法蚀刻) 来进行，其中例如硅(作为单独层102的可能材料)可以相对于SiO2(作为单独层103的可能材料)非常有选择性地被蚀刻。例如，SF6可以用作蚀刻气体。特别地，具有非常高的SF6流量、低O2流量和高工艺压力的等离子体蚀刻允许在Si与SiO2之间进行非常有选择性的蚀刻，具有这种蚀刻所需的各向同性蚀刻行为。
通过第三竖直凹部113，蚀刻介质(例如，SF6气体)到达第三竖直凹部113内暴露并且能够接近的第二材料类型的单独层102和第三材料类型的单独层103。这里，蚀刻介质相对于第三材料类型的单独层103选择性地沿横向移除第二材料类型的单独层102，使得在选择性地移除第二材料类型的单独层102之后，仅保留第三材料类型的单独层103。这意味着从层堆叠100中蚀除第二材料类型的单独层102。
图2H示出了在选择性蚀除第二材料类型的单独层102之后形成的层堆叠100。这里，仅保留第三材料类型的单独层103。同时在第三材料类型的保留的单独层103之间在已经移除的第二材料类型的单独层102原本所处的位置形成空隙108。第三材料类型的保留的单独层103被支撑在支撑结构105上。
图2J示出了任选的进一步的工艺步骤。可以将第四种材料引入到保留的第三种材料类型的单独层103之间形成的空隙108中。这里，第四材料类型的单独层104形成在第三材料类型的保留的单独层103之间的这些空隙108内。由此，形成竖直层堆叠100，其中第三材料类型的单独层103和第四材料类型的单独层104彼此上下交替布置。
第四材料可以不同于第三材料。第四材料可以是导电金属，特别是高导电性金属，或者可以由导电金属，特别是高导电性金属组成。例如，第四材料可以包括钨、钴、钼或钌的组中的至少一种组分，或者可以由钨、钴、钼或钌的组中的至少一种组分组成。
备选地，第四材料可以包括掺杂半导体或者可以由掺杂半导体组成。第四材料可以包括例如掺杂硅。
由于上述用第四材料填充竖直凹部113(图2H)，在该位置形成竖直定向的结构116，该结构既机械连接也电连接到相应的单独层103、104。
如图2K所示，该竖直结构116可以例如借助于合适的蚀刻工艺被移除，使得单独层103、104(特别是第四材料类型的导电单独层104)不再机械连接或电连接。这意味着可以在层堆叠100中，例如在支撑结构105之间，产生第四竖直凹部114。该第四竖直凹部114 可以中断先前连接的第三材料类型的单独层103之间以及先前连接的第四材料类型的单独层104之间的电连接(当沿横向或水平方向观察时)。
因此，第四材料类型的单独层104可以各自形成所产生的三维集成半导体存储器1000 的字线。
图3A至3D示出了用于制造三维集成半导体存储器的上述方法步骤的备选解决方案。这意味着下述方法是同一客观技术目的的备选解决方案。
在该备选解决方案中，上文参考图2A至2E描述的方法步骤是相同的。因此，所有上述陈述相应地适用于该备选解决方案。
图3A再次示出了层堆叠100的初始情形，如它也在图2E中示出的那样，并且形成到该方法步骤。这里，此时存在的层堆叠100仅包括第二材料类型的单独层102。空隙107形成在第二材料类型的这些单独层102之间。
第二材料类型的单独层102被支撑在支撑结构105上，并且第二竖直凹部112位于支撑结构105之间。虽然在上文参考图2F至图2H和图2J至图2K描述的实施例中，第三材料已经被引入到空隙107中以产生第三材料类型的单独层103，但是在该备选实施例中，相反，第三材料类型的单独层103由第二材料类型的单独层102产生。
可以看出，在图3B中，第三材料类型的单独层103在层堆叠100中第二材料类型的单独层102原先所处的位置处产生。因此，空隙107也保持在它们先前的位置，因此在新形成的第三材料类型的单独层103之间。
从第二材料类型的单独层102产生第三材料类型的单独层103可以例如借助于氧化来进行。这里，例如，第二材料类型的单独层102可以至少部分被氧化，使得第二材料类型的单独层102由于生长的氧化物而改变它们的特性，即它们的材料类型。由此，由第二材料类型的单独层102产生第三材料类型的单独层103。换句话说，第三材料类型的单独层103可以通过转化第二材料类型的单独层102并由此改变它们的材料类型来产生。因此，相应地，第三材料类型的单独层103现在位于层堆叠100中第二材料类型的单独层102原先所处的那些位置。此外，氧化物层可以在氧化期间附着到衬底200上。
例如，第二材料类型的单独层102可以包括硅或者可以由硅组成。这些单独层然后可以借助于热氧化被转化成(二)氧化硅SiO2，使得产生的第三材料类型的单独层103包括(二) 氧化硅。
代替将硅热氧化成氧化硅，另一个实施例(这里未明确图示)提供了用涂层材料涂覆第二材料类型的单独层102，例如通过应用涂覆方法。第二材料类型的单独层102可以例如完全和全部涂覆有涂层材料，并且以这种方式被涂层材料包围。涂层材料的特性可以不同于第二材料类型的特性。例如，涂层材料可以具有不同于第二材料类型的第三材料类型。
由此，显然，准确地涂覆有该涂覆材料的第二材料类型的单独层102的特性也发生变化，即单独层102的材料类型发生变化。因此，通过用具有不同于第二材料类型的第三材料类型的涂层材料涂覆第二材料类型的单独层102，可以从第二材料类型的单独层102产生第三材料类型的单独层103。或者换句话说，第三材料类型的单独层103是涂覆有涂层材料的第二材料类型的单独层102，其中涂层材料限定了第三材料类型。因此，第三材料类型的单独层103位于层堆叠100中第二材料类型的未涂覆的单独层102原先所处的位置。
例如，第二材料类型的单独层102可以包括具有半导电特性的材料类型。另一方面，用于涂覆单独层102的涂层材料可以具有电绝缘特性的材料类型。例如，涂层材料可以是氧化物或氮化物。涂层材料被附着到第二材料类型的导电单独层102，使得在涂覆电绝缘材料之后，单独层102相应地具有电绝缘特性，并且因此形成第三材料类型的单独层103。因此，在该示例中，材料类型从半导电(第二材料类型)变为电绝缘(第三材料类型)。
结果，如上文参考图2H所描述的，获得了层堆叠100。因此，参考图2H讨论的所有特征相应地适用于如图3B所图示的方法步骤。
然而，可以看出，两个工艺步骤，即图2F和图2J所示的工艺步骤可以完全省略。这是该备选实施例的优点。
图3C示出了进一步的工艺步骤。该步骤基本上对应于上文参考图2J描述的方法步骤。因此，在这里，图2J的所有特征相应地适用于图3C。
这里，存在于第三材料的单独层103之间的空隙(图3B)被第四材料填充。这里，在第三材料类型的单独层103之间的这些空隙107内，形成第四材料类型的单独层104。由此，形成竖直层堆叠100，其包括彼此上下交替布置的第三材料类型的单独层103和第四材料类型的单独层104。
第四材料可以不同于第三材料(涂层材料)。第四材料可以包括导电金属，特别是高导电性金属，或者由导电金属，特别是高导电性金属组成。例如，第四材料可以包括钨、钴、钼或钌的组中的至少一种组分，或者可以由钨、钴、钼或钌的组中的至少一种组分组成。
备选地，第四材料可以包括掺杂半导体或者可以由掺杂半导体组成。例如，第四材料可以包括掺杂硅。
因此，第四材料类型的单独层104可以具有导电特性。如上文所提到的，第三材料类型的单独层103可以包括例如电绝缘特性。因此，第三材料类型和第四材料类型可以具有不同的特性。
图3D示出了基本上对应于上文参考图2K讨论的工艺步骤的进一步的工艺步骤。因此，这里图2K的所有特征也适用于图3D。这里，第四竖直凹部114也可以被结构化到层堆叠100中，例如在支撑结构105之间。该第四竖直凹部114可以例如借助于合适的蚀刻工艺结构化到层堆叠100中，使得单独层103、104(特别是第四材料类型的导电的单独层104)不再彼此机械或电连接，如上文参考图2K所描述的。
因此，第四材料类型的单独层104可以各自形成所产生的三维集成半导体存储器1000 的字线。
在两种方法的上述工艺步骤结束时，形成三维集成半导体存储器1000。这特别地可以是 3D NAND闪存。
栅极NAND结构可以集成在支撑结构105之一中，或者在用第四材料(例如，钨)填充层堆叠之后通过在层堆叠100中产生另一竖直凹部并用相应的层涂覆该另一竖直凹部集成。
对于本文描述的本发明的方法，其被示出为当第一材料类型的单独层101包括锗(Ge) 或硅锗(SiGe)或由锗(Ge)或硅锗(SiGe)组成时特别有利。借助于干法蚀刻方法，特别是通过应用HCl气体，可以非常精确地蚀刻Ge或SiGe，并且此外，它相对于例如硅(作为单独层102的材料)具有非常高的选择性。
然而，也可能的是，第一材料类型的单独层101包括其他材料来代替锗或硅锗，或者由其他材料组成。这里，决定性的是，第一材料类型相对于第二材料类型具有高蚀刻选择性。这可以例如通过以下事实来获得，即第一材料(用于第一材料类型的单独层101)相对于第二材料(用于第二材料类型的单独层102)具有高选择性，并且可以通过应用干法蚀刻工艺借助于合适的气体相对于该第二材料选择性地从层堆叠100中蚀除。
总之，本发明描述了一种方法，该方法允许仅借助于干法蚀刻工艺来产生层堆叠100，层堆叠100包括例如绝缘体层之间的传导性材料层。
换句话说，提供了一种用于制造半导体存储器1000中的层堆叠100的方法。该方法包括提供衬底200以及在衬底200上沉积至少一个第一层101的步骤，其中该层101可以基本上由硅和锗组成。此外，该方法包括在第一层101上沉积至少一个第二层102的步骤，其中第二层102可以基本上包括硅。此外，该方法包括在至少包括第一层101和第二层102的层堆叠100中制造第一竖直凹部111的步骤，其中第一竖直凹部111可以借助于干法蚀刻制造，并且可以向下到达衬底200的表面。此外，该方法包括在第一竖直凹部111中结构化至少一个支撑元件105的步骤，其中支撑元件105可以从第一层101和第二层102之一的表面竖直延伸到衬底200的表面。此外，该方法包括在至少包括第一层101和第二层102的层堆叠100中制造第二竖直凹部112。第二竖直凹部112可以借助于干法蚀刻制造，并且可以向下到达衬底200的表面。进一步的步骤包括移除第一层101(例如，包括硅和/或锗)。根据本发明，使用干法蚀刻工艺。此外，该方法包括用绝缘体材料103，例如SiO2，填充层堆叠 100。该方法的进一步骤包括在绝缘体材料103中制造第三竖直凹部113，其中该第三竖直凹部113可以向下到达衬底200的表面，使得第二层102(例如硅)在横向暴露。此外，该方法包括移除第二层102(例如，Si)。
此外，本发明涉及可以借助于这种方法制造的半导体存储器1000中的层堆叠100。半导体存储器1000可以是例如3D NAND闪存芯片或3D NAND存储器单元。
此外，本发明涉及一种用于制造三维集成半导体存储器1000的方法，其中该方法包括提供衬底200以及在衬底200上产生具有几个单独层101、102的层堆叠100的步骤，同时交替沉积第一材料类型的几个单独层101以及不同的第二材料类型的几个单独层102。此外，该方法包括在层堆叠100中结构化至少一个第一竖直凹部111并在第一竖直凹部111内产生支撑结构105的步骤，其中支撑结构105连接到相应的单独层101、102并机械地稳定相应的单独层101、102。此外，该方法包括在层堆叠100中结构化至少一个第二竖直凹部 112，其中第二竖直凹部112提供到层堆叠100的相应的单独层101、102的通路。除此之外，该方法包括借助于蚀刻气体通过应用在横向方向上导向的蚀刻工艺来选择性地移除已经能够接近的第一材料类型的单独层101，蚀刻气体通过第二竖直凹部112到达层堆叠100并且到达其中能够接近的第一材料类型的单独层101并且相对于第二材料类型的单独层102选择性地在横向方向上移除第一材料类型的单独层101，使得在选择性地移除第一材料类型的单独层101之后，第二材料类型的单独层102保留在层堆叠100中，并且在第二材料类型的保留的单独层102之间形成空隙107。根据本发明，该方法的特征在于，第一材料类型的单独层101包括硅锗或者由硅锗组成，并且通过使用蚀刻气体以干法蚀刻工艺的形式进行在横向方向上导向的蚀刻工艺用于选择性地移除第一材料类型的单独层101。
在本文根据第一实施例(图2A至图2H和图2J至图2K)描述的本发明的方法可以包括在层堆叠100中结构化第三竖直凹部113的步骤。根据本发明，该步骤可以包括使填充有第三材料的第二竖直凹部112再次暴露，以在相同位置产生第三竖直凹部113，或者使填充有第三材料的第二竖直凹部112保持封闭，并且在层堆叠100中的不同位置产生第三竖直凹部113。
根据本文描述的本发明的方法，产生第一竖直凹部111和/或第二竖直凹部112和/或第三竖直凹部113和/或第四竖直凹部114的步骤可以包括产生相应的竖直凹部111、112、113、 114使得相应的竖直凹部111、112、113、114完全穿过层堆叠100向下延伸到衬底200。
根据本文描述的本发明的方法，第一竖直凹部111可以至少部分地填充材料，该材料凝固并且在第一竖直凹部111内形成支撑结构105，其中，在选择性地移除第一材料类型的单独层101之后，该支撑结构105用于机械地支撑第二材料类型的保留的单独层102并且保持它们间隔开，并且在产生第三材料类型的单独层103之后，机械地支撑第三材料类型的单独层103并且保持它们间隔开。
本文描述的本发明方法的两个实施例都用于制造或产生三维集成半导体存储器1000。这可以是例如3D NAND存储器。
根据本文描述的本发明的方法，第四材料类型的单独层104可以各自形成所产生的三维集成半导体存储器1000的字线。
上述实施例仅仅用于说明本发明的原理。应当理解，对本文描述的布置和细节的修改和变化对于本领域的其他技术人员来说是显而易见的。因此，本发明的意图是仅受所附权利要求的范围限制，而不由通过本文的实施例的描述和解释而呈现的特定细节限制。
尽管已经在设备的上下文中描述了一些方面，但是显然这些方面也代表了对应方法的描述，使得设备的块或器件也对应于相应的方法步骤或方法步骤的特征。类似地，在方法步骤的上下文中描述的方面也代表对应设备的对应块或细节或特征的描述。

Claims (15)

1.一种用于制造三维集成半导体存储器(1000)的方法，所述方法包括：
提供衬底(200)，
通过交替沉积第一材料类型的几个单独层(101)以及不同的第二材料类型的几个单独层(102)，在所述衬底(200)上产生包括几个单独层(101，102)的层堆叠(100)，
在所述层堆叠(100)中结构化至少一个第一竖直凹部(111)并且在所述第一竖直凹部(111)内产生支撑结构(105)，其中所述支撑结构(105)连接到相应的单独层(101，102)并且机械地稳定它们，
在所述层堆叠(100)中结构化至少一个第二竖直凹部(112)，其中所述第二竖直凹部(112)提供到所述层堆叠(100)的所述相应的单独层(101，102)的通路，
借助于蚀刻气体通过应用在横向方向上导向的蚀刻工艺，选择性地移除已经能够接近的所述第一材料类型的所述单独层(101)，所述蚀刻气体通过所述第二竖直凹部(112)到达所述层堆叠(100)内并且到达其中已经能够接近的所述第一材料类型的所述单独层(101)并且相对于所述第二材料类型的所述单独层(102)选择性地在横向方向上移除所述第一材料类型的所述单独层(101)，使得在选择性地移除所述第一材料类型的所述单独层(101)之后，所述第二材料类型的所述单独层(102)保留在所述层堆叠(100)中，并且在所述第二材料类型的保留的所述单独层(102)之间形成空隙(107)，
通过保持所述空隙(107)在所述层堆叠(100)中所述第二材料类型的所述单独层(102)原先所处的位置产生第三材料类型的单独层(103)，所述空隙(107)由此位于产生的所述第三材料类型的所述单独层(103)之间，
其特征在于
所述第一材料类型的所述单独层(101)包括硅锗或者由硅锗组成，并且
通过使用蚀刻气体，以干法蚀刻工艺的形式进行在横向方向上导向的所述蚀刻工艺用于选择性移除所述第一材料类型的所述单独层(101)。
2.根据权利要求1所述的方法，
其中产生所述第三材料类型的所述单独层(103)的步骤包括：
进行所述第二材料类型的所述单独层(102)的至少部分氧化，使得所述第二材料类型的所述单独层(102)转化成所述第三材料类型的所述单独层(103)，并且因此所述第三材料类型的所述单独层(103)现在位于所述层堆叠(100)中所述第二材料类型的所述单独层(102)原先所处的位置。
3.根据权利要求1的方法，
其中所述第二材料类型的所述单独层(102)包括硅，并且其中产生的所述第三材料类型的所述单独层(103)包括(二)氧化硅，
其中根据所述方法借助于热氧化产生所述(二)氧化硅。
4.根据权利要求1所述的方法，
其中产生所述第三材料类型的所述单独层(103)的步骤包括：
用不同于所述第二材料类型的第三材料类型的涂层材料涂覆所述第二材料类型的所述单独层(102)，使得涂覆有所述涂层材料的所述单独层(102)现在形成所述第三材料类型的所述单独层(103)。
5.根据权利要求4的方法，
其中所述涂层材料包括电绝缘特性。
6.一种用于制造三维集成半导体存储器(1000)的方法，所述方法包括：
提供衬底(200)，
通过交替沉积第一材料类型的几个单独层(101)以及不同的第二材料类型的几个单独层(102)，在所述衬底(200)上产生包括几个单独层(101，102)的层堆叠(100)，
在所述层堆叠(100)中结构化至少一个第一竖直凹部(111)并且在所述第一竖直凹部(111)内产生支撑结构(105)，其中所述支撑结构(105)连接到相应的单独层(101，102)并且机械地稳定它们，
在所述层堆叠(100)中结构化至少一个第二竖直凹部(112)，其中所述第二竖直凹部(112)提供到所述层堆叠(100)的所述相应的单独层(101，102)的通路，
借助于蚀刻气体通过应用在横向方向上导向的蚀刻工艺，选择性地移除已经能够接近的所述第一材料类型的所述单独层(101)，所述蚀刻气体通过所述第二竖直凹部(112)到达所述层堆叠(100)内并且到达其中已经能够接近的所述第一材料类型的所述单独层(101)并且相对于所述第二材料类型的所述单独层(102)选择性地在横向方向上移除所述第一材料类型的所述单独层(101)，使得在选择性地移除所述第一材料类型的所述单独层(101)之后，所述第二材料类型的所述单独层(102)保留在所述层堆叠(100)中，并且在所述第二材料类型的保留的所述单独层(102)之间形成空隙(107)，
通过将第三材料引入以这种方式形成的所述空隙(107)中来产生第三材料类型的单独层(103)，使得第三材料类型的单独层(103)各自形成在所述第二材料类型的保留的所述单独层(102)之间的所述空隙(107)内，
在所述层堆叠(100)中结构化至少一个第三竖直凹部(113)，其中所述第三竖直凹部(113)提供到所述层堆叠(100)的相应的单独层(102，103)的通路，
借助于蚀刻介质通过应用在横向方向上导向的蚀刻工艺，选择性地移除已经能够接近的所述第二材料类型的所述单独层(102)，所述蚀刻介质通过所述第三竖直凹部(113)到达所述层堆叠(100)内并且到达其中能够接近的所述第二材料类型的所述单独层(102)，并在横向方向上选择性地移除所述第二材料类型的所述单独层(102)，使得在选择性地移除后，所述第三材料类型的所述单独层(103)保留并且在所述第三材料类型的这些保留的单独层(103)之间形成空隙(108)，
其特征在于
所述第一材料类型的所述单独层(101)包括硅锗或者由硅锗组成，并且
通过使用蚀刻气体，以干法蚀刻工艺的形式进行在横向方向上导向的所述蚀刻工艺用于选择性移除所述第一材料类型的所述单独层(101)。
7.根据权利要求6的方法，
其中选择性地移除所述第二材料类型的所述单独层(102)同时保持所述第三材料类型的所述单独层(103)是通过应用干法蚀刻工艺来进行的，所述干法蚀刻工艺至少包括利用含氟气体的等离子体支持的蚀刻步骤。
8.根据权利要求6所述的方法，
其中将所述第三材料引入所述第二材料类型的保留的所述单独层(102)之间的所述空隙(107)的步骤包括使工艺气体经由所述第二竖直凹部(112)到达这些空隙(107)并在其中膨胀，并且所述第三材料在所述第二材料类型的保留的所述单独层(102)之间生长。
9.根据权利要求8的方法，
其中引入所述第三材料的步骤通过应用LPCVD方法来进行。
10.根据权利要求1或6所述的方法，
其中所述第二材料类型的所述单独层(102)包含硅或由硅组成。
11.根据权利要求1或6所述的方法，
其中所述第三材料类型的所述单独层(103)包括电绝缘特性，和/或
其中所述第三材料类型的所述单独层(103)包含(二)氧化硅或由(二)氧化硅组成。
12.根据权利要求1或6所述的方法，
其中用于选择性移除所述第一材料类型的所述单独层(101)的所述干法蚀刻工艺在高于350℃的温度下进行，并且其中所述蚀刻气体包括氯化氢或由氯化氢组成。
13.根据权利要求1或6所述的方法，
其中在产生所述第三材料类型的所述单独层(103)的步骤之后，在所述第三材料类型的所述单独层(103)之间形成的所述空隙(107，108)用第四材料填充，使得第四材料类型的单独层(104)各自形成在所述第三材料类型的所述单独层(103)之间，其中所述第四材料类型不同于所述第三材料类型并且是导电的。
14.根据权利要求13的方法，
其中所述第四材料类型的所述单独层(104)包括导电金属，特别是钨、钴、钼或钌的组中的至少一种组分或由导电金属，特别是钨、钴、钼或钌的组中的至少一种组分组成，或
其中所述第四材料类型的所述单独层(104)包括掺杂半导体，特别是掺杂硅，或者由掺杂半导体，特别是掺杂硅组成。
15.一种三维集成半导体存储器(1000)，所述三维集成半导体存储器(1000)能够通过根据权利要求1或6的方法制造。
CN202211137868.7A 2021-09-20 2022-09-19 制造三维集成半导体存储器的方法 Pending CN115843178A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP21197603.0A EP4152395A1 (de) 2021-09-20 2021-09-20 Verfahren zum herstellen eines dreidimensional-integrierten halbleiterspeichers
EP21197603.0 2021-09-20

Publications (1)

Publication Number Publication Date
CN115843178A true CN115843178A (zh) 2023-03-24

Family

ID=77951470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211137868.7A Pending CN115843178A (zh) 2021-09-20 2022-09-19 制造三维集成半导体存储器的方法

Country Status (4)

Country Link
US (1) US20230087266A1 (zh)
EP (1) EP4152395A1 (zh)
KR (1) KR20230042658A (zh)
CN (1) CN115843178A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155657A (en) * 1991-10-31 1992-10-13 International Business Machines Corporation High area capacitor formation using material dependent etching
US8445347B2 (en) * 2011-04-11 2013-05-21 Sandisk Technologies Inc. 3D vertical NAND and method of making thereof by front and back side processing
CN109417073B (zh) * 2018-09-10 2019-12-06 长江存储科技有限责任公司 使用梳状路由结构以减少金属线装载的存储器件
CN110741475A (zh) * 2019-08-29 2020-01-31 长江存储科技有限责任公司 三维存储器及其制造方法

Also Published As

Publication number Publication date
EP4152395A1 (de) 2023-03-22
TW202314976A (zh) 2023-04-01
US20230087266A1 (en) 2023-03-23
KR20230042658A (ko) 2023-03-29

Similar Documents

Publication Publication Date Title
US9659955B1 (en) Crystalinity-dependent aluminum oxide etching for self-aligned blocking dielectric in a memory structure
US20210066347A1 (en) Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof
US9842907B2 (en) Memory device containing cobalt silicide control gate electrodes and method of making thereof
CN108028256B (zh) 3d nand字线中用于增强的氟保护和应力减少的坚固的成核层
US9601508B2 (en) Blocking oxide in memory opening integration scheme for three-dimensional memory structure
US9853043B2 (en) Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material
US20170162597A1 (en) Differential etch of metal oxide blocking dielectric layer for three-dimensional memory devices
US9443866B1 (en) Mid-tunneling dielectric band gap modification for enhanced data retention in a three-dimensional semiconductor device
CN108012567A (zh) 用于存储器结构中的控制栅极电极的钴和钴-半导体合金的横向堆叠体
CN110121778A (zh) 三维存储器件
CN110121777A (zh) 存储器装置的阶梯结构
US10867994B2 (en) High density capacitors formed from thin vertical semiconductor structures such as FINFETs
US10748925B1 (en) Three-dimensional memory device containing channels with laterally pegged dielectric cores
WO2017209929A1 (en) Memory circuitry comprising a vertical string of memory cells and a conductive via and method used in forming a vertical string of memory cells and a conductive via
KR20040005580A (ko) 절연체를 포함하는 반도체 장치 및 그 제조 방법
CN111952313A (zh) 三维存储器及其制造方法
US10964715B2 (en) Three-dimensional memory device containing channels with laterally pegged dielectric cores
TWI843201B (zh) 製造三維集成半導體記憶體的方法
CN115843178A (zh) 制造三维集成半导体存储器的方法
CN111276483B (zh) 三维存储器及其制造方法
CN112103296B (zh) 半导体结构的制造方法
US20230092338A1 (en) Method for Generating Vertical Channel Structures in Three-Dimensionally Integrated Semiconductor Memories
CN111769037B (zh) 用于半导体结构的刻蚀方法及3d存储器件的制造方法
US20220208600A1 (en) Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings
US20240162079A1 (en) Multi-function etching sacrificial layers to protect three-dimensional dummy fins in semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination