CN115840967A - 一种控制信号的监测保护电路 - Google Patents

Abstract

本申请提供一种控制信号的监测保护电路，用于保护安全芯片，该电路包括：信号监测单元和报警处理单元，其中：所述信号监测单元用于实时检测包含敏感逻辑的SEN控制信号的状态，在安全芯片受到攻击时，若检测到所述SEN控制信号的电平发生异常突变时，则产生高电平报警信号；所述报警处理单元用于根据所述高电平报警信号控制所述安全芯片进行响应和处理，以加强所述安全芯片的安全机制。本申请在关键信号收到攻击发生变化后，产生报警，并由相关电路对报警信号进行响应，对芯片的系统控制信号进行接管，保证敏感数据不会被异常攻击所获取，从而保证芯片的安全，避免由于关键信号被攻击后导致相关安全措施失效的问题。

Description

一种控制信号的监测保护电路

技术领域

本申请涉及电子电路技术领域，特别的，尤其涉及一种控制信号的监测保护电路。

背景技术

在安全芯片中，一些安全措施需要保持常开状态，来保证芯片的安全机制正常工作，通常这些安全功能是通过内部的寄存器产生相应的信号来进行控制，即芯片正常工作状态下，这些寄存器产生的控制信号可以保持常开状态，保证芯片的安全。但在芯片受到一些特定的攻击时，会改变这些控制信号的状态，造成安全措施的异常关闭，从而可以进一步通过攻击手段获取内部敏感数据，产生安全漏洞。

发明内容

鉴于上述内容中存在的问题，本申请提供了一种控制信号的监测保护电路，用以实时监测控制信号，在控制信号的状态发生异常变化时，及时产生报警信号，该报警信号由相应的安全处理模块进行响应，对芯片的系统控制信号进行接管，保证敏感数据不会被异常攻击所获取，从而保证芯片的安全，避免由于关键信号被攻击后导致相关安全措施失效的问题。

为了实现上述目的，本申请提供了以下技术方案：

一种控制信号的监测保护电路，用于保护安全芯片，该电路包括：信号监测单元和报警处理单元，其中：

所述信号监测单元的第一端与所述安全芯片的控制信号输出端相连，所述信号监测单元的第二端与所述报警处理单元的第一端相连，所述报警处理单元的第二端与所述安全芯片的控制端相连；

所述信号监测单元用于实时检测包含敏感逻辑的SEN控制信号的状态，在安全芯片受到攻击时，若检测到所述SEN控制信号的电平发生异常突变时，则产生高电平报警信号；

所述报警处理单元用于根据所述高电平报警信号控制所述安全芯片进行响应和处理，以加强所述安全芯片的安全机制。

优选的，还包括：缓冲单元；

所述缓冲单元的第一端与所述安全芯片的控制信号输出端相连，所述缓冲单元的第二端与包含安全敏感逻辑的功能单元相连，

所述缓冲单元用于将包含敏感逻辑的SEN控制信号转化成SEN_t控制信号；

则所述信号监测单元用于实时检测所述SEN_t控制信号的状态，在安全芯片受到攻击时，若检测到所述SEN_t控制信号的电平发生异常突变时，则产生高电平报警信号。

进一步的，所述信号监测单元包括异步置位D触发器、第一非门、第二非门、与门和或门，其中：

所述信号监测单元的输入端包括时钟信号输入端、报警清除信号输入端和被检测信号输入端；

所述时钟信号输入端用于输入时钟信号，所述报警清除信号输入端用于输入报警清除信号，所述被检测信号输入端包括：第一输入端和第二输入端，所述第一输入端用于输入低电平使能的敏感控制信号，所述第二输入端用于输入高电平使能的敏感控制信号；

所述报警清除信号通过所述第一非门与所述与门的第一端相连，所述与门的第二端与所述异步置位D触发器的Q端口相连，所述与门的输出端与所述异步置位D触发器的D端口相连；

所述时钟信号与所述异步置位D触发器的时钟信号输入端相连，所述低电平使能的敏感控制信号输入所述或门的第一输入端，所述高电平使能的敏感控制信号通过所述第二非门与所述或门的第二输入端相连，所述或门的输出端与所述异步置位触发器的Set端口相连；

所述异步置位D触发器的Q端口作为所述信号监测单元的输出端，输出所述高电平报警信号。

本申请所述的控制信号的监测保护电路，用于保护安全芯片，该电路包括：信号监测单元和报警处理单元，其中：所述信号监测单元用于实时检测包含敏感逻辑的SEN控制信号的状态，在安全芯片受到攻击时，若检测到所述SEN控制信号的电平发生异常突变时，则产生高电平报警信号；所述报警处理单元用于根据所述高电平报警信号控制所述安全芯片进行响应和处理，以加强所述安全芯片的安全机制。本申请在关键信号收到攻击发生变化后，产生报警，并由相关电路对报警信号进行响应，对芯片的系统控制信号进行接管，保证敏感数据不会被异常攻击所获取，从而保证芯片的安全，避免由于关键信号被攻击后导致相关安全措施失效的问题。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例公开的一种控制信号的监测保护电路结构示意图；

图2为本申请实施例公开的另一种控制信号的监测保护电路结构示意图；

图3为本申请实施例公开的信号监测单元结构示意图；

图4为本申请实施例公开的监测信号时序图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参见附图1，为本申请实施例提供的一种控制信号的监测保护电路结构示意图。如图1所示，本申请实施例提供了一种控制信号的监测保护电路，用于保护安全芯片，该电路具体包括：信号监测单元11和报警处理单元12，其中：

所述信号监测单元11的第一端与所述安全芯片13的控制信号输出端相连，所述信号监测单元11的第二端与所述报警处理单元12的第一端相连，所述报警处理单元12的第二端与所述安全芯片13的控制端相连；

所述信号监测单元11用于实时检测包含敏感逻辑的SEN控制信号的状态，在安全芯片受到攻击时，若检测到所述SEN控制信号的电平发生异常突变时，则产生高电平报警信号；

所述报警处理单元12用于根据所述高电平报警信号控制所述安全芯片进行响应和处理，以加强所述安全芯片的安全机制。

进一步的，在上述图1的基础上，如图2所示，本申请实施例提供的控制信号的监测保护电路，还包括：缓冲单元14；

所述缓冲单元14的第一端与所述安全芯片13的控制信号输出端相连，所述缓冲单元14的第二端与包含安全敏感逻辑的功能单元相连；

所述缓冲单元14用于将包含敏感逻辑的SEN控制信号转化成SEN_t控制信号；

则所述信号监测单元11用于实时检测所述SEN_t控制信号的状态，在安全芯片受到攻击时，若检测到所述SEN_t控制信号的电平发生异常突变时，则产生高电平报警信号。

需要说明的是，所述缓冲单元14是用来隔离安全控制信号的控制网络的，缓冲单元14和信号监测单元11在系统电路中的位置如图2所示。系统控制部分产生的安全信号SEN用来控制系统中多个功能单元，其中一些功能单元包含安全敏感的逻辑，一些则是普通的功能单元，并非安全敏感逻辑。对于包含敏感逻辑的SEN控制信号，添加缓冲单元14生成SEN_t信号，同时输入到所需控制的敏感逻辑配置和所添加的安全监测单元。

进一步说明，对于安全敏感的逻辑，设计中会有一些安全功能去针对某些攻击手段进行响应的防护(如安全传感器、信号扰乱等)，这些安全功能的开启由独立的电路控制，但这些电路可能依赖于一些全局的系统控制信号，如系统复位信号、测试模式信号等，如果系统全局控制信号收到攻击，则安全功能有可能全部失效而系统却没有检测到异常。

本申请实施例设计的信号监测单元，可以用在这些安全控制电路的系统控制信号上，当控制这些电路的全局信号发生变化(由开启到关闭)时，安全监测单元会产生报警信号，这个报警信号经过报警处理单元的响应和处理，系统会关闭时钟或将系统整体复位来保证敏感信息不会发生泄露。

本申请实施例中，信号监测单元的结构如图3所示，具体的，所述信号监测单元包括异步置位D触发器、第一非门、第二非门、与门和或门，其中：

所述信号监测单元的输入端包括时钟信号输入端、报警清除信号输入端和被检测信号输入端；所述时钟信号输入端用于输入时钟信号，所述报警清除信号输入端用于输入报警清除信号，所述被检测信号输入端包括：第一输入端和第二输入端，所述第一输入端用于输入低电平使能的敏感控制信号，所述第二输入端用于输入高电平使能的敏感控制信号；所述报警清除信号通过所述第一非门与所述与门的第一端相连，所述与门的第二端与所述异步置位D触发器的Q端口相连，所述与门的输出端与所述异步置位D触发器的D端口相连；所述时钟信号与所述异步置位D触发器的时钟信号输入端相连，所述低电平使能的敏感控制信号输入所述或门的第一输入端，所述高电平使能的敏感控制信号通过所述第二非门与所述或门的第二输入端相连，所述或门的输出端与所述异步置位触发器的Set端口相连；所述异步置位D触发器的Q端口作为所述信号监测单元的输出端，输出所述高电平报警信号。

需要说明的是，信号监测单元的输入包括时钟信号clock、报警清除信号clear、被监测信号(支持高低电平monitor1和monitor0)，输出高电平报警信号。信号监测单元的核心是一个异步置位的D触发器，在被监测信号从使能电平变为非使能电平的边沿，即可触发报警。报警信号可以通过外部的报警清除信号clear清除，以完成信号监测单元的初始化。输入端口monitor1用来监测低电平使能的敏感控制信号，输入端口monitor0用来监测高电平使能的敏感控制信号。

本申请实施例中，将该电路放置到系统中，信号监测单元时序波形如图4所示。在系统应用中，在配置安全控制信号使能后，通过发送报警清除信号clear完成监测信号的初始化，避免之前的报警状态导致系统不能正常工作。在安全控制信号使能之后，正常情况下，在这个工作生命周期内，安全控制信号都应该一直保持开启状态，保护系统的敏感数据没有泄露的风险。然而，在系统受到安全攻击或者其他异常时，安全控制信号关闭，敏感数据又泄露风险。

需要说明的是，信号监测单元的引入，可以监测到安全控制信号的关闭，产生高电平报警信号alarm，并送给安全报警处理单元进行响应和处理，防止敏感数据的泄露。

本申请实施例中，该控制信号的监测保护电路主要包括信号监测单元，用于监测敏感信号；该监测单元可以嵌入到芯片电路的多个位置，用于保护不同的控制信号和控制逻辑。电平监测单元主要包括一个异步置位的触发器，可以实时监测芯片电路中某一个敏感控制信号的状态；在芯片受到攻击时，电平监测单元检测到敏感控制信号的电平发生异常突变时产生高电平报警，从而加强芯片的安全机制。因为该监测单元结构简单，可以以很小的资源占用芯片系统的安全性；监测单元可以支持高低电平信号输入，具有较强的可用性和灵活性。

本申请实施例提供了一种控制信号的监测保护电路，用于保护安全芯片，该电路包括：信号监测单元和报警处理单元，其中：所述信号监测单元用于实时检测包含敏感逻辑的SEN控制信号的状态，在安全芯片受到攻击时，若检测到所述SEN控制信号的电平发生异常突变时，则产生高电平报警信号；所述报警处理单元用于根据所述高电平报警信号控制所述安全芯片进行响应和处理，以加强所述安全芯片的安全机制。本申请实施例在关键信号收到攻击发生变化后，产生报警，并由相关电路对报警信号进行响应，对芯片的系统控制信号进行接管，保证敏感数据不会被异常攻击所获取，从而保证芯片的安全，避免由于关键信号被攻击后导致相关安全措施失效的问题。

需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (3)

1.一种控制信号的监测保护电路，其特征在于，用于保护安全芯片，该电路包括：信号监测单元和报警处理单元，其中：

所述信号监测单元的第一端与所述安全芯片的控制信号输出端相连，所述信号监测单元的第二端与所述报警处理单元的第一端相连，所述报警处理单元的第二端与所述安全芯片的控制端相连；

所述信号监测单元用于实时检测包含敏感逻辑的SEN控制信号的状态，在安全芯片受到攻击时，若检测到所述SEN控制信号的电平发生异常突变时，则产生高电平报警信号；

所述报警处理单元用于根据所述高电平报警信号控制所述安全芯片进行响应和处理，以加强所述安全芯片的安全机制。

2.根据权利要求1所述的电路，其特征在于，还包括：缓冲单元；

所述缓冲单元的第一端与所述安全芯片的控制信号输出端相连，所述缓冲单元的第二端与包含安全敏感逻辑的功能单元相连，

所述缓冲单元用于将包含敏感逻辑的SEN控制信号转化成SEN_t控制信号；

则所述信号监测单元用于实时检测所述SEN_t控制信号的状态，在安全芯片受到攻击时，若检测到所述SEN_t控制信号的电平发生异常突变时，则产生高电平报警信号。

3.根据权利要求1或2所述的电路，其特征在于，所述信号监测单元包括异步置位D触发器、第一非门、第二非门、与门和或门，其中：

所述信号监测单元的输入端包括时钟信号输入端、报警清除信号输入端和被检测信号输入端；

所述时钟信号输入端用于输入时钟信号，所述报警清除信号输入端用于输入报警清除信号，所述被检测信号输入端包括：第一输入端和第二输入端，所述第一输入端用于输入低电平使能的敏感控制信号，所述第二输入端用于输入高电平使能的敏感控制信号；

所述报警清除信号通过所述第一非门与所述与门的第一端相连，所述与门的第二端与所述异步置位D触发器的Q端口相连，所述与门的输出端与所述异步置位D触发器的D端口相连；

所述时钟信号与所述异步置位D触发器的时钟信号输入端相连，所述低电平使能的敏感控制信号输入所述或门的第一输入端，所述高电平使能的敏感控制信号通过所述第二非门与所述或门的第二输入端相连，所述或门的输出端与所述异步置位触发器的Set端口相连；

所述异步置位D触发器的Q端口作为所述信号监测单元的输出端，输出所述高电平报警信号。

Images