CN115827521B - 基于psram控制器的带宽管理方法、装置和介质 - Google Patents
基于psram控制器的带宽管理方法、装置和介质 Download PDFInfo
- Publication number
- CN115827521B CN115827521B CN202310082585.5A CN202310082585A CN115827521B CN 115827521 B CN115827521 B CN 115827521B CN 202310082585 A CN202310082585 A CN 202310082585A CN 115827521 B CN115827521 B CN 115827521B
- Authority
- CN
- China
- Prior art keywords
- data
- bandwidth
- urgent
- psram
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
一种基于PSRAM控制器的带宽管理方法、装置和介质,包括:设置带宽管理数据水位,包括数据短缺水位、数据溢出水位;设备进行读、写数据请求时,PSRAM控制器处理所述读、写数据请求并实时监控内存buffer中的数据量;根据所述内存buffer中的数据量,触发urgent信号,调整数据请求带宽;当所述内存buffer中的数据量低于数据短缺水位时,PSRAM控制器触发urgent_R信号,增加读数据请求带宽;或者,当所述内存buffer中的数据量高于数据溢出水位时,PSRAM控制器触发urgent_W信号,减少写数据请求带宽。
Description
技术领域
本发明属于内存带宽管理领域,尤其是一种芯片PSRAM控制器的带宽管理方法、装置、存储介质,支持仲裁机制及多档位动态分配PSRAM颗粒读写带宽。
背景技术
现有PSRAM颗粒存在250M/200M/166M SDR/DDR类型等,在某些芯片低带宽需求的场景为DDR SRAM颗粒替换方式,以单颗200M DDR PSRAM为例,数据位宽8bit,假设带宽效率约70%,约可提供200*2*1(byte)*0.7=280MB带宽。以两颗200M DDR PSRAM为例,数据位宽8bit,假设带宽效率约60%,约可提供200*2*2*1(byte)*0.6=480MB带宽。
然而,实际芯片系统各个master需求的瞬时带宽不同,在系统峰值带宽时,PSRAM控制器已经达到其最大带宽,此时系统可能将无法满足一些实时处理的master的带宽需求,如屏幕显示master IP、摄像采样master IP等等。在某个瞬间可能如CPU、图像加速或其他master IP瞬时带宽需求增大,导致系统需求总带宽超过PSRAM控制器能提供的最大带宽,从而导致实时处理IP带宽减少从而导致出现丢数据或者缺数据的情况。因此,在芯片系统带宽较为饱和情况下,需要一种带宽管理方法及系统,合理分配PSRAM颗粒的带宽,用于保证master IP实时带宽需求。
发明内容
本发明的目的在于解决当使用PSRAM芯片系统带宽接近饱和时,通过PSRAM控制器带宽管理系统及仲裁机制合理动态分配PSRAM颗粒读写,有效解决系统瞬时带宽过大而抢占有限带宽,导致实时处理Master IP带宽不足的问题。
本发明所采取的技术方案是:
本发明提供了一种基于PSRAM控制器的带宽管理方法,包括:
设置带宽管理数据水位,所述带宽管理数据水位包括数据短缺水位、数据溢出水位;所述数据短缺水位包括第一短缺水位、第二短缺水位、第三短缺水位,所述数据溢出水位包括第一溢出水位、第二溢出水位、第三溢出水位;
设备进行读、写数据请求时,PSRAM控制器处理所述读、写数据请求并实时监控内存buffer中的数据量;
根据所述内存buffer中的数据量,触发urgent信号,调整数据请求带宽;
当所述内存buffer中的数据量低于所述数据短缺水位时,PSRAM控制器触发urgent_R信号,增加读数据请求带宽;
或者,当所述内存buffer中的数据量高于所述数据溢出水位时,PSRAM控制器触发urgent_W信号,减少写数据请求带宽。
进一步地,所述根据所述内存buffer中的数据量,触发urgent信号,调整数据请求带宽这一步骤,凭依于带宽仲裁机制;所述带宽仲裁机制包括总线仲裁带宽管理机制和PSRAM控制器仲裁带宽管理机制;在所述总线仲裁带宽管理机制中,AXI总线通过qos权重信号,轮询分配各个MasterIP的读写优先级,当优先级高的MasterIP发出读或者写请求之后,相对其他MasterIP能被优先响应;在所述PSRAM控制器仲裁带宽管理机制中,根据触发的urgent信号,PSRAM控制器直接控制PSRAM颗粒端的带宽分配。
进一步地,所述PSRAM控制器仲裁带宽管理机制具体包括:当urgent_R信号被触发时,PSRAM控制器限制PSRAM颗粒写带宽,增加PSRAM颗粒的读带宽,直至内存buffer中数据量高于数据短缺水位;当urgent_W信号被触发时,PSRAM控制器限制PSRAM颗粒读带宽,增加PSRAM颗粒的写带宽,直至内存buffer中数据量低于数据溢出水位。
进一步地,所述PSRAM控制器限制PSRAM颗粒读带宽或所述PSRAM控制器限制PSRAM颗粒写带宽的方法包括:限制读带宽请求或写带宽的时间长度,调整读带宽时间或写带宽时间的占空比。
进一步地,所述PSRAM控制器触发的urgent_R信号包括:第一urgent_R信号、第二urgent_R信号、第三urgent_R信号;所述数据量低于第一短缺水位时PSRAM控制器触发第一urgent_R信号,低于第二短缺水位时PSRAM控制器触发第二urgent_R信号,低于第三短缺水位时PSRAM控制器触发第三urgent_R信号。
进一步地,所述PSRAM控制器触发的urgent_W信号包括:第一urgent_W信号、第二urgent_W信号、第三urgent_W信号;所述数据量的占用程度高于第一溢出水位时PSRAM控制器触发第一urgent_W信号,高于第二溢出水位时PSRAM控制器触发第二urgent_W信号,高于第三溢出水位时PSRAM控制器触发第三urgent_W信号。
进一步地,所述PSRAM控制器触发的urgent_R信号中,第一urgent_R信号发出内存buffer出现数据短缺的征兆的预警,第二urgent_R信号发出内存buffer数据短缺征兆加深的预警,第三urgent_R信号发出内存buffer数据严重不足,即将发生数据短缺的预警。
进一步地,所述PSRAM控制器触发的urgent_W信号中,第一urgent_W信号发出内存buffer出现数据溢出的征兆的预警;第二urgent_W信号发出内存buffer数据溢出征兆加深的预警;第三urgent_W信号发出内存buffer数据剩余数据严重过剩,即将发生数据溢出的预警。
另一方面,本发明还提供了一种计算机装置,包括存储器和处理器,所述存储器用于存储至少一个程序,所述处理器用于加载所述至少一个程序以执行任一项所述的基于PSRAM控制器的带宽管理方法。
另一方面,本发明还提供了一种计算机可读存储介质,其中存储有处理器可执行的程序,所述处理器可执行的程序在由处理器执行时用于执行任一项所述的基于PSRAM控制器的带宽管理方法。
本发明的有益效果是:本发明支持仲裁机制及多档位动态分配PSRAM读写带宽;在芯片系统带宽饱和的情况下,优先确保实时处理IP的带宽需求,有效解决了因瞬时带宽过大导致的数据流不连续。
附图说明
图1为本发明实施例中芯片带宽管理系统示意图;
图2为本发明实施例中urgent信号触发水位示意图;
图3为本发明实施例中PSRAM控制器带宽管理方式示意图。
具体实施方式
下面结合说明书附图和具体的实施例对本申请进行进一步的说明。所描述的实施例不应视为对本申请的限制,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在以下的描述中,涉及到“一些实施例”,其描述了所有可能实施例的子集,但是可以理解,“一些实施例”可以是所有可能实施例的相同子集或不同子集,并且可以在不冲突的情况下相互结合。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的,不是旨在限制本申请。
现有PSRAM颗粒存在250M/200M/166M SDR/DDR类型等,在某些芯片低带宽需求的场景为DDR SRAM颗粒替换方式,以单颗200M DDR PSRAM为例,数据位宽8bit,假设带宽效率约70%,约可提供200*2*1(byte)*0.7=280MB带宽。以两颗200M DDR PSRAM为例,数据位宽8bit,假设带宽效率约60%,约可提供200*2*2*1(byte)*0.6=480MB带宽。
然而,实际芯片系统各个master需求的瞬时带宽不同,在系统峰值带宽时,PSRAM控制器已经达到其最大带宽,此时系统可能将无法满足一些实时处理的master的带宽需求,如屏幕显示master IP、摄像采样master IP等等。在某个瞬间可能如CPU、图像加速或其他master IP瞬时带宽需求增大,导致系统需求总带宽超过PSRAM控制器能提供的最大带宽,从而导致实时处理IP带宽减少从而导致出现丢数据或者缺数据的情况。因此,在芯片系统带宽较为饱和情况下,本发明实施例通过PSRAM控制器的带宽管理系统,多档位合理分配PSRAM颗粒的带宽,用于保证master IP实时带宽需求。
现有带宽管理方案更多只是强调各个master之间数据总线的仲裁,但是总线仲裁机制并不能完全解决在带宽饱和情况下的瞬时带宽的问题,举例当屏幕显示Master IP读数据带宽需求被其他Master IP写数据带宽限制时,单靠仲裁机制无法确保屏幕显示Master IP读数据带宽要求,此时限制PSRAM控制器的写带宽,优先保证实时Master IP的带宽需求。
在某些芯片系统中采用PSRAM作为外部图像数据存储设备时,由于PSRAM整体带宽的限制可能导致整个系统的峰值带宽超过PSRAM能够提供的带宽,导致一些实时处理IP出现缺少数据或者丢失数据的情况,可能会导致显示画面撕裂或者丢帧的情况,影响实际芯片使用体验。
本发明实施例通过PSRAM控制器内部仲裁机制与实时处理IP带宽urgent情况配合,在出现峰值带宽过大时,暂时限制其他不需要实时带宽IP的带宽,从而优先确保实时处理IP的带宽需求,达到即使在出现系统峰值带宽超过总带宽时也不会导致图像撕裂或者丢帧的情况。
图1为本发明实施例中芯片带宽管理系统示意图,下面举一个具体关于实时图像摄制与显示数据读取处理的实例,结合图1叙述本发明实施例的方案。
S1.由CPU或者其他Master IP往PSRAM控制器中输入图像数据,并有PSRAM控制写入到PSRAM颗粒;
S2.实时处理读IP启动读数据请求,开始从PSRAM颗粒读取数据用于外部显示器进行显示(或者其他需实时处理读的场景);
S3.当除实时处理读IP外,其他Master IP瞬间带宽需求增加时,将导致实时处理读IP的瞬间带宽减少,此时读数据带宽不能满足实时显示的要求。
S4.当实时处理IP带宽不足时,首先将拉高urgent_a0信号,告知PSRAM控制开始缺数,需要PSRAM控制器对应增加一些带宽。若实时处理读IP仍未满足带宽要求,则进一步缺数从而拉高urgent_a1信号,告知PSRAM控制器实时处理读IP已经带宽告急,告急程度加深。若仍不满足带宽要求,则可以拉高urgent_a2信号,告知PSRAM控制器需马上返回读数据来保证实时处理读IP不出现数据为空的情况。
步骤S4中,关于如何判断实时处理带宽IP不足,本发明实施例采用了利用PARAM的urgent机制,设置urgent水位信号的方法来解决这个问题,如图2所示,具体包括:1)实时处理读IP:
首先,假设IP内部buffer深度设置为100%,当buffer中剩余数据不足60%时,产生urgent_a0信号表明该实时处理读IP带宽不足,buffer中数据开始短缺。当剩余数据不足40%时,产生urgent_a1信号标明buffer中缺数程度加深,需进一步及时补充数据。当剩余数据不足20%时,产生urgent_a2表示需要立即返回数据否则将发生数据短缺的问题。
注:urgent信号产生的触发条件不限于剩余数据不足60%、40%、20%,可根据需求调整,或者其他逻辑方式产生urgent信号来预警数据丢失或者缺少同样属于本发明所保护的范畴。
2)实时处理写IP:
首先,假设IP内部buffer深度设置为100%,当buffer中存储数据超过50%时,产生urgent_b0信号表明该实时处理写IP中buffer数据过多,需及时取走。当存储数据超过70%时,产生urgent_b1信号标明buffer中剩余数据增加,需进一步分配PSRAM写带宽,读走数据。当剩余80%时,产生urgent_b2表示需要立即取走数据否则将发生数据溢出的问题。urgent信号产生的触发条件同样可以按照需求设置。
图3为本发明实施例中PSRAM控制器带框管理方式示意图,下面结合图3说明PSRAM带宽管理方式。
PSRAM控制器带宽管理主要分为两个部分,一个是总线仲裁带宽管理,另外一个是PSRAM控制器仲裁带宽管理。总线仲裁带宽管理通常为AXI总线,通过qos权重信号使用轮询的方式分配各个Master IP的读写优先级。能保证在带宽充足的情况下,当优先级高的Master IP发出读或者写请求之后,相对其他Master IP能被优先响应。PSRAM控制器仲裁带宽管理则由于PSRAM颗粒在同一时间只能发生读数据或者写数据,因此PSRAM控制器通过urgent对直接控制PSRAM颗粒端的读写带宽分配。下面以保证实时处理读IP带宽为例:
当urgent_a0发生时,PSRAM控制器开始限制PSRAM颗粒写带宽,先暂停一小段时间接收来自总线写带宽请求(比如占空比1:1),优先保证读带宽。
当urgent_a1发生时,PSRAM控制器开始进一步限制PSRAM颗粒写带宽,提高限制写带宽的时间长度(比如占空比1:3、1:5等等),将更多带宽分配到读带宽。
当urgent_a2发生时,PSRAM开始完成限制写带宽,PSRAM颗粒所有带宽分配给读带宽(此时要求系统读/写实时处理IP只能优先保证读或者写),直到urgent_a2拉低。同时,若实时处理读IP允许,可将当前实时处理IP读请求插队到已接收其他Master IP读请求之前,以保证最及时补充实时处理读IP中的数据。
优先保证实时处理写IP的带宽时,与上述策略同理。优先保证PSRAM颗粒端写带宽,限制读带宽(此时优先保证写带宽)。且当urgent_b2拉低时,在Master IP允许下,将实时处理显示IP写请求插队,以保证实时处理写IP不发生数据溢出问题。
下面提供一个实施例,以显示引擎实际案例说明本方案:
显示引擎IP要求实时显示,不能出现帧数据丢失的情况,在系统方案中通常要求保证显示引擎IP优先级最高,即从PSRAM外设设备读数据的优先级最高。以两颗PSRAM颗粒能提供480MB有效带宽为例,假设显示引擎IP需要满足显示规格为1080P@60(分辨率1080P,60帧)需要的读带宽为240MB,那么分配给系统的剩余带宽平均为240MB(包括读+写带宽)。系统的Master通常至少包括CPU/DMA/音视频处理等等,这些Master IP的读写能力都较强因此它们的瞬时带宽比较强,但不是实时的。
以CPU为例(或者其他IP,或者多个IP),假如CPU能产生瞬时带宽为400MB,但是系统现在只分配240MB带宽给CPU。假如显示引擎瞬时带宽为300MB,满足规格需要读带宽为240MB。假如某时刻开始显示引擎数据还充足,此时urgent信号没有拉高,此时CPU刚好要工作,能产生写瞬时带宽为400MB。因此在这个时间段内,在PSRAM端CPU 400MB写请求与显示引擎300M读请求共同抢有限的480MB带宽。在没有本方案带宽分配的情况下,显示引擎IP明显抢不过CPU,能获取的平均带宽将小于240MB带宽,将出现缺数不满足显示规格。
注1:当显示引擎不缺数,CPU瞬时带宽是可以为400MB,但是长时间平均带宽为240M;
注2:读请求通过总线arbiter仲裁,设置显示引擎QoS权重最高,所有读请求中优先响应;
注3:总线仲裁由于读写通道的独立性,通常不进行读写之间的仲裁。
如果加上本方案的带宽分配机制,假如一段时间后显示引擎由于带宽不足开始缺数,此时urgent信号拉高,PSRAM控制器开始限制CPU的写带宽,即将CPU的写请求响应时间拉高相当于此时限制CPU的瞬时带宽,通过延时响应时间在这一小段时间内限制CPU的瞬时带宽。经过长时间的统计,CPU平均带宽是为240MB,显示引擎平均带宽为240MB。
以上是对本发明的较佳实施例进行了具体说明,但对本发明创造并不限于所述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (8)
1.一种基于PSRAM控制器的带宽管理方法,其特征在于,包括:
设置带宽管理数据水位,包括数据短缺水位、数据溢出水位;所述数据短缺水位包括第一短缺水位、第二短缺水位、第三短缺水位,所述数据溢出水位包括第一溢出水位、第二溢出水位、第三溢出水位;
设备进行读、写数据请求时,PSRAM控制器处理所述读、写数据请求并实时监控内存buffer中的数据量;
根据所述内存buffer中的数据量,触发urgent信号,调整数据请求带宽;
当所述内存buffer中的数据量低于所述数据短缺水位时,PSRAM控制器触发urgent_R信号,增加读数据请求带宽;
所述PSRAM控制器触发的urgent_R信号包括:第一urgent_R信号、第二urgent_R信号、第三urgent_R信号;所述数据量低于第一短缺水位时PSRAM控制器触发第一urgent_R信号,低于第二短缺水位时PSRAM控制器触发第二urgent_R信号,低于第三短缺水位时PSRAM控制器触发第三urgent_R信号;
所述PSRAM控制器触发的urgent_R信号中,第一urgent_R信号发出内存buffer出现数据短缺的征兆的预警,第二urgent_R信号发出内存buffer数据短缺征兆加深的预警,第三urgent_R信号发出内存buffer数据严重不足,即将发生数据短缺的预警;
或者,当所述内存buffer中的数据量高于所述数据溢出水位时,PSRAM控制器触发urgent_W信号,减少写数据请求带宽。
2.根据权利要求1所述的一种基于PSRAM控制器的带宽管理方法,其特征在于,所述根据所述内存buffer中的数据量,触发urgent信号,调整数据请求带宽这一步骤,凭依于带宽仲裁机制;所述带宽仲裁机制包括总线仲裁带宽管理机制和PSRAM控制器仲裁带宽管理机制;在所述总线仲裁带宽管理机制中,AXI总线通过qos权重信号,轮询分配各个MasterIP的读写优先级,当优先级高的MasterIP发出读或者写请求之后,相对其他MasterIP能被优先响应;在所述PSRAM控制器仲裁带宽管理机制中,根据触发的urgent信号,PSRAM控制器直接控制PSRAM颗粒端的带宽分配。
3.根据权利要求2所述的一种基于PSRAM控制器的带宽管理方法,其特征在于,所述PSRAM控制器仲裁带宽管理机制具体包括:当urgent_R信号被触发时,PSRAM控制器限制PSRAM颗粒写带宽,增加PSRAM颗粒的读带宽,直至内存buffer中数据量高于数据短缺水位;当urgent_W信号被触发时,PSRAM控制器限制PSRAM颗粒读带宽,增加PSRAM颗粒的写带宽,直至内存buffer中数据量低于数据溢出水位。
4.根据权利要求3所述的一种基于PSRAM控制器的带宽管理方法,其特征在于,所述PSRAM控制器限制PSRAM颗粒读带宽或所述PSRAM控制器限制PSRAM颗粒写带宽的方法包括:限制读带宽请求或写带宽的时间长度,调整读带宽时间或写带宽时间的占空比。
5.根据权利要求1所述的一种基于PSRAM控制器的带宽管理方法,其特征在于,所述PSRAM控制器触发的urgent_W信号包括:第一urgent_W信号、第二urgent_W信号、第三urgent_W信号;所述数据量的占用程度高于第一溢出水位时PSRAM控制器触发第一urgent_W信号,高于第二溢出水位时PSRAM控制器触发第二urgent_W信号,高于第三溢出水位时PSRAM控制器触发第三urgent_W信号。
6.根据权利要求5所述的一种基于PSRAM控制器的带宽管理方法,其特征在于,所述PSRAM控制器触发的urgent_W信号中,第一urgent_W信号发出内存buffer出现数据溢出的征兆的预警;第二urgent_W信号发出内存buffer数据溢出征兆加深的预警;第三urgent_W信号发出内存buffer数据剩余数据严重过剩,即将发生数据溢出的预警。
7.一种计算机装置,其特征在于,包括存储器和处理器,所述存储器用于存储至少一个程序,所述处理器用于加载所述至少一个程序以执行如权利要求1-6任一项所述的基于PSRAM控制器的带宽管理方法。
8.一种计算机可读存储介质,其中存储有处理器可执行的程序,其特征在于,所述处理器可执行的程序在由处理器执行时用于执行如权利要求1-6任一项所述的基于PSRAM控制器的带宽管理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310082585.5A CN115827521B (zh) | 2023-02-08 | 2023-02-08 | 基于psram控制器的带宽管理方法、装置和介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310082585.5A CN115827521B (zh) | 2023-02-08 | 2023-02-08 | 基于psram控制器的带宽管理方法、装置和介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115827521A CN115827521A (zh) | 2023-03-21 |
CN115827521B true CN115827521B (zh) | 2023-05-12 |
Family
ID=85520897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310082585.5A Active CN115827521B (zh) | 2023-02-08 | 2023-02-08 | 基于psram控制器的带宽管理方法、装置和介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115827521B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108776647A (zh) * | 2018-06-04 | 2018-11-09 | 中国电子科技集团公司第十四研究所 | 基于axi总线的多ddr控制器管理模块 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8838853B2 (en) * | 2010-01-18 | 2014-09-16 | Marvell International Ltd. | Access buffer |
US9471524B2 (en) * | 2013-12-09 | 2016-10-18 | Atmel Corporation | System bus transaction queue reallocation |
CN113515473A (zh) * | 2020-04-09 | 2021-10-19 | 珠海全志科技股份有限公司 | 一种QoS控制方法、总线系统、计算装置和存储介质 |
-
2023
- 2023-02-08 CN CN202310082585.5A patent/CN115827521B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108776647A (zh) * | 2018-06-04 | 2018-11-09 | 中国电子科技集团公司第十四研究所 | 基于axi总线的多ddr控制器管理模块 |
Also Published As
Publication number | Publication date |
---|---|
CN115827521A (zh) | 2023-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7093256B2 (en) | Method and apparatus for scheduling real-time and non-real-time access to a shared resource | |
US6006303A (en) | Priority encoding and decoding for memory architecture | |
US6205524B1 (en) | Multimedia arbiter and method using fixed round-robin slots for real-time agents and a timed priority slot for non-real-time agents | |
US7191273B2 (en) | Method and apparatus for scheduling a resource to meet quality-of-service restrictions | |
KR102560556B1 (ko) | 멀티스레디드 프로세서들에 대한 대역폭/자원 관리 | |
EP1222552B1 (en) | Method and apparatus for arbitration in a unified memory architecture | |
JP4142068B2 (ja) | 情報処理装置およびアクセス制御方法 | |
GB2473505A (en) | A data processing apparatus and method for setting dynamic priority levels for transactions according to latency feedback | |
US20200057579A1 (en) | Memory arbitration techniques based on latency tolerance | |
CN107480078B (zh) | 一种总线带宽分配方法、装置及芯片 | |
US6393505B1 (en) | Methods and apparatus for data bus arbitration | |
JP2009540681A (ja) | データ通信フロー制御の装置および方法 | |
JP7436953B2 (ja) | メモリ制御装置、メモリ制御方法及び画像形成装置 | |
JP2005509922A (ja) | ディスプレイ・プロセッサ用共有メモリ・コントローラ | |
US6317813B1 (en) | Method for arbitrating multiple memory access requests in a unified memory architecture via a non unified memory controller | |
US6415367B1 (en) | Apparatus for reducing asynchronous service latency in a time slot-based memory arbitration scheme | |
CN115827521B (zh) | 基于psram控制器的带宽管理方法、装置和介质 | |
US20070245051A1 (en) | System and method for bandwidth sharing in busses | |
EP1238342B1 (en) | Apparatus for memory resource arbitration based on dedicated time slot allocation | |
CN111225268A (zh) | 一种视频数据的传输方法及终端 | |
CN113515473A (zh) | 一种QoS控制方法、总线系统、计算装置和存储介质 | |
US11010114B2 (en) | Read/write direction-based memory bank control for imaging | |
US5748968A (en) | Requesting device capable of canceling its memory access requests upon detecting other specific requesting devices simultaneously asserting access requests | |
US10922038B2 (en) | Memory control method, memory control apparatus, and image forming method that uses memory control method | |
US6412049B1 (en) | Method for minimizing CPU memory latency while transferring streaming data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |