CN115827345A - 一种应用于SSD的PCIe Reset测试方法、系统及存储介质 - Google Patents

一种应用于SSD的PCIe Reset测试方法、系统及存储介质 Download PDF

Info

Publication number
CN115827345A
CN115827345A CN202211447061.3A CN202211447061A CN115827345A CN 115827345 A CN115827345 A CN 115827345A CN 202211447061 A CN202211447061 A CN 202211447061A CN 115827345 A CN115827345 A CN 115827345A
Authority
CN
China
Prior art keywords
reset
ssd
pcie
information
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211447061.3A
Other languages
English (en)
Inventor
张冠南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202211447061.3A priority Critical patent/CN115827345A/zh
Publication of CN115827345A publication Critical patent/CN115827345A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明涉及SSD测试技术领域,具体涉及应用于SSD的PCIe Reset测试方法、系统及存储介质。该方法获取被测SSD信息记录到数据库中;基于SSD的信息,选择一种预操作方式,对SSD盘进行预操作;若选择在预操作同时触发SSD的PCIe Reset,则进行下一步;若选择不在预操作进行中触发SSD的PCIe Reset测试,则等待预操作完成后,触发PCIe Reset;其中,所述PCIe Reset方式包括Cold Reset、Warm Reset、Hot Reset和FLR;检查SSD状态,并存档测试结。本发明完全覆盖Cold Reset、Warm Reset、Hot Reset、FLR四种PCIe Reset方式的测试方法,在多轮PCIe Reset测试中,能遍历多种SSD预操作和4种PCIe Reset方式组合测试。

Description

一种应用于SSD的PCIe Reset测试方法、系统及存储介质
技术领域
本发明涉及SSD测试技术领域,尤其涉及应用于SSD的PCIe Reset测试方法、系统及存储介质。
背景技术
PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准,它原来的名称为“3GIO”,是由英特尔在2001年提出的,旨在替代旧的PCI,PCI-X和AGP总线标准。
PCIe属于高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量(QOS)等功能。
PCIe交由PCI-SIG(PCI特殊兴趣组织)认证发布后才改名为“PCI-Express”,简称“PCI-e”。它的主要优势就是数据传输速率高,而且还有相当大的发展潜力。
PCI Express也有多种规格,从PCI Express x1到PCI Express x32,能满足将来一定时间内出现的低速设备和高速设备的需求。PCI-Express的接口是PCIe 3.0接口,其比特率为8Gbps,约为上一代产品带宽的两倍,并且包含发射器和接收器均衡、PLL改善以及时钟数据恢复等一系列重要的新功能,用以改善数据传输和数据保护性能。
PCIe协议中,将PCIe Reset分为Conventional Reset和FLR,而ConventionalReset又可以进一步分为两大类:Fundamental Reset和Non-Fundamental Reset。
现有的PCIe Reset测试技术主要是针对Cold Reset提出的断电测试、热插拔测试方法,或者其它单一类型的Reset方式测试方法。其测试项不够完全,为了解决该技术问题,现提出应用于SSD的PCIe Reset测试方法、系统及存储介质。
发明内容
为了解决上述现有技术中存在的技术问题,本发明提供了一种应用于SSD的PCIeReset测试方法、系统及存储介质,完全覆盖Cold Reset、Warm Reset、Hot Reset、FLR四种PCIe Reset方式的测试方法,在多轮PCIe Reset测试中,能遍历多种SSD预操作和4种PCIeReset方式组合测试。
为实现上述目的,本发明实施例提供了如下的技术方案:
第一方面,在本发明提供的一个实施例中,提供了应用于SSD的PCIe Reset测试方法,该方法包括以下步骤:
获取被测SSD信息记录到数据库中;
基于SSD的信息,选择一种预操作方式,对SSD盘进行预操作;
若选择在预操作同时触发SSD的PCIe Reset,则进行下一步;
若选择不在预操作进行中触发SSD的PCIe Reset测试,则等待预操作完成后,触发PCIe Reset;
其中,所述PCIe Reset方式包括Cold Reset、Warm Reset、Hot Reset和FLR;
检查SSD状态,并存档测试结。
作为本发明的进一步方案,所述SSD信息包括:SN号、槽位信息和NVMe设备号。
作为本发明的进一步方案,所述预操作,包括:静置不做任何操作、数据读写、擦除数据、格式化、创删NS、创删文件系统、卸载加载NVMe驱动、设备自检和ND。
作为本发明的进一步方案,所述PCIe Reset完成后,获取SSD信息,更新到数据库中。
作为本发明的进一步方案,所述检查SSD状态,包括:PCIe速度、预操作已完成操作校验和是否可以继续正常读写。
作为本发明的进一步方案所述PCIe速度主要检查是否存在掉gen和掉lane。
作为本发明的进一步方案,所述测试详情包括:测试轮数、触发reset方式、预操作类型、本轮测试是否通过。
第二方面,在本发明提供的又一个实施例中,提供了应用于SSD的PCIe Reset测试系统,该系统包括:
服务器、Quarch设备、数据库和控制机;
所述服务器,用于接受控制机200发出的指令获取SSD信息,并将数据储存到数据库中,对SSD盘进行预操作;在Hot Reset时,服务器先移除盘对应的PCIe设备,再使能上游桥接端口寄存器中的辅助总线复位bit,最后重新扫描PCIe设备;在FLR时,写SSD寄存器触发FL;PCIe Reset完成,根据控制机的指令获取SSD信息,更新到数据库中;
所述Quarch设备,用于接受控制机指令,在Cold Reset时,完成一次SSD的拔盘和插盘操作;在Warm Reset时,将PERST#信号拉低50ms,并再次拉高;在Hot Resett时,将SSD的lane0、lane1、lane2、lane3上所有信号同时拉低50ms,并再次拉高;
所述数据库,用于储存SSD信息;
所述控制机,用于查询数据库中的SSD信息,并选择一种预操作方式,向服务器100发送对应预操作命令,所述预操作命令包含在预操作同时触发SSD的PCIe Reset或者不在预操作同时触发SSD的PCIe Reset,所述Reset包括Cold Reset、Warm Reset、Hot Reset和FLR;若进行Hot Reset是,随机选择Quarch设备200linkdown和服务器100hotrset两种触发方式中的一种;PCIe Reset完成,向服务器100发出获取SSD信息的指令。
作为本发明的进一步方案,所述控制机400为可运行代码的pc机。
第三方面,在本发明提供的再一个实施例中,提供了一种存储介质,存储有计算机程序,所述计算机程序被处理器加载并执行时实现所述应用于SSD的PCIe Reset测试方法的步骤。
本发明提供的技术方案,具有如下有益效果:
本发明提供的应用于SSD的PCIe Reset测试方法、系统及存储介质,该方法,获取被测SSD信息记录到数据库中;基于SSD的信息,选择一种预操作方式,对SSD盘进行预操作;若选择在预操作同时触发SSD的PCIe Reset,则进行下一步;若选择不在预操作进行中触发SSD的PCIe Reset测试,则等待预操作完成后,触发PCIe Reset;其中,所述PCIe Reset方式包括Cold Reset、Warm Reset、Hot Reset和FLR;检查SSD状态,并存档测试结。本发明完全覆盖Cold Reset、Warm Reset、Hot Reset、FLR四种PCIe Reset方式的测试方法,在多轮PCIe Reset测试中,能遍历多种SSD预操作和4种PCIe Reset方式组合测试。
本发明的这些方面或其他方面在以下实施例的描述中会更加简明易懂。应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。
图1为本发明一个实施例的应用于SSD的PCIe Reset测试方法的流程图;
图2为本发明一个实施例的应用于SSD的PCIe Reset测试系统的结构框图。
图中:服务器-100、Quarch设备-200、数据库-300、控制机-400。
具体实施方式
以下参照附图说明各种实施例及/或各形态。在以下说明中,以说明为目的公开了多个具体细节以整体上理解一个以上的形态。但是,本领域的技术人员可以理解在没有具体细节的情况下也可以实施这些形态。在以下的记载及附图中将详细说明一个以上的形态的特定例示。但是,这些形态是例示而已,可以利用各种形态的原理中各种方法中的一部分,所阐述的说明旨在包括所有形态及其等同物。具体地,在本说明书中使用的术语“实施例”、“例”、“形态”、“例示”等可以被解释为所描述的任意形态或设计可以比其他形态或设计更好或具有优点。
另外,各种形态及特征可通过包括一个以上的装置、终端、服务器、设备、组件及/或模块等的系统体现。应理解并认识各种系统可包括额外的多个装置、终端、服务器、设备、组件及/或模块,并且/或也可以不包括图中所示的多个装置、终端、服务器、设备、组件、模块等的全部。
在本说明书中使用的术语“计算机程序”、“组件”、“模块”、“系统”等可以互换使用,并且计算机-相关实体、硬件、固件、软件、软件及硬件的组合或指软件的执行。例如,组件可以是在处理器上执行的处理过程、处理器、客体、执行线程、程序及/或计算机,但不限定于此。例如,可以是在计算机装置执行的应用程序及/或计算装置所有组件。一个以上的组件可以安装在处理器及/或执行线程内。一个组件可以在一个计算机中本地化。一个组件也可以在两个以上的计算机之间分配。
并且,这些组件可由在内部存储各种数据构造的各种计算机可读介质执行。这些组件,例如可根据具有一个以上的数据包的信号(例如,在本地系统、分散系统上通过与其他组件相互作用的一个组件发出的数据及信号与其他系统通过互联网等网络传输的数据)通过本地及/或远程处理通信。
以下,与图面符号无关,对相同或类似的构成要素赋予相同的符号,并省略对此的重复说明。并且,在说明本说明书中公开的实施例时,若判断对公知技术的具体说明会使本发明的要旨不明确,则省略对其的详细说明。并且,附图仅为了更容易理解在本说明书中公开的实施例,本说明书中公开的技术思想并不限定于附图。
在本说明书中使用的术语是为了说明这些实施例的,而不是限制本发明。在没有特别提及的情况下,本说明书中的单数表现包括复数表现。在说明书中使用的“包含(comprises)”及/或“包含的(comprising)”被提及的构成要素以外不排除一个以上的其他构成要素的存在或附加。
第一、第二等术语可用于说明多种元件或构成要素,但所述元件或构成要素并不局限于所述术语。所述术语以从其他元件或构成要素区分一个元件或构成要素而使用。因此,在以下提及的第一元件或构成要素当然也可以是本发明的技术思想内的第2元件或构成要素。
若没有其他定义,在本说明书中使用的所有术语(包括技术及科学术语)可以用于本发明所属领域的领域技术人员共通理解的含义。另外,在一般使用的词典上被定义的术语,若没有特别明确定义,则不应以理想性或过度解释。
另外,术语“或”的意思不是排他的“或”而是包含的“或”。即,除非有其他特定或文脉上不明确时“X利用A或B”意味着自然内涵的替换之一。即,X利用A或;X利用B或X利用A及B时,“X利用A或B”可以上面的任何情况。并且,应理解在本说明书中使用的“及/或”的术语指代包括在例举的相关项目中的一个以上项目可能的所有组合。
另外,在本说明书中使用的术语“信息”及“数据”通常可互换使用。
在以下说明中使用的对构成要素的后缀“模块”及“部”,只是为了方便撰写说明书而赋予或混用的,其本身并没有相互区别的含义或作用。
具体地,下面结合附图,对本发明实施例作进一步阐述。
请参阅图1,图1是本发明实施例提供的一种应用于SSD的PCIe Reset测试方法的流程图,如图1所示,该应用于SSD的PCIe Reset测试方法包括步骤S10至步骤S40。
S10、获取被测SSD信息记录到数据库中;
在本发明的实施例中,所述SSD信息包括:SN号、槽位信息、NVMe设备号。SN号是每块SSD出厂时的唯一标志,不会发生变化。SSD连接到服务器上后,可根据SN号确认SSD对应的槽位信息、NVMe设备号。通过获取SSD的槽位信息和NVMe设备号,保证服务器上插入单盘还是多盘,每次轮测试操作的SSD为同一块。
S20、基于SSD的信息,选择一种预操作方式,对SSD盘进行预操作;
其中,所述预操作是SSD支持的功能,包括但不限于:静置不做任何操作、数据读写、擦除数据、格式化、创删NS、创删文件系统、卸载加载NVMe驱动、设备自检和ND。
S30、若选择在预操作同时触发SSD的PCIe Reset,则进行下一步;
若选择不在预操作进行中触发SSD的PCIe Reset测试,则等待预操作完成后,触发PCIe Reset。
在本发明的实施例中,多轮测试可遍历各种预操作中触发PCIe Reset和预操作后触发PCIe Reset。
随机选择1种PCIe Reset方式,并触发Reset。
所述PCIe Reset方式包括Cold Reset、Warm Reset、Hot Reset和FLR。
Cold Reset,是硬件控制的全局复位方式,一般发生在板卡冷启动过程中,设备主电源VCC上电时即可触发。
Warm Reset,是硬件控制的全局复位方式,保持VCC电源存在,通过拉低PERST#信号触发,或者通过Power on/off的方式实现。
Hot Reset,是软件控制的全局复位方式,由LinkDown事件触发或者是由多个连续的TS1序列触发。
FlR,是软件控制的局部复位方式,通过设置寄存器中对应bit触发。
若选择Cold Reset,此时控制机随机选择正常断电、异常断电、热插拔其中1种方式。如果选择了正常断电或异常断电,控制机通过局域网发送ipmi命令给服务器BMC系统,控制服务器完成一次正常或者异常下电,并重新上电;如果选择了热插拔,则控制机通过串口命令控制Quarch完成一次SSD的拔盘和插盘操作。多轮测试可遍历正常断电、异常断电、热插拔等方式。
若选择Warm Reset,此时控制机通过串口命令控制Quarch将PERST#信号拉低50ms,并再次拉高。
若选择Hot Reset,此时控制机随机选择Quarch linkdown和服务器hotrset两种触发方式中的一种。如果选择Quarch linkdown方式,控制机通过串口控制Quarch将SSD的lane0、lane1、lane2、lane3上所有信号同时拉低50ms,并再次拉高;如果选择服务器hotrset方式,控制机通过局域网向服务器发送命令,控制服务器先移除盘对应的PCIe设备,再使能上游桥接端口寄存器中的辅助总线复位bit,最后重新扫描PCIe设备。
若选择FLR,此时控制机通过局域网发送命令,使服务器写SSD寄存器触发FLR。
多轮测试可遍历所有PCIe Reset方式以及同种Reset方式中的不同触发方法。
在本发明的实施例中,PCIe Reset完成后,获取SSD信息,更新到数据库中。
Reset后,SSD信息可能会发生变化,故需要更新数据库。
S40、检查SSD状态,并存档测试结果。
所述检查SSD状态,包括:PCIe速度、预操作已完成操作校验和是否可以继续正常读写。若SSD状态检查成功,则认为本轮测试通过,否则认为测试失败并停止测试。最后,在数据库中增加本轮测试详情。
在本发明的实施例中,PCIe速度主要检查是否存在掉gen、掉lane。
在本发明的实施例中,测试详情包括:测试轮数、触发reset方式、预操作类型、本轮测试是否通过。
本发明获取被测SSD信息记录到数据库中;基于SSD的信息,选择一种预操作方式,对SSD盘进行预操作;若选择在预操作同时触发SSD的PCIe Reset,则进行下一步;若选择不在预操作进行中触发SSD的PCIe Reset测试,则等待预操作完成后,触发PCIe Reset;其中,所述PCIe Reset方式包括Cold Reset、Warm Reset、Hot Reset和FLR;检查SSD状态,并存档测试结。本发明完全覆盖Cold Reset、Warm Reset、Hot Reset、FLR四种PCIe Reset方式的测试方法,在多轮PCIe Reset测试中,能遍历多种SSD预操作和4种PCIe Reset方式组合测试。
应该理解的是,上述虽然是按照某一顺序描述的,但是这些步骤并不是必然按照上述顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,本实施例的一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中,参见图2所示,在本发明的实施例中还提供了应用于SSD的PCIeReset测试系统,该系统包括服务器100、Quarch设备200、数据库300和控制机400。
所述服务器100,用于接受控制机200发出的指令获取SSD信息,并将数据储存到数据库中,对SSD盘进行预操作;在Hot Reset时,服务器先移除盘对应的PCIe设备,再使能上游桥接端口寄存器中的辅助总线复位bit,最后重新扫描PCIe设备;在FLR时,写SSD寄存器触发FL;PCIe Reset完成,根据控制机的指令获取SSD信息,更新到数据库中。
所述Quarch设备200,用于接受控制机200指令,在Cold Reset时,完成一次SSD的拔盘和插盘操作;在Warm Reset时,将PERST#信号拉低50ms,并再次拉高;在Hot Resett时,将SSD的lane0、lane1、lane2、lane3上所有信号同时拉低50ms,并再次拉高。
所述数据库300,用于储存SSD信息。
所述控制机400,用于查询数据库中的SSD信息,并选择一种预操作方式,向服务器100发送对应预操作命令,所述预操作命令包含在预操作同时触发SSD的PCIe Reset或者不在预操作同时触发SSD的PCIe Reset,所述Reset包括Cold Reset、Warm Reset、Hot Reset和FLR;若进行Hot Reset是,随机选择Quarch linkdown和服务器hotrset两种触发方式中的一种;PCIe Reset完成,根据控制机的指令获取SSD信息。
若选择Cold Reset,此时控制机随机选择正常断电、异常断电、热插拔其中1种方式。如果选择了正常断电或异常断电,控制机通过局域网发送ipmi命令给服务器BMC系统,控制服务器完成一次正常或者异常下电,并重新上电;如果选择了热插拔,则控制机通过串口命令控制Quarch完成一次SSD的拔盘和插盘操作。多轮测试可遍历正常断电、异常断电、热插拔等方式。
若选择Warm Reset,此时控制机通过串口命令控制Quarch将PERST#信号拉低50ms,并再次拉高。
若选择Hot Reset,此时控制机随机选择Quarch linkdown和服务器hotrset两种触发方式中的一种。如果选择Quarch linkdown方式,控制机通过串口控制Quarch将SSD的lane0、lane1、lane2、lane3上所有信号同时拉低50ms,并再次拉高;如果选择服务器hotrset方式,控制机通过局域网向服务器发送命令,控制服务器先移除盘对应的PCIe设备,再使能上游桥接端口寄存器中的辅助总线复位bit,最后重新扫描PCIe设备。
若选择FLR,此时控制机通过局域网发送命令,使服务器写SSD寄存器触发FLR。
所述控制机400为可运行代码的pc机,并搭建了保存测试信息的数据库300。
SSD通过Quarch设备与服务器相连,Quarch设备串口连接到控制机上,服务器与控制机通在同一个局域网内,控制机可通过ip地址访问服务器。
本发明获取被测SSD信息记录到数据库中;基于SSD的信息,选择一种预操作方式,对SSD盘进行预操作;若选择在预操作同时触发SSD的PCIe Reset,则进行下一步;若选择不在预操作进行中触发SSD的PCIe Reset测试,则等待预操作完成后,触发PCIe Reset;其中,所述PCIe Reset方式包括Cold Reset、Warm Reset、Hot Reset和FLR;检查SSD状态,并存档测试结。本发明完全覆盖Cold Reset、Warm Reset、Hot Reset、FLR四种PCIe Reset方式的测试方法,在多轮PCIe Reset测试中,能遍历多种SSD预操作和4种PCIe Reset方式组合测试。
在本发明的一个实施例中还提供了一种存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现上述方法实施例中的步骤:
S10、获取被测SSD信息记录到数据库中;
在本发明的实施例中,所述SSD信息包括:SN号、槽位信息、NVMe设备号。SN号是每块SSD出厂时的唯一标志,不会发生变化。SSD连接到服务器上后,可根据SN号确认SSD对应的槽位信息、NVMe设备号。通过获取SSD的槽位信息和NVMe设备号,保证服务器上插入单盘还是多盘,每次轮测试操作的SSD为同一块。
S20、基于SSD的信息,选择一种预操作方式,对SSD盘进行预操作;
其中,所述预操作是SSD支持的功能,包括但不限于:静置不做任何操作、数据读写、擦除数据、格式化、创删NS、创删文件系统、卸载加载NVMe驱动、设备自检和ND。
S30、若选择在预操作同时触发SSD的PCIe Reset,则进行下一步;
若选择不在预操作进行中触发SSD的PCIe Reset测试,则等待预操作完成后,触发PCIe Reset。
在本发明的实施例中,多轮测试可遍历各种预操作中触发PCIe Reset和预操作后触发PCIe Reset。
随机选择1种PCIe Reset方式,并触发Reset。
所述PCIe Reset方式包括Cold Reset、Warm Reset、Hot Reset和FLR。
Cold Reset,是硬件控制的全局复位方式,一般发生在板卡冷启动过程中,设备主电源VCC上电时即可触发。
Warm Reset,是硬件控制的全局复位方式,保持VCC电源存在,通过拉低PERST#信号触发,或者通过Power on/off的方式实现。
Hot Reset,是软件控制的全局复位方式,由LinkDown事件触发或者是由多个连续的TS1序列触发。
FlR,是软件控制的局部复位方式,通过设置寄存器中对应bit触发。
若选择Cold Reset,此时控制机随机选择正常断电、异常断电、热插拔其中1种方式。如果选择了正常断电或异常断电,控制机通过局域网发送ipmi命令给服务器BMC系统,控制服务器完成一次正常或者异常下电,并重新上电;如果选择了热插拔,则控制机通过串口命令控制Quarch完成一次SSD的拔盘和插盘操作。多轮测试可遍历正常断电、异常断电、热插拔等方式。
若选择Warm Reset,此时控制机通过串口命令控制Quarch将PERST#信号拉低50ms,并再次拉高。
若选择Hot Reset,此时控制机随机选择Quarch linkdown和服务器hotrset两种触发方式中的一种。如果选择Quarch linkdown方式,控制机通过串口控制Quarch将SSD的lane0、lane1、lane2、lane3上所有信号同时拉低50ms,并再次拉高;如果选择服务器hotrset方式,控制机通过局域网向服务器发送命令,控制服务器先移除盘对应的PCIe设备,再使能上游桥接端口寄存器中的辅助总线复位bit,最后重新扫描PCIe设备。
若选择FLR,此时控制机通过局域网发送命令,使服务器写SSD寄存器触发FLR。
多轮测试可遍历所有PCIe Reset方式以及同种Reset方式中的不同触发方法。
在本发明的实施例中,PCIe Reset完成后,获取SSD信息,更新到数据库中。
Reset后,SSD信息可能会发生变化,故需要更新数据库。
S40、检查SSD状态,并存档测试结果。
所述检查SSD状态,包括:PCIe速度、预操作已完成操作校验和是否可以继续正常读写。若SSD状态检查成功,则认为本轮测试通过,否则认为测试失败并停止测试。最后,在数据库中增加本轮测试详情。
在本发明的实施例中,PCIe速度主要检查是否存在掉gen、掉lane。
在本发明的实施例中,测试详情包括:测试轮数、触发reset方式、预操作类型、本轮测试是否通过。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述方法的实施例的流程。其中,本发明所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和易失性存储器中的至少一种。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种应用于SSD的PCIe Reset测试方法,其特征在于,该方法包括:
获取被测SSD信息记录到数据库中;
基于SSD的信息,选择一种预操作方式,对SSD盘进行预操作;
若选择在预操作同时触发SSD的PCIe Reset,则进行下一步;
若选择不在预操作进行中触发SSD的PCIe Reset测试,则等待预操作完成后,触发PCIeReset;
其中,所述PCIe Reset方式包括Cold Reset、Warm Reset、Hot Reset和FLR;
检查SSD状态,并存档测试结果。
2.如权利要求1所述的应用于SSD的PCIe Reset测试方法,其特征在于,所述SSD信息包括:SN号、槽位信息和NVMe设备号。
3.如权利要求1所述的应用于SSD的PCIe Reset测试方法,其特征在于,所述预操作,包括:静置不做任何操作、数据读写、擦除数据、格式化、创删NS、创删文件系统、卸载加载NVMe驱动、设备自检和ND。
4.如权利要求1-3任一所述的应用于SSD的PCIe Reset测试方法,其特征在于,PCIeReset完成后,获取SSD信息,更新到数据库中。
5.如权利要求1所述的应用于SSD的PCIe Reset测试方法,其特征在于,所述检查SSD状态包括:PCIe速度、预操作已完成操作校验和是否可以继续正常读写。
6.如权利要求5所述的应用于SSD的PCIe Reset测试方法,其特征在于,所述PCIe速度基于对是否存在掉gen和掉lane的判断。
7.如权利要求5所述的应用于SSD的PCIe Reset测试方法,其特征在于,所述测试详情包括:测试轮数、触发reset方式、预操作类型和本轮测试是否通过。
8.一种应用于SSD的PCIe Reset测试系统,其特征在于,该系统包括:服务器、Quarch设备、数据库和控制机;
所述服务器,用于接受控制机发出的指令获取SSD信息,并将数据储存到数据库中,对SSD盘进行预操作;在Hot Reset时,服务器先移除盘对应的PCIe设备,再使能上游桥接端口寄存器中的辅助总线复位bit,最后重新扫描PCIe设备;在FLR时,写SSD寄存器触发FL;PCIeReset完成,根据控制机的指令获取SSD信息,更新到数据库中;
所述Quarch设备,用于接受控制机指令,在Cold Reset时,完成一次SSD的拔盘和插盘操作;在Warm Reset时,将PERST#信号拉低50ms,并再次拉高;在Hot Resett时,将SSD的lane0、lane1、lane2、lane3上所有信号同时拉低50ms,并再次拉高;
所述数据库,用于储存SSD信息;
所述控制机,用于查询数据库中的SSD信息,并选择一种预操作方式,向服务器发送对应预操作命令,所述预操作命令包含在预操作同时触发SSD的PCIe Reset或者不在预操作同时触发SSD的PCIe Reset,所述Reset包括Cold Reset、Warm Reset、Hot Reset和FLR;若进行Hot Reset是,随机选择Quarch设备200linkdown和服务器100hotrset两种触发方式中的一种;PCIe Reset完成,向服务器100发出获取SSD信息的指令。
9.如权利要求8所述的应用于SSD的PCIe Reset测试系统,其特征在于,所述控制机为可运行代码的pc机。
10.一种存储介质,存储有计算机程序,所述计算机程序被处理器加载并执行时实现如权利要求1-7任一项所述的应用于SSD的PCIe Reset测试方法的步骤。
CN202211447061.3A 2022-11-18 2022-11-18 一种应用于SSD的PCIe Reset测试方法、系统及存储介质 Pending CN115827345A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211447061.3A CN115827345A (zh) 2022-11-18 2022-11-18 一种应用于SSD的PCIe Reset测试方法、系统及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211447061.3A CN115827345A (zh) 2022-11-18 2022-11-18 一种应用于SSD的PCIe Reset测试方法、系统及存储介质

Publications (1)

Publication Number Publication Date
CN115827345A true CN115827345A (zh) 2023-03-21

Family

ID=85529138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211447061.3A Pending CN115827345A (zh) 2022-11-18 2022-11-18 一种应用于SSD的PCIe Reset测试方法、系统及存储介质

Country Status (1)

Country Link
CN (1) CN115827345A (zh)

Similar Documents

Publication Publication Date Title
US9378846B2 (en) Non-mounted storage test device based on FPGA
KR101561854B1 (ko) Fpga 기반의 비실장형 스토리지 테스트 장치
TWI553650B (zh) 以記憶體控制器來處理資料錯誤事件之方法、設備及系統
US7747809B2 (en) Managing PCI express devices during recovery operations
CN102081562A (zh) 一种设备诊断方法及系统
US10078568B1 (en) Debugging a computing device
US11175977B2 (en) Method and system to detect failure in PCIe endpoint devices
CN110765032A (zh) 基于系统管理总线接口对i2c存储器进行读写的方法
US11841398B2 (en) Method and apparatus and non-transitory computer-readable storage medium for debugging solid-state disk (SSD) device
CN110427326A (zh) 基于Driver Master的固态硬盘密码测试方法和装置
CN112825011A (zh) PCIe设备的上下电控制方法以及系统
CN110286853A (zh) 一种数据写入方法和装置、计算机可读存储介质
US20190087174A1 (en) Background firmware update
CN104484260A (zh) 一种基于GJB289总线接口SoC的仿真监控电路
CN115827345A (zh) 一种应用于SSD的PCIe Reset测试方法、系统及存储介质
US10831578B2 (en) Fault detection circuit with progress register and status register
CN111221681A (zh) 一种存储器的修复方法及装置
CN107437422B (zh) 用于在电力损失时保存关键数据的方法和系统
US10740002B1 (en) System status log
CN114116337A (zh) 基于pcie链路配置的硬盘测试方法、系统、终端及存储介质
US11023400B1 (en) High performance DMA transfers in host bus adapters
GB2514611A (en) Storage integrity validator
US7418548B2 (en) Data migration from a non-raid volume to a raid volume
CN112825028A (zh) 用于在易失性存储器中写入的方法和对应的集成电路
CN117785756B (zh) 存储器控制系统、方法、芯片及计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination