CN115810587A - 功率半导体模块 - Google Patents

功率半导体模块 Download PDF

Info

Publication number
CN115810587A
CN115810587A CN202211087474.5A CN202211087474A CN115810587A CN 115810587 A CN115810587 A CN 115810587A CN 202211087474 A CN202211087474 A CN 202211087474A CN 115810587 A CN115810587 A CN 115810587A
Authority
CN
China
Prior art keywords
substrate
pin
press
housing
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211087474.5A
Other languages
English (en)
Inventor
M·路德维希
G·伯尼希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN115810587A publication Critical patent/CN115810587A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种功率半导体模块装置，包括：至少一个衬底，包括电介质绝缘层和附接到电介质绝缘层的第一金属化层；至少一个半导体主体，布置在第一金属化层上；至少部分地包围衬底的壳体，该壳体包括侧壁；以及至少一个按压销，其中每个按压销布置在衬底上或布置在至少一个半导体主体中的一个上，并且从衬底或相应的半导体主体在垂直于衬底的顶表面的垂直方向上延伸，并且每个按压销通过杆机械地耦接到壳体的至少一个侧壁，每个杆在相应的按压销与侧壁之间并且平行于衬底的顶表面水平延伸。

Description

功率半导体模块
技术领域
本公开涉及功率半导体模块。
背景技术
功率半导体模块通常包括布置在壳体中的衬底。包括多个可控半导体元件(例如，半桥配置中的两个IGBT)的半导体装置可以布置在衬底上。衬底通常包括衬底层(例如，陶瓷层)、沉积在衬底层的第一侧上的第一金属化层、以及沉积在衬底层的第二侧上的第二金属化层。可控半导体元件例如安装在第一金属化层上。第二金属化层可以附接到热沉或壳体的接地表面。可控半导体器件通常通过焊接或烧结技术安装到衬底上。
壳体的盖通常用于在衬底上施加力，使得通常展现一定拱形的衬底被按压到热沉上或壳体的接地表面上。以此方式，可以实现在衬底与热沉或接地表面之间的良好热转换。然而，组装这种半导体模块装置通常很麻烦，并且在组装过程期间存在壳体稳定性变差的风险，这可能会降低半导体模块装置的整体寿命。
需要一种半导体模块装置，其在衬底与热沉或壳体的接地表面之间提供良好的热阻，其易于组装，并且具有增加的寿命。
发明内容
一种功率半导体模块装置，包括：至少一个衬底，包括电介质绝缘层和附接到电介质绝缘层的第一金属化层；至少一个半导体主体，布置在第一金属化层上；至少部分地包围衬底的壳体，该壳体包括侧壁；以及至少一个按压销，其中每个按压销布置在衬底上或布置在至少一个半导体主体中的一个上，并且从衬底或相应的半导体主体在垂直于衬底的顶表面的垂直方向上延伸，并且其中每个按压销通过杆机械地耦接到壳体的至少一个侧壁，每个杆在相应的按压销与侧壁之间平行于衬底的顶表面水平延伸。
另一种功率半导体模块装置，包括：至少一个衬底，包括电介质绝缘层和附接到电介质绝缘层的第一金属化层；至少一个半导体主体，布置在第一金属化层上；印刷电路板，远离并且平行于衬底布置；至少部分地包围衬底和印刷电路板的壳体，该壳体包括侧壁；以及至少一个按压销，其中每个按压销布置在衬底上或布置在至少一个半导体主体中的一个上，并且从衬底或相应的半导体主体在垂直于衬底的顶表面的垂直方向上延伸，并且其中每个按压销机械地耦接到印刷电路板。
参考以下附图和描述可以更好地理解本发明。图中的部件不一定按比例绘制，而是强调说明本发明的原理。此外，在附图中，相同的附图标记在不同视图中表示对应的部分。
附图说明
图1是功率半导体模块装置的示例的截面图。
图2是功率半导体模块装置的另一示例的截面图。
图3是功率半导体模块装置的另一示例的截面图。
图4是功率半导体模块装置的另一示例的截面图。
图5是功率半导体模块装置的另一示例的截面图。
图6是功率半导体模块装置的另一示例的截面图。
图7示出了根据一个示例的用于功率半导体模块装置的壳体的侧壁的三维视图。
图8是根据另一示例的用于功率半导体模块装置的壳体的侧壁的三维视图。
图9是功率半导体模块装置的另一示例的截面图。
图10包括图10A和图10B，示意性地示出了延伸穿过印刷电路板的按压销的截面图，以及根据一个示例的按压销的三维视图。
图11包括图11A和图11B，示意性地示出了延伸穿过印刷电路板的按压销的截面图，以及根据另一示例的按压销的三维视图。
图12是功率半导体模块装置的又一示例的截面图。
具体实施方式
在以下具体实施方式中，参考了附图。附图示出了其中可以实践本发明的具体示例。应当理解，关于各种示例描述的特征和原理可以彼此组合，除非另外特别指出。在说明书以及权利要求中，将某些元件命名为“第一元件”、“第二元件”、“第三元件”等不应理解为列举。相反，此类命名仅用于指定不同的“元件”。也就是说，例如，“第三元件”的存在不要求“第一元件”和“第二元件”的存在。如本文所述的电线或电连接可以是单个导电元件，或者可以包括串联和/或并联连接的至少两个单独的导电元件。电线和电连接可以包括金属和/或半导体材料，并且可以是永久导电的(即，不可切换的)。如本文所述的半导体主体可以由(掺杂的)半导体材料制成，并且可以是半导体芯片或者可以包括在半导体芯片中。一种半导体主体具有电连接焊盘并且包括具有电极的至少一个半导体元件。
参考图1，示出了示例性功率半导体模块的截面图。功率半导体模块包括壳体和衬底10。衬底10包括电介质绝缘层11、附接到电介质绝缘层11的(结构化)第一金属化层111、以及附接到电介质绝缘层11的第二(结构化)金属化层112。电介质绝缘层11设置在第一金属化层111与第二金属化层112之间。然而，衬底10也可以仅包括第一金属化层111，而省略第二金属化层112。
第一金属化层111和第二金属化层112中的每一个可以由以下材料中的一种组成或包括以下材料中的一种：铜；铜合金；铝；铝合金；在功率半导体模块装置的操作期间保持固态的任何其他金属或合金。衬底10可以是陶瓷衬底，即，电介质绝缘层11为陶瓷的衬底，例如薄陶瓷层。陶瓷可以由以下材料中的一种组成或包括以下材料的一种：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼；或任何其他电介质陶瓷。例如，电介质绝缘层11可以由以下材料中的一种组成或包括以下材料的一种：Al2O3、AlN、SiC、BeO或Si3N4。例如，衬底10可以是例如直接铜接合(DCB)衬底、直接铝接合(DAB)衬底、或者活性金属钎焊(AMB)衬底。此外，衬底10可以是绝缘金属衬底(IMS)。例如，绝缘金属衬底通常包括电介质绝缘层11，电介质绝缘层11包括(填充)材料，例如，环氧树脂或聚酰亚胺。例如，电介质绝缘层11的材料可以填充有陶瓷颗粒。这样的颗粒可以包括例如SiO2、Al2O3、AlN或BN，并且可以具有约1μm与约50μm之间的直径。衬底10也可以是具有非陶瓷电介质绝缘层11的传统印刷电路板(PCB)。例如，非陶瓷电介质绝缘层11可以由固化树脂组成或包括固化树脂。
衬底10布置在壳体中。在图1所示的示例中，衬底10布置在壳体的接地表面12上。壳体还包括侧壁42并且还可以包括盖44。然而，在其他示例中，可以省略壳体的接地表面12。在这种情况下，衬底10本身可以形成壳体的接地表面。例如，衬底10可以布置在基板或热沉12上。在图1的示例中，仅在接地表面、基板或热沉12(以下仅称为接地表面)上布置了一个衬底10。在一些功率半导体模块装置中，可以将一个以上的衬底10布置在单个壳体中。例如，接地表面12、侧壁42和盖44可以包括金属或金属合金。然而，例如，接地表面12、侧壁42和盖44也可以包括电绝缘材料，例如塑料或陶瓷材料。例如，壳体还可以包括液晶聚合物。
衬底10可以通过连接层(图1中未具体示出)连接到接地表面12。例如，这种连接层可以是焊料层、粘合材料层、或烧结金属粉末层，例如烧结银粉末层。任何其他类型的导电或非导电连接层也是可能的。
一个或多个半导体主体20可以布置在衬底10上。布置在衬底10上的每个半导体主体20可以包括二极管、IGBT(绝缘栅双极晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、JFET(结场效应晶体管)、HEMT(高电子迁移率晶体管)或任何其他合适的可控半导体元件。
一个或多个半导体主体20可以在衬底10上形成半导体装置。在图1中，仅示例性地示出了两个半导体主体20。图1中衬底10的第二金属化层112是连续层。图1中示例的第一金属化层111也是连续层。然而，第一金属化层111、第二金属化层112或两者也可以是结构化层。“结构化层”表示例如相应的金属化层111、112不是连续层，而是包括层的不同部分之间的凹槽。不同的半导体主体20可以安装在第一金属化层111的相同或不同部分上。第一金属化层111的不同部分可以没有电连接，或者可以使用例如接合线电连接到一个或多个其他部分。电连接还可以包括例如接合带、连接板、或导电轨，仅举几个例子。根据另一示例，可以完全省略第二金属化层112。一个或多个半导体主体20可以通过导电连接层22电连接和机械连接到衬底10。这种导电连接层22可以是焊料层、导电粘合剂层、或烧结金属粉末层，例如烧结银粉末层。
功率半导体模块还包括终端元件30。终端元件30电连接到衬底10，例如，连接到衬底10的第一金属化层111，并且形成接触元件，该接触元件提供在壳体内部与外部之间的电连接。终端元件30的第一端可以通过导电连接层(未具体示出)电连接和机械连接到第一金属化层111。例如，这种导电连接层可以是焊料层、导电粘合剂层、或烧结金属粉末层，例如烧结银粉末层。终端元件30的第二端突出到壳体外部，以允许终端元件30从外部被电接触。盖44可以包括开口，终端元件30可以通过开口突出，使得终端元件30的第一侧在壳体内部并且终端元件30的第二侧在壳体外部。当壳体被布置为围绕衬底10时，终端元件30可以垂直地(即，垂直于衬底10的顶表面)突出到壳体外部。根据另一示例，终端元件30也可以水平地突出(平行于衬底10的顶表面)穿过壳体的侧壁42。
功率半导体模块还可以包括浇铸化合物5，如图2的示例所示。例如，浇铸化合物5可以由硅胶组成或包括硅胶，或者可以是刚性模制化合物。浇铸化合物5可以部分地填充壳体的内部，由此覆盖衬底10和半导体主体20、以及布置在衬底10上的任何其他部件和电连接24。电连接24(例如，接合线或接合带)可以将半导体主体20电耦接到第一金属化层111、其他半导体主体20、或可以布置在壳体内部的任何其他部件。终端元件30可以部分地嵌入在浇铸化合物5中。然而，终端元件30的至少第二端可以不被浇铸化合物5覆盖，并且可以从浇铸化合物5突出。浇铸化合物5被配置为保护功率半导体模块装置内部(特别是壳体内部的)的部件和电连接免受某些环境条件、机械损坏和绝缘故障的影响。
壳体的侧壁42通常可以通过接头(图中未具体示出)机械地连接到衬底10。例如，该接头可以是焊料接头、冷焊接头、或粘合接头。任何其他合适的接头也可以用于将壳体的侧壁42机械地连接到衬底10，这也提供了合适的密封，使得没有或至少更少的气体可以进入壳体40。侧壁42和接地表面12也可以作为单件提供(未具体示出)。这意味着在侧壁42与壳体的接地表面12之间没有接头。
半导体模块装置还包括至少一个按压销48。按压销48例如布置在衬底10上。在图中，按压销48被示为在水平方向x上与不同的半导体主体20相距一定距离。然而，这只是示例。在其他示例中，按压销48可以布置在至少一个半导体主体20附近。在该上下文中的附近指的是短于例如5mm、3mm或2mm的距离。根据另一示例，按压销48布置在半导体主体20上而不是衬底10上。如果按压销48布置在半导体主体20上，则相应的半导体主体20布置在按压销48与衬底10之间。按压销48可以布置在侧壁42内的中心位置处。即，按压销48可以布置在距第一侧壁第一距离处、以及在距与第一侧壁相对的第二侧壁第二距离处(其中，第一距离等于第二距离)，以及在距第三侧壁第三距离处、以及在距与第三侧壁相对的第四侧壁第四距离处(其中，第三距离等于第四距离)。
当半导体模块装置被完全组装时，衬底10被按压到壳体的接地表面12上，以便减小衬底10与接地表面12之间的热阻。此外，由此将衬底10保持在期望位置，并且防止衬底10在壳体内移位。当盖44布置在侧壁42上以封闭壳体时，盖44接触按压销48并且对按压销48施加压力。虽然图1和图2中所示的半导体模块装置示出了盖44仍然部分打开，但图3示出了处于最终安装位置的半导体模块装置的示例(盖44完全封闭)。图中的粗箭头示出了盖44在封闭壳体时移动的方向以及一旦壳体被完全封闭时施加在按压销48上的压力的方向。
图1所示的半导体模块装置不包括浇铸化合物5。然而，图2至6的示例中示出了浇铸化合物5。当半导体模块装置包括浇铸化合物5时，按压销48主要在浇铸化合物5中被模制。然而，按压销48的背离衬底10或其上安装按压销48的半导体主体20的第二端从浇铸化合物5突出。即，按压销48在垂直于衬底10的顶表面的垂直方向y上的高度h48大于浇铸化合物5在同一方向上的高度h5。因此，按压销48的背离衬底10或其上安装按压销48的半导体主体20的顶表面没有被浇铸化合物5覆盖。这样，即使浇铸化合物5已经形成，顶表面也可以很容易地与盖44接触。然后盖44接触按压销48的顶表面(但不接触浇铸化合物5)并且在顶表面上施加压力，由此将按压销48按压到衬底10上(或按压在半导体主体20上)，并且随后将衬底10按压到接地表面12上。这允许甚至在壳体完全封闭之前，即在将盖44布置到侧壁42上之前，形成浇铸化合物5。当浇铸化合物5形成时，通常将液体或粘性材料倒入壳体中，由此形成液体或粘性预层。可以随后进行加热步骤，在该步骤期间存在于预层中的液体被至少部分地蒸发。以这种方式，预层被硬化以形成所得到的浇铸化合物5。这样的加热步骤可以在将盖44布置到侧壁42上之前执行，或者替代地，可以在将盖44安装到侧壁42之后执行加热步骤。在将盖44安装到侧壁42上之前执行加热步骤时，盖44不需要暴露于加热步骤期间施加的热量。这可以增加盖44的整体寿命，并且因此增加完成的半导体模块装置的整体寿命，因为盖44的材料在暴露于热量时不会变脆或易碎。
更进一步，如果盖44尚未安装在侧壁42上，则更容易将液体或粘性材料填充到壳体中。可以减少或甚至避免浇铸化合物5中不期望的空腔，因为材料可以自由并且均匀地分布在衬底10的整个表面上方，同时盖仍然打开。
然而，可以当侧壁42已经布置为围绕衬底10时，形成浇铸化合物5。如上所述，通常通过形成随后硬化的液体或凝胶状预层来形成浇铸化合物5。侧壁42防止预层的材料在硬化步骤之前无意扩散。
例如，按压销48可以包括实心主体。即，按压销48可以包括完全由合适材料的实心块形成的主体。根据示例，按压销48可以包括具有有角的或圆形的截面的销或长方体。然后浇铸化合物5可以围绕按压销48。由于按压销48没有任何空腔或孔，因此浇铸化合物5不能延伸到按压销48中。然而，根据另一示例，按压销48可以包括至少一个空腔或孔，使得浇铸化合物5可以至少部分地填充空腔或孔(未具体示出)。
在图1和图2所示的示例中，壳体的侧壁42耦接到衬底10，并且衬底10布置到壳体的接地表面12上。在这些示例中，盖44包括覆盖由侧壁42形成的开口的顶部部分、以及当盖44布置在衬底10上时垂直于顶部部分并且平行于壳体的侧壁42延伸的侧面部分。盖44的侧面部分从顶部部分朝向接地表面12延伸。当半导体模块装置完全组装时，侧面部分甚至可以接触接地表面12。例如，侧面部分可以永久地耦接到接地表面12，以便将盖44固定到位并且防止其移动或脱落。例如，盖44可以焊接或胶合到接地表面12。
然而，这仅仅是示例。如图3中示例性所示，盖44也可以仅永久地附接到壳体的侧壁42。盖44可以胶合到侧壁42，或者可以通过任何合适的机械固定机构附接到侧壁。在图3所示的示例中，盖44包括与在侧壁42中提供的对应配对物啮合的突起部。在该示例中，侧壁42安装在接地表面12上，并且可以具有与衬底10的边缘接触的突起部，由此将衬底10的边缘按压向接地表面12。
图5所示的示例与图1和图2所示的示例有些相似。然而，在图5的示例中，盖44的侧面部分包括具有螺纹孔54的突起部。接地表面12也可以包括螺纹孔54。本示例中的盖44可以通过插入到螺纹孔54中的螺钉或螺栓52附接到接地表面12。然而，将盖44永久安装在侧壁42上的任何其他方式也是可能的。
在图1、2和3所示的示例中，半导体模块装置仅包括一个按压销48。然而，这只是示例。如图4和图5所示，半导体模块装置还可以包括一个以上的按压销48。在图4和图5所示的示例中，半导体模块装置包括三个按压销48。然而，任何数量n(n≥1)的按压销48通常是可能的。当提供多于一个的按压销48时，施加在衬底10上的压力可以更均匀地分布在衬底10上方。然而，更多数量的按压销48也增加了空间要求。
按压销48可以由刚性材料形成。然而，存在施加在衬底10或其上安装按压销48的半导体主体20上的压力可能变得过高的风险。这可能损坏半导体主体20和/或衬底10。因此，按压销48可以至少部分地具有弹性，使得当盖44施加在按压销48上的压力超过预定阈值时，按压销48被压缩以便限制施加在衬底10或半导体主体20上的压力。即，当盖44对按压销48施加压力时，只要压力低于某个阈值，按压销48就保持在其原始形式。一旦压力超过阈值，按压销48被压缩到一定程度并且从其原始形式变为压缩形式。
根据一个示例，按压销48包括直到某一点都稳定但当压力超过某个阈值时变得压缩的材料。该阈值取决于用于形成按压销48的材料种类。一旦压力被释放，一些材料保持压缩形式，其他材料在压力释放后恢复其原始形式。根据另一示例，按压销48的压缩可能由按压销48的结构形状引起。即，按压销48的材料本身可能是不可压缩的。然而，按压销48可能在压力下弯曲或扭曲到一定程度。
例如，至少一个按压销48可以包括诸如塑料材料的电绝缘材料。然而，根据另一示例，至少一个按压销48也可以包括导电材料。以这种方式，至少一个按压销48可以形成接触元件，该接触元件提供在壳体的内部与外部之间的电连接。按压销48可以通过任何合适的方式电耦接到壳体的外部，例如，以允许按压销48从壳体的外部被接触。替代地或另外，内部电连接也可以通过按压销48形成。例如，按压销48可以代替终端元件30中的至少一些。还可以仅将一些但不是全部的按压销48用作终端元件，而其他按压销48是电绝缘的并且不用作终端元件。
现在参考图6，示意性地示出了根据又一示例的功率半导体模块装置。在该示例中，盖44包括突起部46。突起部46可以耦接到盖44或者可以与盖44一体地形成。突起部46可以以任何合适的方式耦接到壳体。例如，突起部46可以通过粘合剂接合或螺纹连接或螺栓连接而耦接到壳体。当盖44布置在侧壁42上以封闭壳体时，突起部46接触按压销48并且对按压销48施加压力。
如以上不同示例中所示的按压销48可以以不同方式保持在期望位置。参考图7，按压销48可以通过杆482耦接到壳体的侧壁42中的一个。杆482在按压销48与相应的侧壁42之间平行于衬底10的顶表面水平延伸。衬底10的顶表面是其上安装半导体主体20的表面。在图8所示的示例中，按压销48通过第一杆482耦接到侧壁42的第一壁，并且通过第二杆482耦接到侧壁42的第二壁，其中第二壁与第一壁相对布置。第一杆482和第二杆482在按压销48与相应的侧壁42之间可以具有相同的长度，以便将按压销居中地布置在壳体内。然而，由于半导体主体20和任何其他部件在衬底10上的布置，杆482也可以具有不同的长度。取决于功率半导体模块装置的整体尺寸(截面面积)，将按压销48固定到多于一个的侧壁可以为装置提供更多稳定性。根据其他示例(未具体示出)，任何其他数量的杆482可以用于将按压销48固定到壳体的侧壁42的一个或多个壁。在图7和图8所示的示例中，杆482垂直于其上安装杆482的相应的侧壁延伸。即，在每个杆482与相应的侧壁42之间形成90°的角度。然而，其他角度也是可能的。还可以通过第一杆482将按压销48耦接到侧壁42的第一壁，并且通过第二杆482将按压销48耦接到侧壁42的相同第一壁。在这种情况下，例如，可以在每个杆482与相应的侧壁42之间形成除90°之外的其他角度。
杆482可以远离衬底10并且在衬底10之上垂直地延伸。即，杆482可以不直接接触衬底10、半导体主体20和/或安装在衬底10上的任何其他部件。然而，杆482可以垂直地布置在一个或多个半导体主体20或安装在衬底10上的任何其他部件之上。根据另一示例，至少一个杆482可以直接邻接衬底10、一个或多个半导体主体20、或布置在衬底10上的任何其他部件。以这种方式，至少一个杆482也可以对衬底10、对一个或多个半导体主体20、或对布置在衬底10上的任何其他部件施加一定的压力，由此当盖44安装在侧壁42上并且对压销48施加压力时，将衬底10按压到接地表面上。
至少一个杆482可以包括电绝缘材料。例如，电绝缘材料可以是或可以包括塑料材料。至少一个杆482可以包括与按压销48和侧壁42相同的材料。然而，根据另一示例，杆482、按压销48和侧壁42也可以包括不同的材料。至少一个杆482和至少一个按压销48可以通过例如注塑模制(例如，2组分注塑模制)来形成。
然而，通过至少一个杆482来固定至少一个按压销48只是一个示例。根据另一示例并且如图9中示意性示出的，功率半导体模块装置还可以包括布置在壳体内部的印刷电路板60。在已经形成浇铸化合物5之后，印刷电路板60可以被浇铸化合物5完全包围。印刷电路板60可以包括至少一个通孔。至少一个按压销48中的每一个可以延伸穿过通孔中的一个通孔。印刷电路板60还可以包括另外的通孔，其中至少一个终端元件30中的每一个都延伸穿过另外的通孔中的一个通孔。至少一个终端元件30可以至少机械地耦接到印刷电路板60。例如，可以在终端元件30与印刷电路板60之间形成焊料连接。以这种方式，印刷电路板60可以保持在衬底10垂直上方的期望位置。至少一个按压销48在垂直方向y上的长度h48可以大于在衬底10与印刷电路板60之间的距离h60。如上所述，浇铸化合物5在垂直方向y上的高度h5小于按压销48的高度h48，使得按压销48延伸到浇铸化合物5外部。
至少一个按压销48中的每一个也可以至少机械地耦接到印刷电路板60。根据一个示例，并且如图10中示意性示出的，按压销48可以包括圆周突起部484，圆周突起部484的直径d484等于或略大于印刷电路板60的相应通孔的直径d60。圆周突起部484可以布置在通孔中。以这种方式，按压销48可以机械地耦接到印刷电路板60，因为一旦按压销48被推过通孔，印刷电路板60就不能在垂直方向上移动。在这种情况下，按压销48或至少圆周突起部484的材料可以具有一定的柔性，以便允许圆周突起部484插入到通孔中。图10A示意性地示出了延伸穿过印刷电路板60的按压销48的截面图，而图10B示意性示出了示例性按压销48的三维视图。然而，这仅是一个示例。
现在参考图11，按压销48还可以包括从按压销48在水平方向x上延伸的两个或更多个臂486。两个或更多个臂486可以形成印刷电路板60的端部止动件。当按压销48插入穿过印刷电路板60的通孔时，印刷电路板60搁置在两个或更多个臂486上，并且防止按压销48在垂直方向y上远离衬底10移动。即，防止按压销48从衬底10升起。两个或更多个臂484可以布置在按压销48的圆周周围相等距离处。如图11所示，至少两个臂484可以是平坦的或可以具有弯曲的形式。图11A示意性地示出了插入穿过印刷电路板60的通孔的按压销48的截面图，并且图11B示意性地示出了示例性按压销48的三维视图。在图11的示例中，可以进一步将按压销机械地耦接到衬底10或耦接到至少一个半导体主体20中的一个。例如，按压销48可以焊接到衬底10或半导体主体。也可以在衬底10或半导体主体20上布置销(未具体示出)，其中按压销48在其第一端处包括中空套筒。销可以插入到按压销48的中空套筒中，由此至少暂时将按压销48保持在期望位置，直到印刷电路板60已布置在壳体中。
图10和图11中所示的实施例仅仅是示例。延伸穿过印刷电路板60的按压销48可以以任何其他合适的方式实施。该装置还可以包括多于一个的按压销48，类似于上面已经描述的。取决于按压销48的形状，按压销48可以在第一步骤中机械地耦接到印刷电路板60，并且在第二步骤中，然后印刷电路板60与按压销48一起插入到壳体中。然而，替代地，也可以首先将按压销48布置在壳体中，其中印刷电路板被插入壳体中并且在随后的步骤中机械地耦接到按压销48。
在图10和图11所示的示例中，按压销48没有通过杆482连接到侧壁42。相反，按压销48通过印刷电路板60保持在其期望的位置。然而，可以组合不同的实施例，其中得到的实施例包括通过至少一个杆482耦接到壳体的至少一个侧壁42的按压销48，并且其中，按压销48还机械地耦接到布置在壳体内部的印刷电路板60。
现在参考图12，按压销48也可以包括或者是压配销490。例如，按压销48可以在其背离衬底10的第二端处包括压配销490。压配销490可以插入到印刷电路板60的相应通孔中，该通孔形成压配销490的配对物。当尚未连接到压配销490的配对物时，压配销490具有比配对物更大的宽度。压配销490的宽度是在平行于衬底10的顶表面的水平方向x、z上的宽度。在按压进入过程期间，压配销490被推入到配对物中。这导致压配销490的塑性变形。当插入到配对物中时，压配销490的宽度减小。通常只需要很小的插入力，同时会产生很高的保持力。在插入压配销490之后，压配销490和配对物牢固地彼此附接。压配销490的减小宽度导致抵消压配销490的压缩的力。当按压销48插入到通孔中时，印刷电路板60可能不容易从按压销48拆卸。
功率半导体模块装置还可以包括弹簧元件488。弹簧元件488布置在按压销48的第二端(压配销490)与盖44之间。当盖44布置在侧壁42上以封闭壳体时，弹簧元件488被夹持在盖44与按压销48之间，并且将盖44在垂直方向y上施加的力传输到压配销490。例如，弹簧元件488可以具有“V”形，如图12所示。V形弹簧元件488的两个松散端接触盖44，而V形弹簧元件488的下拱部接触压配销490。V形弹簧元件488的下拱部可以具有凹口，并且压配销490可以与凹口啮合。以这种方式，可以防止弹簧元件488相对于按压销48在垂直方向x、z上移位。盖44可以包括从盖44在垂直方向y上朝向衬底10延伸的多个突起部442。弹簧元件488的松散端和V形弹簧元件488的下拱部可以各自接触突起部442中的不同突起部。突起部442被配置为防止弹簧元件488移位。例如，弹簧元件488可以包括金属。与例如塑料材料相比，金属通常可以承受更高的温度。在功率半导体模块装置的组装期间，可能会出现高温。例如，弹簧元件488可以永久地安装在盖44上。即，当盖44已经安装在侧壁42上以封闭壳体时，弹簧元件488可能已经安装在盖44上。

Claims (15)

1.一种功率半导体模块装置，包括：
至少一个衬底(10)，包括电介质绝缘层(11)和附接到所述电介质绝缘层(11)的第一金属化层(111)；
至少一个半导体主体(20)，布置在所述第一金属化层(111)上；
至少部分地包围所述衬底(10)的壳体，所述壳体包括侧壁(42)；以及
至少一个按压销(48)，其中
每个按压销(48)布置在所述衬底(10)上或布置在所述至少一个半导体主体(20)中的一个半导体主体(20)上，并且从所述衬底(10)或相应的半导体主体(20)在垂直于所述衬底(10)的顶表面的垂直方向(y)上延伸，并且
每个按压销(48)通过杆(482)机械地耦接到所述壳体的至少一个侧壁(42)，每个杆(482)在相应的按压销(48)与侧壁(42)之间并且平行于所述衬底(10)的所述顶表面水平延伸。
2.根据权利要求1所述的功率半导体模块装置，还包括盖(44)，其中
所述盖(44)布置在所述侧壁(42)上，由此在所述垂直方向(y)上封闭所述壳体，
所述盖(44)在所述垂直方向(y)上对所述按压销(48)施加压力，由此将所述按压销(48)按压到所述衬底(10)上或按压到所述相应的半导体主体(20)上。
3.根据权利要求1或2所述的功率半导体模块装置，还包括覆盖所述衬底(10)并且部分地填充所述壳体的浇铸化合物(5)，其中
所述浇铸化合物(5)在所述垂直方向(y)上具有厚度(h5)，并且
所述按压销(48)在所述垂直方向(y)上具有的高度(h48)大于所述浇铸化合物(5)的所述厚度(h5)，使得所述按压销(48)的背离所述衬底(10)或所述半导体主体(20)的顶表面不被所述浇铸化合物(5)覆盖。
4.根据权利要求1至3中任一项所述的功率半导体模块装置，其中，至少一个杆(482)中的至少一个在所述衬底(10)之上垂直延伸，使得所述至少一个杆(482)中的所述至少一个不直接接触所述衬底(10)、所述半导体主体(20)、或布置在所述衬底(10)上的任何其他部件。
5.根据权利要求1至3中任一项所述的功率半导体模块装置，其中，至少一个杆(482)中的至少一个直接邻接所述衬底(10)、所述半导体主体(20)中的一个或多个、或布置在所述衬底(10)上的其他部件。
6.根据前述权利要求中任一项所述的功率半导体模块装置，其中，所述至少一个按压销(48)中的至少一个通过第一杆(482)机械地耦接到所述壳体的第一侧壁(42)，并且通过第二杆(482)耦接到与所述第一侧壁(42)相对的第二侧壁(42)。
7.根据权利要求2至6中任一项所述的功率半导体模块装置，还包括基板或热沉(12)，其中，当所述盖(44)在所述垂直方向(y)上对所述按压销(48)施加压力时，通过所述至少一个按压销(48)将所述衬底(10)按压到所述基板或热沉(12)上。
8.根据前述权利要求中任一项所述的功率半导体模块装置，其中，所述至少一个按压销(48)包括电绝缘材料。
9.根据前述权利要求中任一项所述的功率半导体模块装置，其中，所述至少一个按压销(48)包括实心主体。
10.一种功率半导体模块装置，包括：
至少一个衬底(10)，包括电介质绝缘层(11)和附接到所述电介质绝缘层(11)的第一金属化层(111)；
至少一个半导体主体(20)，布置在所述第一金属化层(111)上；
印刷电路板(60)，布置为远离所述衬底(10)并且平行于所述衬底(10)；
至少部分地包围所述衬底(10)和所述印刷电路板(60)的壳体，所述壳体包括侧壁(42)；以及
至少一个按压销(48)，其中
每个按压销(48)布置在所述衬底(10)上或布置在所述至少一个半导体主体(20)中的一个半导体主体(20)上，并且从所述衬底(10)或相应的半导体主体(20)在垂直于所述衬底(10)的顶表面的垂直方向(y)上延伸，并且
每个按压销(48)机械地耦接到所述印刷电路板(60)。
11.根据权利要求10所述的功率半导体模块装置，其中，所述印刷电路板(60)包括至少一个通孔，并且所述至少一个按压销(48)中的每一个按压销(48)延伸穿过所述至少一个通孔中的不同通孔。
12.根据权利要求11所述的功率半导体模块装置，其中，所述至少一个按压销(48)中的至少一个包括圆周突起部(484)，所述圆周突起部(484)具有的直径(d484)等于或略大于所述印刷电路板(60)的相应的通孔的直径(d60)，并且其中，所述圆周突起部(484)布置在所述相应的通孔中。
13.根据权利要求11所述的功率半导体模块装置，其中，所述至少一个按压销(48)中的至少一个包括从所述按压销(48)在水平方向(x)上延伸的两个或更多个臂(486)，所述两个或更多个臂(486)形成所述印刷电路板(60)的端部止动件，使得当所述按压销(48)插入穿过所述印刷电路板(60)的相应的通孔时，所述印刷电路板(60)防止所述按压销(48)在所述垂直方向(y)上远离所述衬底(10)移动。
14.根据权利要求11所述的功率半导体模块装置，其中，所述至少一个按压销(48)中的至少一个包括压配销(490)，所述压配销(490)插入到所述印刷电路板(60)的相应的通孔中，所述通孔形成所述压配销(490)的配对物。
15.根据权利要求14所述的功率半导体模块装置，还包括：
盖(44)，布置在所述侧壁(42)上以在所述垂直方向(y)上封闭所述壳体，以及
弹簧元件(488)，布置在所述按压销(48)的背离所述衬底(10)的第二端与所述盖(44)之间，其中
所述弹簧元件(488)夹在所述盖(44)与所述按压销(48)之间，并且将所述盖(44)在所述垂直方向(y)上施加的力传输给所述按压销(490)。
CN202211087474.5A 2021-09-13 2022-09-07 功率半导体模块 Pending CN115810587A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP21196284.0A EP4148789A1 (en) 2021-09-13 2021-09-13 Power semiconductor modules
EP21196284.0 2021-09-13

Publications (1)

Publication Number Publication Date
CN115810587A true CN115810587A (zh) 2023-03-17

Family

ID=77864341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211087474.5A Pending CN115810587A (zh) 2021-09-13 2022-09-07 功率半导体模块

Country Status (3)

Country Link
US (1) US20230077384A1 (zh)
EP (1) EP4148789A1 (zh)
CN (1) CN115810587A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1475832A1 (de) * 2003-05-05 2004-11-10 ABB Technology AG Druckkontaktierbares Leistungshalbleitermodul
US7763970B2 (en) * 2008-02-27 2010-07-27 Infineon Technologies Ag Power module
DE102012213573B3 (de) * 2012-08-01 2013-09-26 Infineon Technologies Ag Halbleitermodulanordnung und verfahren zur herstellung und zum betrieb einer halbleitermodulanordnung
EP3460837A1 (en) * 2017-09-26 2019-03-27 Infineon Technologies AG A housing for a power semiconductor module, a power semiconductor module and a method for producing the same
DE202018100486U1 (de) * 2018-01-30 2018-02-22 Infineon Technologies Ag Leistungshalbleitermodul

Also Published As

Publication number Publication date
EP4148789A1 (en) 2023-03-15
US20230077384A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US11978700B2 (en) Power semiconductor module arrangement
US11581230B2 (en) Power semiconductor module and a method for producing a power semiconductor module
US20100117219A1 (en) Power semiconductor device
US11533824B2 (en) Power semiconductor module and a method for producing a power semiconductor module
US11699625B2 (en) Power semiconductor module arrangement
US20230170287A1 (en) Power semiconductor module, method for assembling a power semiconductor module and housing for a power semiconductor module
CN115810587A (zh) 功率半导体模块
CN111900135A (zh) 功率半导体模块装置
US20230343681A1 (en) Power Semiconductor Module Arrangements and Methods for Producing Power Semiconductor Module Arrangements
EP4270469A1 (en) Power semiconductor module
US20240153832A1 (en) Power Semiconductor Module Arrangement
EP4276888A1 (en) Method for producing a power semiconductor module
EP4292129B1 (en) Semiconductor power module and method for manufacturing a semiconductor power module
EP4050650A1 (en) Power semiconductor module arrangement
CN115008762A (zh) 用于生产壳体的方法和设备
CN117957648A (zh) 电力用半导体装置以及电力用半导体装置的制造方法
CN115206889A (zh) 功率半导体模块装置和用于功率半导体模块装置的外壳

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication