CN115800980A - 芯片测试装置的供电控制电路和芯片测试装置 - Google Patents

Abstract

本发明公开一种芯片测试装置的供电控制电路和芯片测试装置，其中，芯片测试装置的供电控制电路包括测试端、控制单元和第一开关单元；测试区用于放置待测芯片，测试区包括一用于与待测芯片的低电平引脚相连的检测端，以及用于给待测芯片供电的供电输入端，控制单元包括检测输入端和控制信号端，控制单元的检测输入端电连接测试区的检测端，第一开关单元包括输入端、输出端和通断控制端，第一开关单元的输入端连接电源，第一开关单元的输出端电连接测试区的供电输入端，第一开关单元的通断控制与控制单元的控制信号端电连接。本发明的技术方案，提升了芯片测试的通过率，降低芯片的平均成本。

Description

芯片测试装置的供电控制电路和芯片测试装置

技术领域

本发明涉及芯片测试设备领域，特别涉及一种芯片测试装置的供电控制电路和芯片测试装置。

背景技术

随着电子设备的兴起，芯片作为电子设备的核心器件，需求量越来越大，在生产制造芯片的过程中，对芯片的测试是必不可少的环节。

目前，芯片的测试方式通常是：制作相应的测试架，测试架上设置测试区用于放置待测芯片，通过将芯片放置在测试区上电进行测试，再经过终端设备进行数据采样，进行比对分析并标记不过关的芯片，将其挑出，避免流入后续的加工环节。这种对芯片的检测方案存在以下不足：若芯片在放置到测试区时未正确放置到位，此时上电进行测试的测试结果是错误的，进而将当前测试的芯片误判为不良品，甚至还可能造成芯片由于引脚连错而被烧坏，导致通过测试的芯片比例较低，芯片的平均成本增加。

发明内容

本发明的主要目的是提出一种芯片测试装置的供电控制电路，旨在提升芯片测试的通过率，降低芯片的平均成本。

为实现上述目的，本发明提出的芯片测试装置的供电控制电路包括：

测试区，用于放置待测芯片，所述测试区包括一用于与所述待测芯片的低电平引脚相连的检测端，以及用于给所述待测芯片供电的供电输入端；

控制单元，包括检测输入端和控制信号端，所述控制单元的检测输入端电连接所述测试区的检测端；

第一开关单元，包括输入端、输出端和通断控制端，所述第一开关单元的输入端连接电源，所述第一开关单元的输出端电连接所述测试区的供电输入端，所述第一开关单元的通断控制与所述控制单元的控制信号端电连接。

在一些实施例中，所述控制单元包括：

控制子单元，包括两个导通端和触发端，所述控制子单元的一导通端连接电源，所述控制子单元的另一导通端为所述控制单元的控制信号端，所述控制子单元的触发端为所述控制单元的检测输入端；

第一上拉元件，所述第一上拉元件的一端连接电源，所述第一上拉元件的另一端电连接所述控制单元的触发端；以及，

下拉元件，所述下拉元件的一端电连接所述控制子单元的另一导通端，所述下拉元件的另一连接端接地。

在一些实施例中，所述控制单元还包括第一限流元件，所述第一限流元件的一连接端连接电源，所述第一限流元件的另一端电连接所述控制子单元的一导通端。

在一些实施例中，所述第一开关单元还包括开关子单元，开关子单元包括输入端、输出端、控制端、输入监测端以及公共端，所述开关子单元的输入端为所述第一开关单元的输入端，所述开关子单元的输出端为第一开关单元的输出端，所述开关子单元的控制端为所述第一开关单元的通断控制端，所述开关子单元的输入监测端连接电源，所述开关子单元的公共端接地。

在一些实施例中，所述第一开关单元还包括第二上拉元件，所述第二上拉元件的一端连接开关子单元的输入监测端，所述第二上拉元件的另一端连接电源。

在一些实施例中，所述第一开关单元还包括第一滤波元件，所述第一滤波元件的一端连接电源和开关子单元的输入端，所述第一滤波元件的另一端接地；

第二滤波元件，所述第二滤波元件的一端电连接所述开关子单元的输出端，所述第二滤波元件的另一端电连接所述开关子单元的公共端、所述第二滤波元件的另一端还接地。

在一些实施例中，所述芯片测试装置的供电控制电路还包括提醒单元，所述提醒单元与所述测试区的检测端电连接。

在一些实施例中，所述提醒单元包括发光二极管和第三限流元件，所述第三限流元件的一端电连接控制单元的检测输入端，所述第三限流元件的另一端电连接所述发光二极管的阳极，所述发光二极管的阴极电连接所述测试区的检测端。

本发明进一步提出一种芯片测试装置，包括上述芯片测试装置的供电控制电路。

本发明的芯片测试装置的供电控制电路技术方案，采用待测试的芯片放置在测试区，待测试芯片的低电平引脚与测试区的检测端电连接并导通，拉低了控制单元的检测输入端的电平，触发控制单元，控制单元的控制信号端向第一开关单元的通断控制端输出高电平，控制第一开关单元导通或启动，第一开关单元给测试区供电。相较于现有技术直接对放入测试架的待测试芯片通电检测方案而言，本发明的芯片测试装置的供电控制电路，只有在待测试芯片正确放置至测试区时，才会对待测试芯片供电以进行测试，有效避免了芯片在未正确放置到位时上电测试，而造成芯片被误判为不良品或芯片被烧坏的情况，提升了通过测试的芯片比例，降低了芯片的平均成本。

附图说明

图1为本发明芯片测试装置的供电控制电路一实施例中的模块连接示意图；

图2为本发明芯片测试装置的供电控制电路一实施例中的电路结构示意图；

图3为本发明芯片测试装置的供电控制电路一实施例中的另一电路结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

还需要说明的是，当元件被称为“固定于”或“设置于”另一个元件上时，它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接”另一个元件，它可以是直接连接另一个元件或者可能同时存在居中元件。

另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提出一种芯片测试装置的供电控制电路，主要用于控制待测试芯片的供电。

参照图1，在本实施例中，该芯片测试装置的供电控制电路包括测试区10、控制单元20以及第一开关单元30，其中：

测试区10用于放置待测芯片，测试区10包括一用于与待测芯片的低电平引脚相连的检测端11，以及用于给待测芯片供电的供电输入端12；

控制单元20包括检测输入端23和控制信号端24，控制单元20的检测输入端23电连接测试区10的检测端11；

第一开关单元30包括输入端310、输出端VOUT和通断控制端312，第一开关单元30的输入端310连接电源，第一开关单元30的输出端VOUT电连接测试区10的供电输入端12，第一开关单元30的通断控制312与控制单元20的控制信号端24电连接。

本实施例的芯片测试装置的供电控制电路工作原理为：在待测试的芯片正确的放入测试区10中时，待测试芯片的低电平引脚则与测试区10的检测端11电连接导通，控制单元20的检测输入端23的电平被拉低，控制单元20的检测输入端23为低电平，控制单元20则被触发，控制单元20的控制信号端24向第一开关单元30的通断控制端312输出高电平，第一开关单元30导通或启动，第一开关单元30的输出端VOUT输出电压，给放置在测试区10的待测试芯片供电，待测芯片正常启动测试。

在待测试芯片未正确放置到位时，测试区10未给控制单元20的检测输入端23提供低电平信号，控制单元20的检测输入端23为高电平，不触发，控制单元20的控制信号端24为低电平，与控制单元20的控制信号端24电连接的，第一开关单元30的通断控制端312也为低电平，第一开关单元30断开或不启动，第一开关单元30的输出端VOUT无电压输出，待测芯片没有电压供电，不能启动测试。

本实施例的芯片测试装置的供电控制电路，采用待测试的芯片放置在测试区10，待测试芯片的低电平引脚与测试区10的检测端11电连接并导通，拉低了控制单元20的检测输入端23的电平，触发控制单元20，控制单元20的控制信号端24向第一开关单元30的通断控制端312输出高电平，控制第一开关单元30导通或启动，并向测试区10供电。相较于现有技术直接对放入测试架的待测芯片通电检测方案而言，本实施例的芯片测试装置的供电控制电路，只有在待测试芯片正确放置至测试区10时，才会对待测试芯片供电以进行测试，有效避免了芯片在未正确放置到位时上电测试，而造成芯片被误判为不良品或芯片被烧坏的情况，提升了通过测试的芯片比例，降低了芯片的平均成本。

参阅图2，在本实施例中，控制单元20包括控制子单元210、第一上拉元件R2以及下拉元件R3，其中:

控制子单元210包括两个导通端和触发端213，控制子单元210的一导通端211连接电源，控制子单元210的另一导通端212为控制单元的20控制信号端24，控制子单元210的触发端213为控制单元20的检测输入端23；

第一上拉元件的R2的一端连接电源，第一上拉元件R2的另一端电连接控制子单元210的触发端213；

下拉元件R3的一端电连接控制子单元210的另一导通端212，下拉元件R3的另一连接端接地。需要说明的是，第一上拉元件R2和下拉元件R3可以是电阻。控制子单元210可以是P沟道MOS管。当然，在其他实施例中，控制子单元210还可以是其他具有相同功能作用的开关元件。

本实施例的芯片测试装置的供电控制电路的原理为：第一上拉电阻R2将控制子单元210的触发端213不确定信号钳位在高电平状态，此时，控制子单元210截止不导通，控制子单元210的另一导通端212不导通，下拉元件R3将控制子单元210的另一导通端212的不确定信号钳位在低电平。

本实施例的芯片测试装置的供电控制电路，通过在控制子单元210的触发端213和电源之间串联第一上拉元件R2，将控制子单元210的触发端213的不确定信号钳位在高电平，并限流，再通过在控制子单元210的另一导通端212串联下拉元件R3并接地，将控制子单元的另一导通212的不确定信号钳位在低电平状态，防止控制子单元210的触发端213和第一开关单元30的通断控制端312被误触发，提升了控制电路的稳定性。

参阅图2，在本实施例图中，该芯片测试装置的供电控制电路的控制单元20还包括第一限流元件R1，第一限流元件R1的一连接端连接电源，第一限流元件R1的另一端电连接控制子单元210的一导通端211。

本实施例的芯片测试装置的供电控制电路，采用在控制子单元210的另一导通端211和电源之间串联第一限流元件R1，控制子单元210在导通状态下，电流需先经过第一限流元件R1限流，不会直接接地，避免了周边元器件被击穿损坏的风险，提升了电路的安全性能。

参阅图2，在本实施例图中，第一开关单元30还包括开关子单元320，其中：

开关子单元320包括输入端、输出端、控制端、输入监测端以及公共端，开关子单元320的输入端321为第一开关单元30的输入端310，开关子单元320的输出端322为第一开关单元30的输出端VOUT，开关子单元320的控制端323为第一开关单元30的通断控制端312，开关子单元320的输入监测端324连接电源，开关子单元320的公共端325接地。

本实施例的芯片测试装置的供电控制电路工作原理为：开关子单元320的输入端321接通电源，若开关子单元320的控制端323有高电平信号输入，开关子单元320导通或开启，开关子单元320的输出端322则给放置在测试区10的待测试芯片供电。

若开关子单元320的控制端323为低电平时，开关子单元320断开或不启动，开关子单元320的输出端322则不给测试区10供电，待测试芯片没有电压供电，不能启动测试。

本实施的例的芯片测试装置的控制电路，采用开关子单元320的控制端323为高电平条件触发，开关子单元320触发后，才向测试区10的待测试芯片供电。相较于现有直接向测试区10的待测试芯片供电方案而言，本实施例的芯片测试装置的供电控制电路，安全性能更高，不会在测试环节中击穿损坏待测试芯片，避免资源的浪费。另外，避免了待测试芯片未放置到位，而影响测试结果。

参阅图2，在本实施例中，第一开关单元30还包括第二上拉元件R4，第二上拉元件R4的一端连接开关子单元320的输入监测端324，第二上拉元件R4的另一端连接电源。需要说明的是，第二上拉元件R4可以是电阻。

本实施例的芯片测试装置的供电控制电路，采用在开关子单元320的输入监测端324和电源之间串接第二上拉元件R4，第二上拉元件R4将开关子单元320的输入监测端324不确定信号钳位在高电平，使开关子单元320的输入监测端324的电平保持在高电平状态，避免开关子单元320的输入监测端324受不确定信号干扰，提升了电路的稳定性。

参阅图2，在本实施例中，第一开关单元30还包括第一滤波元件C1、第二滤波元件C2，其中：

第一滤波元件C1的一端连接电源和开关子单元的输入端321，第一滤波元件C1的另一端接地，第二滤波元件的一端电连接开关子单元320的输出端322，第二滤波元件的另一端电连接开关子单元320的公共端325、第二滤波元件的另一端还接地。

本实施例的芯片测试装置的供电控制端电路，采用在开关子单元320的输入端321并联第一滤波元件C1，使得输入开关子单元320的电流更加平滑，再通过在开关子单元的输出端322并联第二滤波元件C2，使得开关子单元320的输出端322输出的电流更加平滑，提升了芯片测试装置的供电控制电路的工作性能。

参阅图3，在本实施例中，芯片测试装置的供电控制电路还包括提醒单元40，提醒单元40与测试区10的检测端11电连接。需要说明的是，提醒单元40可以是声光提示装置，即，声光提醒装置与测试区10的检测端11串联，待测试芯片放置到位后，声光提示装置发光发亮进行提示。当然，在一些实施例中，提醒单元40还可以是信号反馈，即，将信号反馈至上位机(例如电脑)，以可视化的方式向使用者展示。

本实施例的提醒单元40的工作原理为：待测试芯片正确放置到测试区10，待测试芯片的低电平引脚与测试区10的检测端11电连接，待测试芯片的另一端接负极，形成回路导通，电流流经提醒单元40，提醒单元40得电工作。

本实施例的芯片测试装置的供电控制路，通过在检测区10的检测端11和控制单元20的检测输入端23之间串接提醒单元40，待测试芯片正确放置到测试区10上则触发提醒单元40工作，便于使用者判断待测试芯片是否正确放置到位，十分的便捷。

参阅图3，在本实施例中，提醒单元40包括发光二极管VD和第三限流元件R5，第三限流元件R5的一端电连接控制单元20的检测输入端23，第三限流元件R5的另一端电连接发光二极管VD的阳极，发光二极管VD的阴极电连接测试区10的检测端11。

本实施例的芯片测试装置的供电控制电路，采用第三限流元件R5和发光二极管VD串联在测试区10检测端11的方式，测试区10正确放置待测试芯片，则触发提醒单元40，提醒单元40发光以供使用者判断待测试芯片的放置状态，十分的便捷。

本发明还提出一种芯片测试装置。

在本实施例中，芯片测试装置包括芯片测试装置的供电控制电路，该芯片测试装置的供电控制电路的具体电路结构参照上述实施例，由于本芯片测试装置采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

以上所述的仅为本发明的部分或优选实施例，无论是文字还是附图都不能因此限制本发明保护的范围，凡是在与本发明一个整体的构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明保护的范围内。

Claims (9)

1.一种芯片测试装置的供电控制电路，其特征在于，包括：

测试区，用于放置待测芯片，所述测试区包括一用于与所述待测芯片的低电平引脚相连的检测端，以及用于给所述待测芯片供电的供电输入端；

控制单元，包括检测输入端和控制信号端，所述控制单元的检测输入端电连接所述测试区的检测端；

第一开关单元，包括输入端、输出端和通断控制端，所述第一开关单元的输入端连接电源，所述第一开关单元的输出端电连接所述测试区的供电输入端，所述第一开关单元的通断控制与所述控制单元的控制信号端电连接。

2.根据权利要求1所述的芯片测试装置的供电控制电路，其特征在于，所述控制单元包括：

控制子单元，包括两个导通端和触发端，所述控制子单元的一导通端连接电源，所述控制子单元的另一导通端为所述控制单元的控制信号端，所述控制子单元的触发端为所述控制单元的检测输入端；

第一上拉元件，所述第一上拉元件的一端连接电源，所述第一上拉元件的另一端电连接所述控制单元的触发端；以及，

下拉元件，所述下拉元件的一端电连接所述控制子单元的另一导通端，所述下拉元件的另一连接端接地。

3.根据权利要求2所述的芯片测试装置的供电控制电路，其特征在于，所述控制单元还包括第一限流元件，所述第一限流元件的一连接端连接电源，所述第一限流元件的另一端电连接所述控制子单元的一导通端。

4.根据权利要求1所述的芯片测试装置的供电控制电路，其特征在于，所述第一开关单元还包括：

开关子单元，包括输入端、输出端、控制端、输入监测端以及公共端，所述开关子单元的输入端为所述第一开关单元的输入端，所述开关子单元的输出端为第一开关单元的输出端，所述开关子单元的控制端为所述第一开关单元的通断控制端，所述开关子单元的输入监测端连接电源，所述开关子单元的公共端接地。

5.根据权利要求4所述的芯片测试装置的供电控制电路，其特征在于，所述第一开关单元还包括第二上拉元件，所述第二上拉元件的一端连接开关子单元的输入监测端，所述第二上拉元件的另一端连接电源。

6.根据权利要求4所述的芯片测试装置的供电控制电路，其特征在于，所述第一开关单元还包括：

第一滤波元件，所述第一滤波元件的一端连接电源和开关子单元的输入端，所述第一滤波元件的另一端接地；

第二滤波元件，所述第二滤波元件的一端电连接所述开关子单元的输出端，所述第二滤波元件的另一端电连接所述开关子单元的公共端、所述第二滤波元件的另一端还接地。

7.根据权利要求1所述的芯片测试装置的供电控制电路，其特征在于，所述芯片测试装置的供电控制电路还包括提醒单元，所述提醒单元与所述测试区的检测端电连接。

8.根据权利要求7所述的芯片测试装置的供电控制电路，其特征在于，所述提醒单元包括发光二极管和第三限流元件，所述第三限流元件的一端电连接控制单元的检测输入端，所述第三限流元件的另一端电连接所述发光二极管的阳极，所述发光二极管的阴极电连接所述测试区的检测端。

9.一种芯片测试装置，其特征在于，所述芯片测试装置包括权利要求1至8任一项所述的芯片测试装置的供电控制电路。

Images