CN115800937A - 放大器 - Google Patents

放大器 Download PDF

Info

Publication number
CN115800937A
CN115800937A CN202210870222.3A CN202210870222A CN115800937A CN 115800937 A CN115800937 A CN 115800937A CN 202210870222 A CN202210870222 A CN 202210870222A CN 115800937 A CN115800937 A CN 115800937A
Authority
CN
China
Prior art keywords
stage
signal
amplifier
input
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210870222.3A
Other languages
English (en)
Inventor
温松翰
林育弘
简士雄
钟季衡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN115800937A publication Critical patent/CN115800937A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/301—CMOS common drain output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H03F3/393—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/186—Indexing scheme relating to amplifiers the ground, reference potential being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/432—Two or more amplifiers of different type are coupled in parallel at the input or output, e.g. a class D and a linear amplifier, a class B and a class A amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45281—One SEPP output stage being added to the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45708—Indexing scheme relating to differential amplifiers the LC comprising one SEPP circuit as output stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了一种高效率的放大器，包括输入级、控制级、功率级和去增益级。输入级用于接收输入信号以产生放大信号。控制级用于根据该放大信号产生第一驱动信号与第二驱动信号。功率级包括第一输入端及第二输入端，其中，功率级耦接电源电压及接地电压，用于接收分别来自第一输入端及第二输入端的第一驱动信号及第二驱动信号，以产生输出信号。去增益级耦接该功率级，用于根据该第二驱动信号产生第一控制信号至该第一输入端。

Description

放大器
技术领域
本发明实施例通常涉及放大技术，以及更具体地，涉及一种高效率的放大器。
背景技术
传统的AB类放大器通常包括放大级和功率级，其中，放大级被配置为产生两个驱动信号来控制串联在功率级中的P型金属氧化物半导体(P-type metal-oxide-semiconductor，PMOS)和N型金属氧化物半导体(N-type metal-oxide-semiconductor，NMOS)。理想情况下，功率级的NMOS和PMOS不会被同时使能。然而，在实际使用中，当NMOS被使能以汲取电流时，PMOS也将会因为驱动信号之间不可避免的电容器耦合效应而被使能，导致PMOS存在漏电流。此外，当放大器操作在高频时，上述现象更为严重，例如，AB类放大器可能会像A类放大器一样工作，效率较低。
发明内容
因此，本发明的目的在于提供一种高效率的放大器，以解决上述问题。
第一方面，本发明提供一种放大器，其中，该放大器包括输入级、控制级、功率级和去增益级。输入级用于接收输入信号以产生放大信号；控制级耦接该输入级，用于根据该放大信号产生第一驱动信号和第二驱动信号；功率级包括第一输入端和第二输入端，其中，该功率级耦接电源电压和接地电压，用于分别从该第一输入端和该第二输入端接收该第一驱动信号和该第二驱动信号并产生输出信号；以及，去增益级耦接该功率级，用于根据该第二驱动信号产生第一控制信号至该第一输入端。
在一些实施例中，该控制级是AB类级。
在一些实施例中，该去增益级包括：第一低通滤波器，用于对该第二驱动信号进行滤波以产生滤波后的第二驱动信号；以及第一控制电路，耦接该第一低通滤波器，用于产生该第一控制信号至该功率级的第一输入端，以根据该滤波后的第二驱动信号限制该第一驱动信号的摆幅。
在一些实施例中，响应于该滤波后的第二驱动信号大于第一阈值电平，该第一控制电路将该功率级的第一输入端通过电容器耦接至该电源电压或该输出信号。
在一些实施例中，响应于该滤波后的第二驱动信号不大于该第一阈值电平，该第一控制电路不将该功率级的第一输入端通过该电容器耦接到该电源电压或该输出信号。
在一些实施例中，响应于该滤波后的第二驱动信号大于第一阈值电平，该第一控制电路使用跨导放大器向该功率级的第一输入端提供电流。
在一些实施例中，响应于该滤波后的第二驱动信号不大于该第一阈值电平，该第一控制电路不向该功率级的第一输入端提供电流。
在一些实施例中，该第一控制电路包括阻尼电路，该阻尼电路耦接在该功率级的第一输入端和该跨导放大器的内部端子或输入端之间。
在一些实施例中，该功率级还包括P型晶体管和N型晶体管，该P型晶体管耦接在该电源电压和输出端之间，该N型晶体管耦接在该输出端和该接地电压之间，该P型晶体管接收来自该第一输入端的该第一驱动信号，以及，该N型晶体管接收来自该第二输入端的该第二驱动信号，以产生该输出信号。
在一些实施例中，该去增益级还包括：第二低通滤波器，用于对该第一驱动信号进行滤波以产生滤波后的第一驱动信号；以及第二控制电路，耦接该第二低通滤波器，用于根据该滤波后的第一驱动信号产生第二控制信号至该功率级的第二输入端，以根据该滤波后的第一驱动信号限制该第二驱动信号的摆幅。
在一些实施例中，响应于该滤波后的第一驱动信号小于第二阈值电平，该第二控制电路将该功率级的第二输入端通过电容器耦接到该接地电压或该输出信号。
在一些实施例中，响应于该滤波后的第一驱动信号不小于该第二阈值电平，该第二控制电路不将该功率级的第二输入端通过电容器耦接到该接地电压或该输出信号。
在一些实施例中，响应于该滤波后的第一驱动信号小于第二阈值电平，该第二控制电路使用跨导放大器从该功率级的第二输入端子汲取电流。
在一些实施例中，响应于该滤波后的第一驱动信号不小于该第二阈值电平，该第二控制电路不从该功率级的第二输入端汲取电流。
第二方面，本发明提供了一种电源调制器，其中，该电源调制器包括如上所述的任一放大器。
本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。
附图说明
附图(其中，相同的数字表示相同的组件)示出了本发明实施例。包括的附图用于提供对本公开实施例的进一步理解，以及，附图被并入并构成本公开实施例的一部分。附图示出了本公开实施例的实施方式，并且与说明书一起用于解释本公开实施例的原理。可以理解的是，附图不一定按比例绘制，因为可以示出一些部件与实际实施中的尺寸不成比例以清楚地说明本公开实施例的概念。
图1是根据本发明一实施例示出的一种放大器的示意图。
图2是根据本发明一实施例示出的一种去增益级的示意图。
图3是根据本发明一实施例示出的一种去增益级的示意图。
图4是根据本发明一实施例示出的一种放大器的示意图。
图5是根据本发明另一实施例示出的图4所示的低通滤波器和第二控制电路的示意图。
图6是根据本发明一实施例示出的控制电路的示意图。
图7是根据本发明一个实施例示出的电源调制器和功率放大器的示意图。
在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。
具体实施方式
以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
其中，除非另有指示，各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。
文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。
图1是根据本发明一实施例示出的放大器100的示意图，在图1的示例中，放大器100为AB类放大器(class-AB amplifier)，但本发明对此并不做限制，为方便说明，本发明以AB类放大器为例进行示例说明。如图1所示，放大器100包括输入级(input stage)110、控制级(在本实施例中，以AB类级120作为控制级进行示例说明)、功率级(power stage)130和去增益级(de-gain stage，亦可互换地描述为“降增益级”)140。输入级110包括多个PMOSMP1至MP5和多个NMOS MN1至MN4，其耦接在电源电压(supply voltage)VDD和接地电压(ground voltage)之间，其中，输入级110被配置为接收输入信号Vip和Vin(Vip和Vin构成差分输入信号)以产生放大信号到AB类级(亦可互换地描述为“AB类控制级”)120。应当说明的是，图1所示的输入级110仅为一种示例说明，而不是对本发明的限制，例如，输入级110可以被配置为接收单端的输入信号但产生放大后的差分输出信号。AB类级120包括耦接在电源电压VDD和接地电压之间的PMOS MP6、浮接电压源(floating voltage source)122和NMOS MN5，其中，PMOS MP6和NMOS MN5被配置为接收由输入级110提供的放大信号(应当说明的是，虽然图1将放大信号示出为差分信号，但本发明并不限于此，例如，放大信号也可以是单端信号)以产生驱动信号Vgp和Vgn。功率级130包括第一输入端N1、第二输入端N2、电容器(capacitor)C1和C2、电阻(resistor)R1和R2、两个电压缓冲器(voltage buffer)132和134、PMOS MP7和NMOS MN6，其中，电容器C1和电阻R1串联在电源电压VDD和第一输入端N1之间，电容器C2和电阻R2串联在第二输入端N2和接地电压之间，PMOS MP7和NMOS MN6串联在电源电压VDD和接地电压之间，以及，PMOS MP7和NMOS MN6用于通过电压缓冲器132和134接收驱动信号Vgp和Vgn，并产生输出信号Vout。去增益级140包括低通滤波器(low-passfilter，LPF)142和控制电路(control circuit)144，其中，去增益级140被配置为接收第二输入端N2的驱动信号Vgn以产生控制信号Vc至第一输入端N1。
在一实施例中，低通滤波器142可以是可配置的低通滤波器，即低通滤波器142的-3dB带宽(-3dB bandwidth)是可配置的。可以理解地，低通滤波器(LPF)的-3dB带宽为：在直流(Direct Current，DC)时，若LPF的增益(gain)为0dB，随着频率变高，LPF的增益会变低，在某一频率下，当LPF的增益为-3dB时，此时的频率称为LPF的-3dB带宽。
功率级130的电路设计仅用于说明目的而非限制本发明。在其它实施例中，电压缓冲器132和134可以被从功率级130移除(也就是说，功率级130可以不包括电压缓冲器132和134)，或者，一个或多个晶体管可以位于电源电压VDD和PMOS MP7之间，或者，一个或多个晶体管可以位于PMOS MP7和功率级130的输出端之间，或者，一个或多个晶体管可以位于NMOSMN6和接地电压之间，或者，一个或多个晶体管可以位于NMOS MP6和功率级130的输出端之间。具体地，本发明不做限制。
由于输入级110和AB类级120的操作是本领域技术人员熟知的，因此以下内容主要集中描述功率级130和去增益级140。
在功率级130的操作中，理想情况下，NMOS MN6和PMOS MP7不会同时被使能(enabled，亦可互换地描述为“启用”/“开启”/“接通”)，即，当PMOS MP7被使能以从电源电压VDD提供(source)电流至输出端时，NMOS MN6被禁用(disabled，亦可互换地描述为“禁能”/“关闭”/“断开”)；而当NMOS MN6被使能以从输出端汲取电流至接地端时，PMOS MP7被禁用。具体而言，AB类级120可以产生驱动信号Vgp和Vgn来启用PMOS MP7而禁用NMOS MN6，以从电源电压VDD提供电流至输出端，从而提高输出信号Vout的电压电平(在这种情况下的电流可称为“拉电流”)；以及，AB类级120可产生驱动信号Vgp和Vgn来禁用PMOS MP7而启用NMOS MN6，以从输出端汲取电流，从而降低输出信号Vout的电压电平(这种情况下的电流可称为“灌电流”或者“灌入电流”)。然而，由于驱动信号Vgp和Vgn之间不可避免的电容耦合效应(capacitive coupling effect)，PMOS MP7和NMOS MN6这两个将同时在一定时间间隔内被启用，这降低了放大器100的效率。例如，当AB类级120将驱动信号Vgn的电压电平(voltage level)从高电平(亦可互换地描述为“高电压电平”)切换到低电平(亦可互换地描述为“低电压电平”)时，即，NMOS MN6的灌电流(sinking current)逐渐减小直到NMOSMN6被完全禁用，由于驱动信号Vgp和Vgn之间的电容耦合效应，驱动信号Vgp的电压电平(voltage level，亦可互换地描述为“电压水平”)将受驱动信号Vgn的影响而减小，从而，PMOS MP7将可能在“灌电流减少(sinking current reduction)”期间从电源电压VDD汲取电流。
为了解决上述问题，放大器100被设计为具有去增益级140，以对P侧路径(即，从输入端至MP7的路径)和N侧路径(即，从输入端至MN6的路径)提供不同的路径增益控制(pathgain control)，以在驱动信号Vgn的电压电平由高电平切换到低电平时稳定(stabilize)驱动信号Vgp。具体而言，低通滤波器142对驱动信号Vgn进行滤波以产生滤波后的驱动信号Vgn'，控制电路144接收滤波后的驱动信号Vgn'并产生控制信号Vc至第一输入端N1，以限制驱动信号Vgp的摆动/摆幅(swing)。也就是说，通过提供控制信号Vc给第一输入端N1，驱动信号Vgp的电压电平将不会因电容耦合效应而随着驱动信号Vgn下降太多，从而，驱动信号Vgp的电压电平变得更稳定。
图2是根据本发明一实施例示出的去增益级140的示意图。如图2所示，控制电路144包括晶体管M1至M5、电流源202以及电容器C3，其中，晶体管M1和M2为NMOS，晶体管M3至M5为PMOS，以及，电容器C3具有大电容(large capacitance)，例如10pF。晶体管M1至M4用作电流比较器(current comparator)，以检测是否存在大的灌电流事件(即，检测驱动信号Vgn是否具有高电压电平，例如，检测滤波后的驱动信号Vgn'是否大于第一阈值电平，可以理解地，如果检测到滤波后的驱动信号Vgn'大于第一阈值电平，则认为检测到大的灌电流事件)并产生第一信号V1，第一信号V1用于使能或禁用晶体管M5。具体地，当驱动信号Vgn具有高电压电平(例如，驱动信号Vgn大于预设的第一阈值电平)时，滤波后的驱动信号Vgn'也将具有高电压电平，从而，晶体管M1和M2被使能，使得第一信号V1具有低电压电平(lowervoltage level)。这时，晶体管M5被使能，使得第一输入端N1通过电容器C3耦接至(连通到)电源电压VDD或输出电压Vout。因此，由于第一输入端N1通过电容器C3耦接至电源电压VDD或输出电压Vout来降低路径增益，从而，第一输入端N1处的驱动信号Vgp将不会在驱动信号Vgn的电压电平从高变到低时因不可避免的电容耦合效应下降太多。此外，当驱动信号Vgn具有低电压电平时(即，滤波后的驱动信号Vgn'也将具有低电压电平)，晶体管M1和M2被禁用，使得第一信号V1具有高电压电平以禁用晶体管M5。此时，第一输入端N1没有经由电容器C3耦接至电源电压VDD或输出电压Vout，从而路径增益回到原先的(original)设计，去增益级140此时不影响功率级的路径增益。
值得注意的是，图2中所示的电路设计仅用于说明目的，而并非对本发明的限制。在其它实施例中，只要控制电路144能够在功率级130发生大的灌电流事件时将第一输入端N1通过电容器C3耦接至电源电压VDD或输出电压Vout，则图2所示的控制电路144可具有不同的电路设计。
图3是根据本发明另一实施例示出的去增益级140的示意图。如图3所示，控制电路144包括晶体管M6至M9，其中，晶体管M6、M7为NMOS，晶体管M8、M9为PMOS。在本实施例中，晶体管M6至M9用作跨导放大器(tranconductance amplifier)，以检测是否存在大的灌电流事件(即，检测驱动信号Vgn是否具有高电压电平，例如，检测滤波后的驱动信号Vgn'是否大于第一阈值电平)并确定是否提供电流至第一输入端N1。具体地，当驱动信号Vgn具有高电压电平时，滤波后的驱动信号Vgn'也将具有高电压电平，从而，晶体管M6至M9中的所有晶体管都被使能，使得大电流从电源电压VDD流向第一输入端N1。因此，由于大电流从电源电压VDD流向第一输入端N1，从而，第一输入端N1处的驱动信号Vgp的电压电平将接近于/基本等于电源电压VDD，以及，第一输入端N1处的驱动信号Vgp在驱动信号Vgn的电压电平从高变低时将不会因不可避免的电容耦合效应而下降到能够使能PMOS MP7的电平。此外，当驱动信号Vgn具有低电压电平时(即，滤波后的驱动信号Vgn'也将具有低电压电平)，晶体管M6至M9被禁用，因此，没有电流从电源电压VDD经由晶体管M9流向第一输入端N1。这时，第一输入端N1没有通过晶体管M9连通到电源电压VDD，从而路径增益回到原来的设计。
值得注意的是，图3中所示的电路设计仅用于说明目的，而并非对本发明的限制。在其它实施例中，只要控制电路144能够在功率级130发生大的灌电流事件时提供电流至第一输入端N1以提高驱动信号Vgp的电压电平，则图3所示的控制电路144可以具有不同的电路设计。
图4是根据本发明一实施例示出的放大器400的示意图，在图4的示例中，放大器400为AB类放大器。如图4所示，放大器400包括输入级410、控制级(在本实施例中，以AB类级420作为控制级进行示例说明)、功率级430和去增益级440。输入级410包括多个PMOS MP1至MP5和多个NMOS MN1至MN4，该多个PMOS和NMOS耦接在电源电压VDD和接地电压之间，其中，输入级410被配置为接收输入信号Vip和Vin(Vip和Vin构成差分输入信号)以产生放大信号到AB类级420。AB类级420包括耦接在电源电压VDD和接地电压之间的PMOS MP6、浮接电压源422和NMOS MN5，其中，PMOS MP6和NMOS MN5被配置为接收由输入级410提供的放大信号以产生驱动信号Vgp和Vgn。功率级430包括第一输入端N1、第二输入端N2、电容器C1和C2、电阻R1和R2、两个电压缓冲器432和434、PMOS MP7和NMOS MN6，其中，电容器C1和电阻R1串联在电源电压VDD和第一输入端N1之间，电容器C2和电阻R2串联在第二输入端N2和接地电压之间，PMOS MP7和NMOS MN6串联在电源电压VDD和接地电压之间，以及，PMOS MP7和NMOS MN6用于通过电压缓冲器432和434接收驱动信号Vgp和Vgn，以产生输出信号Vout。去增益级440包括低通滤波器442、第一控制电路444、低通滤波器446和第二控制电路448，其中，去增益级440被配置为接收第二输入端N2的驱动信号Vgn以产生第一控制信号Vc1至第一输入端N1，以及，接收第一输入端N1的驱动信号Vgp以产生第二控制信号Vc2至第二输入端N2。
在一实施例中，低通滤波器442和低通滤波器446可以是可配置的低通滤波器，即，低通滤波器442和低通滤波器446中的每一个的-3dB带宽是可配置的。
功率级430的电路设计仅用于说明目的，而并非对本发明的限制。在其它实施例中，电压缓冲器432和434可以从功率级430移除，或者，一个或多个晶体管可以位于电源电压VDD和PMOS MP7之间，或者，一个或多个晶体管可以位于PMOS MP7和功率级430的输出端之间，或者，一个或多个晶体管可以位于NMOS MN6和接地电压之间，或者，一个或多个晶体管可以位于NMOS MP6和功率级430的输出端之间。
由于输入级410和AB类级420的操作为本领域技术人员所熟知，因此，以下内容主要集中描述功率级430和去增益级440。
在功率级430的操作中，理想情况下，NMOS MN6和PMOS MP7不会同时被使能，即，PMOS MP7被使能以从电源电压VDD提供电流至输出端时，NMOS MN6被禁用；而当NMOS MN6被使能以从输出端汲取电流至地时，PMOS MP7被禁用。具体地，AB类级420可以产生驱动信号Vgp和Vgn来使能PMOS MP7和禁用NMOS MN6，以从电源电压VDD提供电流至输出端，从而增大输出信号Vout的电压电平；以及，AB类级420可以产生驱动信号Vgp和Vgn来禁用PMOS MP7和启用NMOS MN6，以从输出端汲取电流，进而降低输出信号Vout的电压电平。然而，由于驱动信号Vgp和Vgn之间不可避免的电容耦合效应，PMOS MP7和NMOS MN6这两者将同时在一定时间间隔内被使能，从而降低了放大器400的效率。例如，当AB类级420将驱动信号Vgn的电压电平从高电平切换到低电平时，即，NMOS MN6的灌电流逐渐减小直到NMOS MN6被完全禁用，驱动信号Vgp的电压电平将因电容耦合效应而受驱动信号Vgn的影响并减小，因此，PMOSMP7将在“灌电流减少”期间从电源电压VDD汲取电流。类似地，当AB类级420将驱动信号Vgp的电压电平从低电平切换到高电平时，即，PMOS MP7的拉电流(sourcing current)逐渐减小直到PMOS MP7被完全禁用，驱动信号Vgn的电压电平将由于电容耦合效应而随驱动信号Vgp增大，使得NMOS MN6在“拉电流减小”期间将从功率级430的输出端汲取电流。
为了解决上述问题，放大器400被设计为具有去增益级440，以对P侧路径(即，从输入端至MP7的路径)和N侧路径(即，从输入端至MN6的路径)提供不同的路径增益控制，以在驱动信号Vgn的电压电平从高电平切换到低电平时稳定驱动信号Vgp，以及，在驱动信号Vgp的电压电平从低电平切换到高电平时稳定驱动信号Vgn。具体地，低通滤波器442对驱动信号Vgn进行滤波以产生滤波后的驱动信号Vgn'，第一控制电路444接收滤波后的驱动信号Vgn'以产生第一控制信号Vc1至第一输入端N1，以限制驱动信号Vgp的摆幅。也就是说，通过将第一控制信号Vc1提供给第一输入端N1，驱动信号Vgp的电压电平不会因Vgp和Vgn之间的电容耦合效应而随着驱动信号Vgn下降太多。类似地，低通滤波器446对驱动信号Vgp进行滤波以产生滤波后的驱动信号Vgp'，第二控制电路448接收滤波后的驱动信号Vgp'并产生第二控制信号Vc2至第二输入端N2，以限制驱动信号Vgn的摆幅。也就是说，通过将第二控制信号Vc2提供给第二输入端N2，驱动信号Vgn的电压电平不会由于Vgp和Vgn之间的电容耦合效应而随着驱动信号Vgp下降太多。
低通滤波器442和第一控制电路444的操作类似于图1所示的低通滤波器142和控制电路144的操作，以及，第一控制电路444可以由图2和图3所示的实施例来实现。即，当功率级430具有大的灌电流事件(例如，滤波后的驱动信号Vgn'大于第一阈值电平)时，第一控制电路444能够将第一输入端N1通过电容器C3耦接到电源电压VDD或输出电压Vout；以及，当功率级430没有大的灌电流事件时，第一输入端N1没有通过电容器C3连通到电源电压VDD或输出电压Vout。或者，当功率级430具有大的灌电流事件时，第一控制电路444向第一输入端N1提供电流，以增大/提高驱动信号Vgp的电压电平，而当功率级430没有大的灌电流事件时，第一控制电路444不向第一输入端N1提供电流。
与第一控制电路444的操作类似，第二控制电路448能够在功率级430发生大的拉电流事件时(即，驱动信号Vgp和滤波驱动信号Vgp'具有低电压电平，例如，滤波后的驱动信号Vgp'低于第二阈值电平，其中，第二阈值电平和第一阈值电平可以相同或不同)将第二输入端N2通过电容器耦接到(连通到)接地电压或输出信号Vout，以及，在功率级430没有大的拉电流事件时，第二输入端N2没有通过电容器连通到接地电压或输出电压Vout；或者，第二控制电路448可以在功率级430发生大的拉电流事件时，从第二输入端N2汲取电流，以降低驱动信号Vgn的电压电平，以及，第二控制电路448在功率级430没有大的拉电流事件时不从第二输入端N2汲取电流。
图5是根据本发明另一实施例示出的低通滤波器446与第二控制电路448的示意图。如图5所示，第二控制电路448包括晶体管M10至M12，其中，晶体管M10为PNMOS，晶体管M11和M12为NMOS。在本实施例中，晶体管M10至M12作为跨导放大器，以检测大的拉电流事件(即，检测驱动信号Vgp是否具有低电压电平)并确定是否提供电流至第二输入端N2。具体地，当驱动信号Vgp具有低电压电平(例如，小于预设的第二阈值电平)时，滤波后的驱动信号Vgp'也将具有低电压电平，以及，晶体管M10至M12都被使能，从而，从第二输入端N2汲取大电流至接地电压。因此，由于大电流从第二输入端N2引至接地电压，第二输入端N2的驱动信号Vgn的电压电平将接近于接地电压，以及，第二输入端N2的驱动信号Vgn在驱动信号Vgp的电压电平从低电平变为高电平时不会由于不可避免的电容耦合效应而上升到能够使能NMOS MN6的电平。此外，当驱动信号Vgp具有高电压电平时(即，滤波后的驱动信号Vgp'也将具有高电压电平)，晶体管M10至M12被禁用，使得没有电流从第二输入端N2通过晶体管M12流到接地电压。此时，第二输入端N2没有通过晶体管M12连通到接地电压，从而，路径增益回到原来的设计。
值得注意的是，图5中所示的电路设计仅用于说明目的，而并非对本发明的限制。在其它实施例中，只要第二控制电路448能够在功率级430发生大的拉电流事件时提供电流至第二输入端N2以降低驱动信号Vgn的电压电平，则第二控制电路448可以具有不同的电路设计。
在图3和图5所示的实施例中，通过利用跨导放大器在适当的时候提供大电流能够使得驱动信号Vgp和驱动信号Vgn是稳定的，然而，注入大电流会导致直流(directcurrent，DC)偏移问题。为了解决这个问题，图3和图5所示的实施例可以被修改为增加阻尼电路(damping circuit)，以使跨导放大器提供的电流更平滑。图6是根据本发明另一实施例示出的控制电路144或第一控制电路444的示意图。如图6所示，控制电路144包括晶体管M13至M20，阻尼电路包括晶体管M17至M20、电阻RD和电容器CD，其中，晶体管M13和M14为NMOS，晶体管M15至M20为PMOS。在本实施例中，晶体管M13至M20作为跨导放大器，以检测大的灌电流事件并确定是否向第一输入端N1提供电流，阻尼电路耦接在第一输入端N1和跨导放大器的内部端子或输入端之间。具体来说，当驱动信号Vgn具有高电压电平时，滤波后的驱动信号Vgn'也将具有高电压电平，且所有的晶体管M13至M20都被使能，使得大电流从电源电压VDD流向第一输入端N1。同时，由于阻尼电路的作用，跨导放大器可以在输出端上产生大而稳定的输出阻抗，从而，直流DC偏移问题(即直流电平从一个值偏移到另一个值)将不会发生在第一输入端N1处。
在一实施例中，放大器100/400可以用作电源调制器(supply modulator)或包络跟踪调制器(envelope tracking modulator)内的放大器，例如，线性放大器。图7是根据本发明一实施例示出的电源调制器和功率放大器730的示意图，其中，电源调制器包括线性放大器710和开关转换器(switching converter)720。如图7所示，功率放大器730用于接收射频输入信号RFin以产生射频输出信号RFout，以及，功率放大器730的电源电压是由线性放大器710和开关转换器720产生的。具体而言，开关转换器720用于提供高效率的低频电流ISW，线性放大器710用于提供中等效率的高频电流IL，以及，电流ISW和电流IL之和形成输出电流Iout流入功率放大器730。
简单概括地说，在本发明的放大器中，通过在放大器中设计去增益级以在功率级发生大的灌电流事件时限制驱动信号Vgp的摆幅/摆动，和/或，在功率级发生大的拉电流事件时限制驱动信号Vgn的摆幅/摆动，能够避免功率级的PMOS和NMOS由于电容耦合效应而在某些时间段内同时使能的问题，从而提高了放大器的效率。
在权利要求书中使用诸如“第一”，“第二”，“第三”等序数术语来修改权利要求要素，其本身并不表示一个权利要求要素相对于另一个权利要求要素的任何优先权、优先级或顺序，或执行方法动作的时间顺序，但仅用作标记，以使用序数词来区分具有相同名称的一个权利要求要素与具有相同名称的另一个元素要素。
虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)，例如，不同实施例中的不同特征的组合或替换。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。

Claims (15)

1.一种放大器，其特征在于，该放大器包括：
输入级，用于接收输入信号以产生放大信号；
控制级，耦接该输入级，用于根据该放大信号产生第一驱动信号和第二驱动信号；
功率级，包括第一输入端和第二输入端，其中，该功率级耦接电源电压和接地电压，用于分别从该第一输入端和该第二输入端接收该第一驱动信号和该第二驱动信号并产生输出信号；以及
去增益级，耦接该功率级，用于根据该第二驱动信号产生第一控制信号至该第一输入端。
2.如权利要求1所述的放大器，其特征在于，该控制级是AB类级。
3.如权利要求1所述的放大器，其特征在于，该去增益级包括：
第一低通滤波器，用于对该第二驱动信号进行滤波以产生滤波后的第二驱动信号；以及
第一控制电路，耦接该第一低通滤波器，用于产生该第一控制信号至该功率级的第一输入端，以根据该滤波后的第二驱动信号限制该第一驱动信号的摆幅。
4.如权利要求3所述的放大器，其特征在于，响应于该滤波后的第二驱动信号大于第一阈值电平，该第一控制电路将该功率级的第一输入端通过电容器耦接至该电源电压或该输出信号。
5.如权利要求4所述的放大器，其特征在于，响应于该滤波后的第二驱动信号不大于该第一阈值电平，该第一控制电路不将该功率级的第一输入端通过该电容器耦接到该电源电压或该输出信号。
6.如权利要求3所述的放大器，其特征在于，响应于该滤波后的第二驱动信号大于第一阈值电平，该第一控制电路使用跨导放大器向该功率级的第一输入端提供电流。
7.如权利要求6所述的放大器，其特征在于，响应于该滤波后的第二驱动信号不大于该第一阈值电平，该第一控制电路不向该功率级的第一输入端提供电流。
8.如权利要求6所述的放大器，其特征在于，该第一控制电路包括阻尼电路，该阻尼电路耦接在该功率级的第一输入端和该跨导放大器的内部端子或输入端之间。
9.如权利要求3所述的放大器，其特征在于，该功率级还包括P型晶体管和N型晶体管，该P型晶体管耦接在该电源电压和输出端之间，该N型晶体管耦接在该输出端和该接地电压之间，该P型晶体管接收来自该第一输入端的该第一驱动信号，以及，该N型晶体管接收来自该第二输入端的该第二驱动信号，以产生该输出信号。
10.如权利要求9所述的放大器，其特征在于，该去增益级还包括：
第二低通滤波器，用于对该第一驱动信号进行滤波以产生滤波后的第一驱动信号；以及
第二控制电路，耦接该第二低通滤波器，用于根据该滤波后的第一驱动信号产生第二控制信号至该功率级的第二输入端，以根据该滤波后的第一驱动信号限制该第二驱动信号的摆幅。
11.如权利要求10所述的放大器，其特征在于，响应于该滤波后的第一驱动信号小于第二阈值电平，该第二控制电路将该功率级的第二输入端通过电容器耦接到该接地电压或该输出信号。
12.如权利要求11所述的放大器，其特征在于，响应于该滤波后的第一驱动信号不小于该第二阈值电平，该第二控制电路不将该功率级的第二输入端通过电容器耦接到该接地电压或该输出信号。
13.如权利要求10所述的放大器，其特征在于，响应于该滤波后的第一驱动信号小于第二阈值电平，该第二控制电路使用跨导放大器从该功率级的第二输入端子汲取电流。
14.如权利要求13所述的放大器，其特征在于，响应于该滤波后的第一驱动信号不小于该第二阈值电平，该第二控制电路不从该功率级的第二输入端汲取电流。
15.一种电源调制器，其特征在于，该电源调制器包括如权利要求1至14中任意一项所述的放大器。
CN202210870222.3A 2021-09-10 2022-07-22 放大器 Pending CN115800937A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163242511P 2021-09-10 2021-09-10
US63/242,511 2021-09-10
US17/853,945 2022-06-30
US17/853,945 US20230077479A1 (en) 2021-09-10 2022-06-30 High-efficiency amplifier architecture with de-gain stage

Publications (1)

Publication Number Publication Date
CN115800937A true CN115800937A (zh) 2023-03-14

Family

ID=82656818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210870222.3A Pending CN115800937A (zh) 2021-09-10 2022-07-22 放大器

Country Status (4)

Country Link
US (1) US20230077479A1 (zh)
EP (1) EP4148993A1 (zh)
CN (1) CN115800937A (zh)
TW (1) TWI836552B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100537053B1 (ko) * 1998-12-25 2005-12-16 후지쯔 가부시끼가이샤 푸쉬풀형 증폭 회로
US6317000B1 (en) * 2000-10-05 2001-11-13 Texas Instruments Incorporated Overload recovery circuit and method
CN104734652B (zh) * 2015-03-31 2018-04-27 聚辰半导体(上海)有限公司 一种轨到轨运算放大器
US10461707B2 (en) * 2018-03-06 2019-10-29 Texas Instruments Incorporated Amplifier class AB output stage

Also Published As

Publication number Publication date
TW202312660A (zh) 2023-03-16
US20230077479A1 (en) 2023-03-16
EP4148993A1 (en) 2023-03-15
TWI836552B (zh) 2024-03-21

Similar Documents

Publication Publication Date Title
US7365604B2 (en) RF amplifier with a bias boosting scheme
JP5670355B2 (ja) 低損失増幅器
US7271663B2 (en) Operational amplifier output stage and method
TWI543640B (zh) 驅動裝置及其驅動方法
US7884671B2 (en) Low power operational amplifier
US20050168280A1 (en) Efficient power control of a power amplifier by periphery switching
US20070188191A1 (en) Differential amplifier with over-voltage protection and method
US7911273B2 (en) Reduction of power consumption and EMI of a switching amplifier
US20190068124A1 (en) Bias circuit and power amplifier circuit
US5307025A (en) Audio power amplifier with noise prevention at turn-on and turn-off
US20030058049A1 (en) Folded cascode high voltage operational amplifier with class ab source follower output stage
Galal et al. A 60 mW class-G stereo headphone driver for portable battery-powered devices
CN112468104A (zh) 一种运算放大器
US10298426B2 (en) Communication cable module and transmission loss compensation circuit
US7394316B1 (en) High speed, high current gain voltage buffer and method
US8031002B2 (en) Buffer amplifier
JP4295109B2 (ja) 電力増幅器モジュール
CN100550606C (zh) 具有不同输入/输出共模电压的电路装置
CN115800937A (zh) 放大器
US7929241B1 (en) Signal conversion system and method
CN110380698B (zh) 一种线性放大器
US6219195B1 (en) Low-noise magneto-resistive amplifier using CMOS technology
US20080088370A1 (en) Method, apparatus and system for reducing noise from an amplifier
US20090273375A1 (en) Low-noise LVDS output driver
US20240146264A1 (en) Analog inverter based dc offset correction circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination