CN115794481A - 存储器控制器和包括其的存储器系统 - Google Patents

存储器控制器和包括其的存储器系统 Download PDF

Info

Publication number
CN115794481A
CN115794481A CN202210976449.6A CN202210976449A CN115794481A CN 115794481 A CN115794481 A CN 115794481A CN 202210976449 A CN202210976449 A CN 202210976449A CN 115794481 A CN115794481 A CN 115794481A
Authority
CN
China
Prior art keywords
error
memory
ecc
fault
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210976449.6A
Other languages
English (en)
Inventor
金浩渊
林秀薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115794481A publication Critical patent/CN115794481A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/0464—Convolutional networks [CNN, ConvNet]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Computational Linguistics (AREA)
  • Neurology (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)

Abstract

本申请提供了存储器控制器和包括其的存储器系统。该存储器控制器包括故障预测器、纠错码(ECC)管理器和多个ECC引擎，所述故障预测器预测引起发生在存储器件中的错误的故障，所述纠错码(ECC)管理器基于预测出的故障对所述故障的类型进行分类，所述多个ECC引擎根据所分类的故障的类型并行地执行ECC。所述故障预测器包括存储器错误分析器和存储器故障预测网络，所述存储器错误分析器接收与所述错误有关的原始数据并且将所述原始数据处理为错误概况，所述错误概况是可用于机器学习的数据，所述存储器故障预测网络接收所述错误概况作为输入，使用所述错误概况执行所述机器学习，以及预测引起所述错误的所述故障。

Description

存储器控制器和包括其的存储器系统
相关申请的交叉引用
本申请基于并要求于2021年9月8日在韩国知识产权局提交的编号为10-2021-0119579的韩国专利申请的优先权，其公开通过引用整体并入本文。
技术领域
本公开涉及存储器控制器和包括其的存储器系统。
背景技术
存储器件的故障可以是存储器件中错误发生的常见因素之一。有缺陷的存储器件可以包括有缺陷的存储器芯片或在存储器系统内部的存储器件之间提供的有缺陷的数据通路。有缺陷的数据通路可能例如由于有缺陷的引脚、有缺陷的数据迹线或扭曲了的故障线而出现。
在开发存储器件时通过初级测试来分析故障，但是难以主动地应对在使用存储器件时发生的故障。
因此，有必要基于发生在存储器件内部的数据中的错误来预测将发生在存储器件中的故障。
发明内容
根据在本文描述的本发明(多个)构思的方面，一种存储器控制器包括故障预测器、纠错码(ECC)管理器和多个ECC引擎。所述故障预测器预测引起发生在存储器件中的错误的故障。ECC管理器基于预测出的所述故障来对所述故障的类型进行分类。所述多个ECC引擎依据所分类的故障的类型并行地执行ECC。故障预测器包括存储器错误分析器(profiler)和存储器故障预测网络。存储器错误分析器接收与错误有关的原始数据，并且将原始数据处理为错误概况(profile)，所述错误概况是可用于机器学习的数据。所述存储器故障预测网络接收所述错误概况作为输入，利用所述错误概况来执行所述机器学习，并且预测引起所述错误的故障。
根据在本文描述的本发明(多个)构思的方面，一种存储器件包括存储单元阵列和存储器控制器。所述存储单元阵列包括用于存储数据的多个存储单元。存储器控制器控制对所述存储单元阵列的访问。所述存储器控制器包括故障预测器、存储器故障预测网络和ECC管理器。所述故障预测器包括存储器错误分析器和存储器故障预测网络。所述存储器错误分析器接收与发生在所述数据中的错误有关的原始数据，并且将所述原始数据处理为错误概况，所述错误概况是可用于机器学习的数据。所述存储器故障预测网络接收错误概况作为输入，并且利用所述错误概况执行所述机器学习以预测引起所述错误的故障。所述ECC管理器基于所预测的故障来对所述故障的类型进行分类。
根据在本文描述的本发明(多个)构思的方面，一种存储器系统包括存储器件和存储器控制器。所述存储器件包括存储单元阵列，所述存储单元阵列包括用于存储数据的多个存储单元。所述存储器控制器包括故障预测器、ECC管理器和多个ECC引擎。所述故障预测器预测引起发生在所述存储器件中的错误的故障。所述ECC管理器基于预测出的故障对所述故障的类型进行分类。所述多个ECC引擎根据所分类的故障的类型并行地执行ECC。所述故障预测器包括存储器错误分析器和存储器故障预测网络，所述存储器错误分析器接收与发生在所述数据中的错误有关的原始数据并且将所述原始数据处理为错误概况，所述错误概况是可用于机器学习的数据，所述存储器故障预测网络接收所述错误概况作为输入并且利用所述错误概况执行所述机器学习以预测引起所述错误的故障。
附图说明
通过参考附图详细地描述本公开的示例性实施例，本公开的以上及其他方面和特征将变得更明显，在附图中：
图1是根据一些实施例的示出存储器系统的示例框图。
图2是根据一些实施例的示出存储器控制器的示例框图。
图3是根据一些实施例的示出故障预测器的示例框图。
图4是根据一些实施例的示出存储器错误分析器的示例框图。
图5、图6和图7是根据一些实施例的用于说明存储器故障预测网络的操作的示例图。
图8是用于说明ECC引擎的示例框图。
图9是用于说明ECC编码电路的示例性电路图。
图10是用于说明ECC解码电路的示例框图。
图11是根据一些实施例的用于说明存储器控制器的操作的示例流程图。
图12是根据一些实施例的用于说明另一个存储器件的示例框图。
图13是根据一些实施例的用于说明另一个存储器系统的示例框图。
图14是根据一些实施例的用于说明数据中心的示例框图。
具体实施方式
图1是根据一些实施例的示出存储器系统的示例框图。
参考图1，根据一些实施例的存储器系统10包括存储器控制器100和存储器件200。
存储器控制器100可以总体上控制包括存储器件200的存储器系统10的操作。存储器控制器100可以分析从主机(未示出)提供的命令，并且根据分析结果来控制存储器件200的总体操作。
尽管未示出，存储器控制器100可以包括与存储器件200通信的存储器接口。存储器接口可以与许多存储器技术兼容，诸如DDR3(双倍数据速率版本3，由JEDEC(电子设备工程联合协会)在2007年6月27日最初发布，目前处于版本21)、DDR4(DDR版本4，由JEDEC在2012年9月公布的初始规范)、LPDDR3(由JEDEC在2013年8月发布的低功率DDR版本3，JESD209-3B)、LPDDR4(由JEDEC在2014年8月最初公布的低功率双数据速率(LPDDR)版本4，JESD209-4)、WI02(由JEDEC在2014年8月最初发布的宽I/O 2(Widel02)，JESD229-2)、HBM(由JEDEC在2013年10月最初公布的高带宽存储器DRAM，JESD235)、DDR5(DDR版本5，由JEDEC当前讨论)、LPDDR5(由JEDEC当前讨论)、WI03(宽I/O 3，由JEDEC当前讨论)、HBM2(HBM版本，由JEDEC当前讨论)和/或其他，以及基于这些规范的推导或扩展的技术。
存储器件200可以包括存储单元阵列210，该存储单元阵列210包括用于存储数据的多个存储单元。
用于存储数据的多个存储单元可以是但是不局限于DRAM、SDRAM或者SRAM(静态随机存取存储器)。
错误可能发生在存储在存储器件200内部的存储单元阵列210中的数据中。发生在数据中的错误可以是暂时错误或连续错误。
例如，暂时错误(或软错误)可以是由随机地影响数据比特的宇宙辐射或环境引起的。这种错误通常可以限制为单个比特或单个列。
相比之下，连续错误(或硬错误)可以由存储器件200的故障引起。这种连续错误可以限制为单个比特或单个列。另外，连续错误(或硬错误)可以影响存在于存储单元阵列210中的全部存储单元。
在开发存储器件200时通过初级测试等来分析发生在存储器件200中的故障，并且可以在存储器件200中反映测试信息。然而，存储器系统10可能难以主动地应对在用户使用存储器件200或存储器系统10的过程中出现的故障。
因此，可以通过存储器控制器100基于发生在从存储单元阵列210接收到的数据中的错误，预测发生在存储器件200中的故障并主动地应对缺陷。
将在以下参考图2至图9描述根据一些实施例的存储器控制器100的配置和操作。
图2是根据一些实施例的示出存储器控制器的示例框图。
在继续之前，应当清楚的是，在本文的包括图2在内的图示出和引用具有诸如“预测器”、“管理器”、“引擎”、“分析器”、“故障预测网络”、“模块”、“预编码器”、“生成器”、“校正器”之类的标签或者与“电路”或“块”类似的相似术语的电路。如在本文描述的本发明构思(多个)的领域中按照惯例，可以按照执行所描述的功能或多个功能的这种标记的元件来描述和示出示例。这些标记的元件等通过诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子部件、有源电子部件、光学部件、硬连线电路等的模拟和/或数字电路被物理地实现，并且可以可选地被固件和/或软件驱动。电路例如可以被实现在一个或更多个半导体芯片中，或者被实现在诸如印刷电路板等的基板支撑件上。构成这种标记的元件的电路可以通过专用硬件、或者通过处理器(例如，一个或更多个经编程的微处理器和相关联的电路)、或者通过执行标记的元件的一些功能的专用硬件与执行标记的元件的其他功能的处理器的组合来实现。在不背离本公开的范围的情况下，示例的每个标记的元件可以被物理地分成两个或更多个相互作用且分立的电路。同样地，在不背离本公开的范围的情况下，诸如图2的存储器控制器100中的示例的标记的元件可以物理地组合为更复杂的电路。
参考图1和图2，存储器控制器100可以包括故障预测器110、ECC管理器120(纠错码管理器)、以及多个ECC引擎130、132和134。
故障预测器110可以基于发生在从存储器件200接收的数据中的错误来预测发生在存储器件200中的故障。换句话说，故障预测器110可以基于发生在从外部接收到的(即，从位于存储器控制器100外部的存储器件200的外部接收到的)数据中的错误，预测在存储器件200中正在发生的故障或者将要发生的故障。
将通过图3提供对故障预测器110的详细描述。
图3是根据一些实施例的示出故障预测器的示例框图。
参考图1至图3，存储器控制器100包括存储器错误分析器112和存储器故障预测网络114。
存储器错误分析器112可以接收与发生在从存储单元阵列210接收的数据中的错误有关的原始数据。之后，存储器错误分析器112可以将原始数据处理为错误概况，所述错误概况是存储器故障预测网络114执行机器学习的可用数据。
将通过图4提供对存储器错误分析器112的详细描述。
图4是根据一些实施例的示出存储器错误分析器的示例框图。
参考图1至图4，存储器错误分析器112可以包括错误概况预编码器1120、错误信息使用块1122以及错误概况生成器1124。
错误概况预编码器1120可以接收与发生在从存储器件200接收的数据中的错误有关的原始数据。
原始数据例如可以是与发生在从存储器系统10、存储器件200、存储单元阵列210或存储器控制器100发送的数据中的错误有关的原始数据。
错误概况预编码器1120可以对原始数据进行预编码以使原始数据可用于多个错误信息使用模块中的至少一个中，所述多个错误信息使用模块包括错误信息使用块1122中所包括的TTF和TBE计算模块1122a、ECC解码器使用模块1122b、ECC地址计算模块1122c和错误计数使用模块1122d。
当与原始数据中所包括的且发生在从存储单元阵列210接收到的数据中的错误有关的错误地址的形式是逻辑地址的形式时，由错误概况预编码器1120执行预编码的操作例如可以包括将错误地址转换为物理地址的操作。
例如，错误概况预编码器1120可以对原始数据进行预编码，并将其发送到TTF和TBE计算模块1122a(故障时间(Time-To-Failure)和时间赌注错误(Time Bet Error)计算模块)，使得TTF和TBE计算模块1122a可以计算发生在数据中的错误的TTF值和TBE值。
在另一个示例中，错误概况预编码器1120可以对原始数据进行预编码，并将其发送到ECC解码器使用模块1122b，使得ECC解码器使用模块1122b可以使用关于发生在数据中的错误的解码有关信息(例如，错误伴随式(error syndrome)、错误比特的数量等)。
作为另一个示例，错误概况预编码器1120可以对原始数据进行预编码，并将其发送到ECC地址计算模块1122c，使得ECC地址计算模块1122c计算关于发生在数据中的错误的地址。
作为另一个示例，错误概况预编码器1120可以对原始数据进行预编码，并将其发送到错误计数使用模块1122d，使得错误计数使用模块1122d对发生在数据中的错误的发生次数进行计数。
错误信息使用块1122内部包括的错误信息使用模块不局限于该图。
错误概况生成器1124可以将从错误信息使用块1122接收的信息处理为错误概况，该错误概况是可用于机器学习的数据。
例如，错误概况生成器1124可以生成错误概况，所述错误概况是通过将通过TTF和TBE计算模块1122a计算出的数据中发生的错误的TTF值和TBE值处理为可用于机器学习的数据而获得的。
作为另一个示例，错误概况生成器1124可以生成错误概况，所述错误概况是通过将与通过ECC解码器使用模块1122b解码出的数据中发生的错误有关的解码数据处理为可用于机器学习的数据而获得的。
作为另一个示例，错误概况生成器1124可以生成错误概况，所述错误概况是通过将与通过ECC地址计算模块1122c计算出的数据中发生的错误有关的地址处理为可用于机器学习的数据而获得的。
作为另一个示例，错误概况生成器1124可以生成错误概况，所述错误概况是通过将与通过错误计数使用模块1122d计算出的数据中发生的错误的发生次数处理为可用于机器学习的数据而获得的。
错误概况不限于此，并且例如可以是发生在数据中的错误的发生时间、发生在数据中的错误的发生间隔、发生在数据中的错误的发生地址、基于数据中发生的错误生成的伴随式(syndrome)的错误模式，或者已经发生且在数据中累积的错误的发生次数。
再次参考图1至图3，存储器故障预测网络114可以使用通过存储器错误分析器112接收的错误概况来执行机器学习。存储器错误分析器112可以通过输入错误概况来预测发生在存储器系统10或存储器件200中的故障以执行机器学习。此时，存储器故障预测网络114可以利用附加信息，该附加信息与可以从存储器件200内部或外部接收到的数据中发生的错误有关。
将通过图5至图7描述可用于存储器故障预测网络114以执行机器学习的网络的示例。
图5、图6和图7是根据一些实施例的用于说明存储器故障预测网络的操作的示例图。
参考图1至图5，存储器故障预测网络114a可以使用人工神经网络执行深度学习。
例如，存储器故障预测网络114a可以通过经由在输入层和输出层之间形成的隐藏层输入错误概况，预测发生在存储器系统10或存储器件200中的故障。
参考图1至图4和图6，存储器故障预测网络114b可以使用人工神经网络执行深度学习。
例如，存储器故障预测网络114b可以使用DNN(深度神经网络)执行深度学习。可以通过经由在输入层和输出层之间形成的多个隐藏层输入错误概况来预测发生在存储器系统10或存储器件200中的故障。
参考图1至图4和图7，存储器故障预测网络114c可以使用人工神经网络执行深度学习。
例如，存储器故障预测网络114c可以使用CNN(卷积神经网络)执行深度学习。从已经接收了错误概况的第一层1140形成卷积层1141。此时，卷积层1141的数量不局限于该图。在那之后，从卷积层1141形成池化层1142。可以再次从池化层1142形成卷积层1143。另外，可以通过卷积层1143形成池化层1144。在那之后，可以通过池化层1144形成全连接层1145。形成卷积层和形成池化层的重复的数量不限于该图的次数。
因此，存储器故障预测网络114c可以得出预测结果1146，所述预测结果1146是通过预测将发生在存储器系统10或存储器件200中的故障而获得的。预测结果1146例如可以是柔性最大值。
再次参考图1和图2，ECC管理器120可以基于由故障预测器110预测的故障来划分故障的类型。根据故障的类型，每个故障然后可以被发送到可以纠正故障的ECC引擎130、132或134。用作参考，该图中示出的ECC引擎130、132和/或134的数量不限于此。
例如，多个ECC引擎130、132和134之一可以执行按需(demand)存储器清理(scrubbing)操作。可以对单比特错误或多比特错误执行按需存储器清理。在主机操作系统对针对存储器件200的访问进行响应的过程中，可以对单比特错误或多比特错误执行按需存储器清理。
作为另一个示例，多个ECC引擎130、132和134之一可以执行巡检(patrol)存储器清理操作。在从主机操作系统到存储器件200的访问请求之前，可以单独地执行巡检存储器清理操作。
多个ECC引擎130、132和134之一可以使用擦除编码来纠正故障，但不限于此。或者，多个ECC引擎130、132和134之一可以通过备份(sparing)来修复故障。
作为另一个示例，多个ECC引擎130、132和134之一可以使用奇偶校验位纠正故障。将通过图8至图10对这一点进行详细地描述。用作参考，ECC引擎130的描述可以被应用于其他ECC引擎132和ECC引擎134，是不言而喻的。
图8是用于说明ECC引擎的示例框图。
参考图1至图8，ECC引擎130可以包括ECC编码电路510和ECC解码电路520。用作参考，ECC引擎130的描述也可适用于其他ECC引擎132和/或134，是不言而喻的。
ECC编码电路510可以响应于ECC控制信号ECC_CON来生成用于要被写入存储单元阵列210的存储单元的写入数据WData[0：63]的奇偶校验位ECCP[0：7]。奇偶校验比特位ECCP[0：7]可以被存储在ECC单元阵列223中。根据实施例，ECC编码电路510可以响应于ECC控制信号ECC_CON生成用于要被写入存储单元的写入数据WData[0：63]的奇偶校验位ECCP[0：7]，所述存储单元包括存储单元阵列210的有缺陷的单元。
ECC解码电路520可以响应于ECC控制信号ECC_CON，利用从存储单元阵列210的存储单元读取的读取数据RData[0：63]和从ECC单元阵列223读取的奇偶校验位ECC[0：7]，来校正错误比特数据，并且可以输出错误校正后的数据Data[0：63]。根据实施例，ECC解码电路520可以响应于ECC控制信号ECC_CON，利用从包括了存储单元阵列210的有缺陷的单元的存储单元读取的读取数据[0：63]和从ECC单元阵列223读取的奇偶校验位ECCP[0：7]，来校正错误比特数据，并且可以输出错误校正后的数据Data[0：63]。
图9是用于说明ECC编码电路的示例电路图。
参考图9，ECC编码电路510可以包括奇偶校验生成器511，所述奇偶校验生成器511响应于ECC控制信号ECC_CON来接收64比特写入数据WData[0：63]和基础比特B[0：7]，并且利用XOR阵列计算来生成奇偶校验位ECCP[0：7]。基础比特B[0：7]是用于生成64比特写入数据WData[0：63]的奇偶校验位ECCP[0：7]的比特，并且可以通过例如b’00000000比特来配置。基础比特B[0：7]可以利用其他特定比特而非b’00000000比特。
图10是用于说明ECC解码电路的示例框图。
参考图10，ECC解码电路520包括伴随式生成器521、系数计算器522、1比特错误位置检测器523和错误校正器524。伴随式生成器521响应于ECC控制信号ECC_CON接收64比特读取数据和8比特奇偶校验位ECCP[0：7]，并且可以利用XOR阵列计算来生成伴随式数据S[0；7]。系数计算器522可以使用伴随式数据S[0：7]来计算错误位置公式的系数。错误位置公式是基于错误比特的倒数的公式。1比特错误位置检测器523可以利用计算出的错误位置公式来计算1比特错误的位置。错误校正器524可以基于1比特错误位置检测器523的检测结果来确定1比特错误位置。错误校正器524通过根据确定的1比特错误位置信息将在64比特读取数据RData[0：63]中的其中发生错误的比特的逻辑值反相来校正错误，并且可以输出错误校正后的64比特数据Data[0:63]。
图11是根据一些实施例的用于说明存储器控制器的操作的示例流程。
参考图1至图4和图11，错误可以发生在存储在存储单元阵列210中的数据中(S100)。
故障预测器110然后接收与在数据中发生的错误有关的原始数据(S110)。此时，故障预测器110可以通过原始数据预测引起发生在数据中的错误的故障。例如，故障预测器110可以生成预测引起发生在数据中的错误的故障的值作为柔性最大值。
此时，可以确定柔性最大值是否具有大于指定的任意值的值(S120)。如果确定柔性最大值不大于指定的任意值(否)，则可以等待直到另一个错误发生。然而，如果确定柔性最大值大于指定的任意值(是)，则确定在预测的故障中是否存在无法校正的错误(UE)的可能性(S130)。
此时，如果确定在预测的故障中存在无法校正的错误(是)，则可以向ECC管理器120发送预测的故障。同时，存储器控制器100可以向存储器系统10的用户通知预测的故障具有无法校正的错误。
如果确定在预测的故障中不存在无法校正的错误(否)，则存储器控制器100可以向存储器系统10的用户发送错误发生事实。
图12是根据一些实施例的用于说明另一个存储器件的示例框图。
参考图12，根据一些实施例的存储器控制器100可以被放置在存储器件200内部。
图13是根据一些实施例的用于说明另一个存储器系统的示例框图。
参考图13，存储器系统2000可以基本上是诸如移动式电话、智能电话、平板机个人计算机(PC)、可穿戴装置、保健装置或IOT(物联网)装置之类的移动系统。然而，图13的存储器系统2000不一定局限于移动系统，而可以是个人计算机、膝上型计算机、服务器、媒体播放机或诸如导航的汽车装置。
参考图13，存储器系统2000可以包括主处理器2100、存储器2200a和2200b以及存储装置2300a和2300b，并且还可以包括图像捕获装置2410、用户输入装置2420、传感器2430、通信装置2440、显示器2450、扬声器2460、电力提供装置2470和连接接口2480中的一个或更多个。
存储器2200a和2200b可以是如上所述的存储器件200。
主处理器2100可以控制存储器系统2000的总体操作，更具体地，形成存储器系统2000的其他部件的操作。这种主处理器2100可以被实现为通用处理器、专用处理器、应用处理器等等。
主处理器2100可以包括一个或更多个CPU核2110，并且还可以包括用于控制存储器2200a和2200b和/或存储装置2300a和2300b的控制器2120。
控制器2120可以是如上所述的存储器控制器100。
根据实施例，主处理器2100还可以包括加速器2130，所述加速器2130是用于诸如AI(人工智能)数据计算的高速数据计算的专用电路。这种加速器2130可以包括GPA(图形处理单元)、NPU(神经处理单元)和/或DPA(数据处理单元)，并且也可以被实现为与主处理器2100的其他部件物理无关的单独的芯片。
存储器2200a和2200b可以用作存储器系统2000的主存储单元，并且可以包括诸如SRAM和/或DRAM之类的易失性存储器，而且也可以包括诸如闪存、PRAM和/或RRAM之类的非易失性存储器。存储器2200a和2200b也可以与主处理器2100一样被实现在同一封装内部。
存储装置2300a和2300b可以作为用于存储数据的非易失性存储装置而不管电源供应的存在与否，并且相比于存储器2200a和2200b可以具有相对大的存储容量。存储装置2300a和2300b可以包括存储控制器2310a和2310b以及用于在存储控制器2310a和2310b的控制下存储数据的非易失性存储器2320a和2320b(NVM)。非易失性存储器2320a和2320b可以包括2D(二维)结构或3D(三维)V-NAND(垂直NAND)结构的闪存，但是也可以包括诸如PRAM和/或RRAM之类的其他类型的非易失性存储器。
存储装置2300a和2300b可以在物理地与主处理器2100分开的状态中被包括在存储器系统2000中，或者可以与主处理器2100一样被实现在同一封装内部。此外，存储装置2300a和2300b具有诸如SSD(固态设备)或存储卡之类的形式，并且因此可以通过诸如稍后描述的连接接口2480的接口与存储器系统2000的其他部件可拆卸地结合。这种存储装置2300a和2300b可以是被应用诸如UFS(通用闪存存储)、eMMC(嵌入式多媒体卡)或NVMe(高速非易失性存储器)之类的标准协议的装置，但是不是必然限于此。
图像捕获装置2410可以捕获静止图像或活动图像，并且可以是相机、录像摄像机和/或网络照相机。
用户输入装置2420可以接收从存储器系统2000的用户输入的各种类型的数据，并且可以是触摸板、小键盘、键盘、鼠标、麦克风等。
传感器2430可以感测可以从存储器系统2000外部获取的各种类型的物理量，并且将感测的物理量转换为电信号。这种传感器2430可以是温度传感器、压力传感器、照度传感器、位置传感器、加速度传感器、生物传感器和/或陀螺仪传感器等等。
通信装置2440可以根据各种通信协议向存储器系统2000外部的其他装置和从存储器系统2000外部的其他装置发送和接收信号。这种通信装置2440可以被实现为包括天线、收发器和/或调制解调器等等。
显示器2450和扬声器2460可以用作输出装置，所述输出装置分别向存储器系统2000的用户输出视觉信息和听觉信息。
电力提供装置2470可以适当地转换从存储器系统2000中配备的电池(未示出)和/或外部电源提供的电力，并且将电力提供给存储器系统2000的每个组成元件。
连接接口2480可以提供存储器系统2000与外部装置之间的连接，所述外部装置可以连接到存储器系统2000以向存储器系统2000发送数据和从存储器系统2000接收数据。连接接口2480可以以各种接口类型被实现，诸如ATA(先进技术附件)、SATA(串行ATA)、e-SATA(外部SATA)、SCSI(小型计算机小接口)、SAS(串行连接SCSI)、PCI(外围组件互联)、PCIe(高速PCI)、NVMe、IEEE 1394、USB(通用串行总线)、SD(安全数字)卡、MMC(多媒体卡)、eMMC、UFS、eUFS(嵌入通用闪存存储)和CF(紧凑式闪存)卡接口。
图14是根据一些实施例的用于说明数据中心的示例框图。
参考图14，数据中心3000是收集各种类型的数据并提供服务的设施，并且也可以称作数据存储中心。数据中心3000可以是用于搜索引擎和数据库操作的系统，并且可以是由诸如银行或政府机构之类的团体所使用的计算系统。数据中心3000可以包括应用服务器3100至3100n以及存储服务器3200至3200m。可以根据实施例来不同地选择应用服务器3100至3100n的数量和存储服务器3200至3200m的数量，并且应用服务器3100至3100n的数量和存储服务器3200至3200m的数量可以彼此不同。
应用服务器3100或存储服务器3200可以包括处理器3110和3210以及存储器3120和3220中的至少一者。以存储服务器3200为示例，处理器3210可以控制存储服务器3200的总体操作，并且访问存储器3220以执行加载到存储器3220中的命令和/或数据。
存储器3220可以是DDR SDRAM(双数据速率同步DRAM)、HBM(高带宽存储器)、HMC(混合存储立方)、DIMM(双列直插存储模块)、Optane DIMM和/或NVMDIMM(非易失性DIMM)。
存储器3220可以是如上所述的存储器件200。
根据实施例，可以不同地选择存储服务器3200中所包括的处理器3210的数量和存储器3220的数量。在实施例中，处理器3210和存储器件3220可以提供处理器-存储器对。在实施例中，处理器3210的数量和存储器3220的数量可以彼此不同。控制器3210可以包括单核处理器或多核处理器。存储服务器3200的前述说明也可以类似地应用于应用服务器3100。根据实施例，应用服务器3100可以不包括存储装置3150。存储服务器3200可以包括至少一个或更多个存储装置3250。可以根据实施例不同地选择存储服务器3200中所包括的存储装置3250的数量。
如以上阐述的，基于发生在数据中的错误对于存储器控制器提高了预测发生在存储器中的故障的预测准确度。
基于发生在数据中的错误对于存储器件提高了预测发生在存储器中的故障的预测准确度。
基于发生在数据中的错误对于存储器系统提高了预测发生在存储器中的故障的预测准确度。
尽管已经参考附图在上文描述了本公开的实施例，但本领域技术人员将理解的是，本公开不限于此，并且在不背离其技术思想或基本特征的情况下可以以许多不同的形式来实现。因此，应当理解，在本文阐述的实施例在各方面都仅仅是示例并且不进行限制。

Claims (20)

1.一种存储器控制器，所述存储器控制器包括：
故障预测器，所述故障预测器预测在存储器件中引起错误发生的故障；
ECC管理器，所述ECC即纠错码，所述ECC管理器基于预测出的所述故障来对所述故障的类型进行分类；以及
多个ECC引擎，所述多个ECC引擎依据所述故障被分类的类型并行地执行ECC，
其中，所述故障预测器包括
存储器错误分析器，所述存储器错误分析器接收与所述错误有关的原始数据并且将所述原始数据处理为错误概况，所述错误概况是可用于机器学习的数据，以及
存储器故障预测网络，所述存储器故障预测网络接收所述错误概况作为输入，利用所述错误概况执行所述机器学习，以及预测引起所述错误的所述故障。
2.根据权利要求1所述的存储器控制器，其中，所述存储器错误分析器包括：
错误概况预编码器，
错误信息使用块，所述错误信息使用块包括多个错误信息使用模块，以及
错误概况生成器，所述错误概况生成器将通过所述错误信息使用块生成的数据处理为所述错误概况，并且
其中，所述错误概况预编码器将所述原始数据预编码为可用于所述多个错误信息使用模块中的至少一者。
3.根据权利要求2所述的存储器控制器，其中，所述多个错误信息使用模块中的至少一者是故障时间和时间赌注错误计算模块。
4.根据权利要求2所述的存储器控制器，其中，所述多个错误信息使用模块中的至少一者是ECC解码器使用模块。
5.根据权利要求2所述的存储器控制器，其中，所述多个错误信息使用模块中的至少一者是ECC地址计算模块。
6.根据权利要求2所述的存储器控制器，其中，所述多个错误信息使用模块中的至少一者是错误计数使用模块。
7.根据权利要求1所述的存储器控制器，其中，所述ECC管理器接收预测出的所述故障并且将预测出的所述故障发送到所述多个ECC引擎当中的第一ECC引擎，并且
所述第一ECC引擎基于预测出的所述故障执行ECC。
8.根据权利要求7所述的存储器控制器，其中，所述第一ECC引擎执行错误清理。
9.根据权利要求1所述的存储器控制器，其中，所述存储器故障预测网络利用卷积神经网络预测所述故障。
10.一种存储器件，所述存储器件包括：
存储单元阵列，所述存储单元阵列包括用于存储数据的多个存储单元；以及
存储器控制器，所述存储器控制器控制对所述存储单元阵列的访问，
其中，所述存储器控制器包括：
故障预测器，所述故障预测器包括存储器错误分析器和存储器故障预测网络，所述存储器错误分析器接收与发生在所述数据中的错误有关的原始数据并且将所述原始数据处理为错误概况，所述错误概况是可用于机器学习的数据，所述存储器故障预测网络接收所述错误概况作为输入并且利用所述错误概况执行所述机器学习以预测引起所述错误的故障，以及
ECC管理器，所述ECC即纠错码，所述ECC管理器基于预测出的所述故障来对所述故障的类型进行分类。
11.根据权利要求10所述的存储器件，其中，所述存储器错误分析器包括：
错误概况预编码器，
错误信息使用块，所述错误信息使用块包括多个错误信息使用模块，以及
错误概况生成器，所述错误概况生成器将通过所述错误信息使用块生成的数据处理为所述错误概况，并且
所述错误概况预编码器将所述原始数据预编码为可用于所述多个错误信息使用模块中的至少一者。
12.根据权利要求11所述的存储器件，其中，所述多个错误信息使用模块中的至少一者是故障时间和时间赌注错误计算模块、ECC解码器使用模块、ECC地址计算模块或错误计数使用模块。
13.根据权利要求10所述的存储器件，其中，所述ECC管理器接收预测出的所述故障并且将预测出的所述故障发送到多个ECC引擎当中的第一ECC引擎，并且
所述第一ECC引擎基于预测出的所述故障执行ECC。
14.根据权利要求13所述的存储器件，其中，所述第一ECC引擎执行错误清理。
15.根据权利要求10所述的存储器控制器，其中，所述存储器故障预测网络利用卷积神经网络预测所述故障。
16.一种存储器系统，所述存储器系统包括：
存储器件，所述存储器件包括存储单元阵列，所述存储单元阵列包括用于存储数据的多个存储单元；以及
存储器控制器，所述存储器控制器包括故障预测器、ECC管理器和多个ECC引擎，所述ECC即纠错码，所述故障预测器预测在所述存储器件中引起错误发生的故障，所述ECC管理器基于预测出的所述故障对所述故障的类型进行分类，所述多个ECC引擎依据所述故障被分类的类型并行地执行ECC，
其中，所述故障预测器包括：
存储器错误分析器，所述存储器错误分析器接收与发生在所述数据中的错误有关的原始数据并且将所述原始数据处理为错误概况，所述错误概况是可用于机器学习的数据，以及
存储器故障预测网络，所述存储器故障预测网络接收所述错误概况作为输入并且利用所述错误概况执行所述机器学习以预测引起所述错误的故障。
17.根据权利要求16所述的存储器系统，其中，所述存储器错误分析器包括
错误概况预编码器，
错误信息使用块，所述错误信息使用块包括多个错误信息使用模块，以及
错误概况生成器，所述错误概况生成器将通过所述错误信息使用块生成的数据处理为所述错误概况，并且
所述错误概况预编码器将所述原始数据预编码为可用于所述多个错误信息使用模块中的至少一者。
18.根据权利要求17所述的存储器系统，其中，所述ECC管理器接收预测出的所述故障并且将预测出的所述故障发送到所述多个ECC引擎当中的第一ECC引擎，并且
所述第一ECC引擎基于预测出的所述故障执行ECC。
19.根据权利要求18所述的存储器系统，其中，所述第一ECC引擎执行错误清理。
20.根据权利要求16所述的存储器控制器，其中，所述存储器故障预测网络利用卷积神经网络预测所述故障。
CN202210976449.6A 2021-09-08 2022-08-15 存储器控制器和包括其的存储器系统 Pending CN115794481A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210119579A KR20230036730A (ko) 2021-09-08 2021-09-08 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR10-2021-0119579 2021-09-08

Publications (1)

Publication Number Publication Date
CN115794481A true CN115794481A (zh) 2023-03-14

Family

ID=85386053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210976449.6A Pending CN115794481A (zh) 2021-09-08 2022-08-15 存储器控制器和包括其的存储器系统

Country Status (3)

Country Link
US (1) US11907064B2 (zh)
KR (1) KR20230036730A (zh)
CN (1) CN115794481A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240120221A1 (en) * 2022-10-03 2024-04-11 Kla Corporation Correcting target locations for temperature in semiconductor applications

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7702966B2 (en) * 2005-09-07 2010-04-20 Intel Corporation Method and apparatus for managing software errors in a computer system
US7424666B2 (en) * 2005-09-26 2008-09-09 Intel Corporation Method and apparatus to detect/manage faults in a system
US20120102367A1 (en) 2010-10-26 2012-04-26 International Business Machines Corporation Scalable Prediction Failure Analysis For Memory Used In Modern Computers
US9728276B2 (en) * 2014-09-26 2017-08-08 Mediatek Inc. Integrated circuits with built-in self test mechanism
JP6219865B2 (ja) 2015-02-19 2017-10-25 ファナック株式会社 制御装置の故障予測システム
WO2017087238A1 (en) 2015-11-16 2017-05-26 Arizona Board Of Regents Acting For And On Behalf Of Northern Arizona University Multi-state unclonable functions and related systems
US10387234B2 (en) * 2016-08-05 2019-08-20 Arm Limited Apparatus and method for controlling a power supply to processing circuitry to avoid a potential temporary insufficiency in supply of power
US10726930B2 (en) * 2017-10-06 2020-07-28 Western Digital Technologies, Inc. Method and system for a storage (SSD) drive-level failure and health prediction leveraging machine learning on internal parametric data
KR102417692B1 (ko) * 2017-11-29 2022-07-07 에스케이하이닉스 주식회사 메모리 셀의 결함을 제거하기 위한 메모리 시스템 및 그의 동작 방법
US10635324B1 (en) 2018-02-28 2020-04-28 Toshiba Memory Corporation System and method for reduced SSD failure via analysis and machine learning
US10970146B2 (en) * 2018-03-09 2021-04-06 Seagate Technology Llc Adaptive fault prediction analysis of computing components
US10896114B2 (en) 2018-05-23 2021-01-19 Seagate Technology Llc Machine learning error prediction in storage arrays
KR102634338B1 (ko) 2018-10-08 2024-02-07 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
CN111104293A (zh) 2018-10-26 2020-05-05 伊姆西Ip控股有限责任公司 用于支持盘故障预测的方法、设备和计算机程序产品
US11132248B2 (en) * 2018-11-29 2021-09-28 Nec Corporation Automated information technology system failure recommendation and mitigation
KR20210043778A (ko) 2019-10-11 2021-04-22 삼성전자주식회사 불휘발성 메모리 장치를 제어하도록 구성된 스토리지 컨트롤러의 동작 방법
US11567670B2 (en) 2019-10-25 2023-01-31 Samsung Electronics Co., Ltd. Firmware-based SSD block failure prediction and avoidance scheme
US11592828B2 (en) * 2020-01-16 2023-02-28 Nvidia Corporation Using neural networks to perform fault detection in autonomous driving applications
US20230083193A1 (en) * 2021-04-07 2023-03-16 Intel Corporation Uncorrectable memory error prediction

Also Published As

Publication number Publication date
US20230076545A1 (en) 2023-03-09
US11907064B2 (en) 2024-02-20
KR20230036730A (ko) 2023-03-15

Similar Documents

Publication Publication Date Title
KR102189780B1 (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US9921914B2 (en) Redundant array of independent disks (RAID) write hole solutions
US9904591B2 (en) Device, system and method to restrict access to data error information
CN109933280B (zh) 数据存储装置及其操作方法
US11409601B1 (en) Memory device protection
US20220100395A1 (en) Controller for preventing uncorrectable error in memory device, memory device having the same, and operating method thereof
US9911509B2 (en) Counter to locate faulty die in a distributed codeword storage system
KR20180086816A (ko) 사전-검사된 에러율에 따른 적응형 에러정정을 수행하는 메모리장치 및 전자장치와, 메모리장치의 동작방법
CN113496751A (zh) 存储器设备及其测试方法
CN112631822A (zh) 存储器、具有其的存储系统及其操作方法
CN115794481A (zh) 存储器控制器和包括其的存储器系统
CN116569264A (zh) 使用有毒数据单位修改奇偶校验数据
US9147499B2 (en) Memory operation of paired memory devices
US10917111B2 (en) Error correction code unit and error correction method
US12032443B2 (en) Shadow DRAM with CRC+RAID architecture, system and method for high RAS feature in a CXL drive
CN115732016A (zh) 存储器装置、存储器控制器和纠正数据错误的方法
US10114694B2 (en) Method and controller for recovering data in event of program failure and storage system using the same
US8964495B2 (en) Memory operation upon failure of one of two paired memory devices
US12067239B2 (en) Data stripe protection
US12045468B2 (en) Storage devices configured to obtain data of external devices for debugging
CN117795466A (zh) 使用子命令的存取请求管理
KR20240074701A (ko) 메모리 시스템 제어기, 메모리 및 그 동작 방법, 및 전자 디바이스
CN115831202A (zh) 被配置为控制存储装置的存储器控制器的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination