CN115793510A - 一种变频器控制装置、电机及其控制方法 - Google Patents

Abstract

本发明公开了一种变频器控制装置、电机及其控制方法，该装置包括：FPGA芯片，采样变频器的第一运行数据、以及变频器所控制的电机的第二运行数据；确定第一运行数据中的第一运算数据和第二运行数据中的第二运算数据；同时向第一DSP芯片和第二DSP芯片发送使能信号和相应运输数据；第一DSP芯片，基于使能信号，接收第一运算数据进行运算，产生第一PWM驱动信号，反馈至FPGA芯片；第二DSP芯片，基于使能信号，接收第二运算数据进行运算，产生第二PWM驱动信号，反馈至FPGA芯片。该方案，通过FPGA芯片对两块DSP芯片进行协同控制，能够提高大功率变频器大多存在发电工况下的动态响速度和电动工况下的抗干扰能力。

Description

一种变频器控制装置、电机及其控制方法

技术领域

本发明属于电机技术领域，具体涉及一种变频器控制装置、电机及其控制方法，尤其涉及一种高性能的大功率变频器主控制器、具有该高性能的大功率变频器主控制器的电机、以及该电机的控制方法。

背景技术

电能是目前最重要的能源形式之一，几乎所有的电能从产生到消耗都要经过电压、电流、频率等参数的调节，统称为电能的变换。电力电子技术就是一门对电能进行变换和控制的技术，其本质是利用电力电子器件(即功率器件)的开关作用，实现弱电对强电的控制。由于我国常规能源的有限性，能源建设必须走节电荷开发可再生能源的道路，这就决定了在今后相当长的一段时期内，我国的经济发展和巨大用户市场对电力电子技术具有巨大的、持久的需求。

在当前能源紧缺的时代大背景下，节约能源显得尤为重要。电能在工业中的应用也离不开电机，能够恰到好处地控制电机的调速，则能够很大程度上节约能量损耗。而变频器(即电机的控制器)可以很好地控制电机的运行，所以变频器的发展对当今世界的影响巨大。

随着我国电力电子市场的逐渐扩大、以及科学技术的大力发展，大功率变频器在电力电子传动领域存在巨大的需求，但大功率变频器大多存在发电工况下的动态响应慢、以及电动工况下的抗干扰能力差等问题。

上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。

发明内容

本发明的目的在于，提供一种变频器控制装置、电机及其控制方法，以解决大功率变频器大多存在发电工况下的动态响应慢、以及电动工况下的抗干扰能力差的问题，达到通过FPGA芯片对两块DSP芯片进行协同控制，能够提高大功率变频器大多存在发电工况下的动态响速度和电动工况下的抗干扰能力的效果。

本发明提供一种变频器控制装置，包括：FPGA芯片、第一DSP芯片和第二DSP芯片；其中，所述FPGA芯片，被配置为采样所述变频器的运行数据记为第一运行数据、以及所述变频器所控制的电机的运行数据记为第二运行数据；确定所述第一运行数据中需要运算的数据，记为第一运算数据；确定所述第二运行数据中需要运算的数据，记为第二运算数据；在所述第一DSP芯片的输入端和所述第二DSP芯片的输入端，同时向所述第一DSP芯片和所述第二DSP芯片发送使能信号，将所述第一运算数据发送至所述第一DSP芯片、并同时将所述第二运算数据发送至所述第二DSP芯片；所述第一DSP芯片，被配置为自所述第一DSP芯片自身的输入端接收所述FPGA芯片发送的使能信号；基于所述使能信号，接收所述第一运算数据，并根据所述第一运算数据进行运算，得到第一运算结果；根据所述第一运算结果，产生第一PWM驱动信号；并自所述第一DSP芯片自身的输出端，将所述第一PWM驱动信号反馈至所述FPGA芯片；所述第一PWM驱动信号，是用于驱动所述变频器中PFC电路的驱动板即第一驱动板的驱动信号；所述第二DSP芯片，被配置为自所述第二DSP芯片自身的输入端接收所述FPGA芯片发送的使能信号；基于所述使能信号，接收所述第二运算数据，并根据所述第二运算数据进行运算，得到第二运算结果；根据所述第二运算结果，产生第二PWM驱动信号；并自所述第二DSP芯片自身的输出端，将所述第二PWM驱动信号反馈至所述FPGA芯片；所述第二PWM驱动信号，是用于驱动所述变频器所述电机的驱动板即第二驱动板的驱动信号。

在一些实施方式中，还包括：所述FPGA芯片，还被配置为根据所述第一运行数据确定所述PFC电路的运行是否出现异常，和/或根据所述第二运行数据确定所述电机的运行是否出现异常；以及，若所述PFC电路的运行出现异常和/或所述电机的运行出现异常，则：在所述第一DSP芯片的输入端和所述第二DSP芯片的输入端，同时关断所述使能信号，以同时关断所述FPGA芯片向所述第一DSP芯片的输入端和所述第二DSP芯片的输入端提供的所述使能信号，和/或，同时向所述第一DSP芯片的输入端和所述第二DSP芯片的输入端发送关波命令，以关闭所述第一PWM驱动信号和所述第二PWM驱动信号的输出通道；和/或，在所述第一DSP芯片的输出端和所述第二DSP芯片的输出端，同时关闭相应PWM驱动信号的接收通道，以关闭所述第一DSP芯片的输出端和所述第二DSP芯片的输出端对所述FPGA芯片输出的相应PWM驱动信号的接收。

在一些实施方式中，还包括：ARM芯片和存储单元；所述ARM芯片，被配置为获取所述FPGA芯片采样得到的所述第一运行数据和所述第二运行数据，对所述第一运行数据和所述第二运行数据分别进行处理，得到第一处理数据和第二处理数据；所述存储单元，被配置为对所述第一处理数据和所述第二处理数据进行存储。

在一些实施方式中，还包括：所述ARM芯片，还被配置为通过两种以上通信方式中的任一种通信方式，与上位机进行通信。

在一些实施方式中，其中，所述上位机，能够接收外部输入的命令，并通过所述ARM芯片向所述FPGA芯片下达命令；也能够通过所述ARM芯片调用所述存储单元中存储的所述第一处理数据和所述第二处理数据，并以设定的显示方式对所述第一处理数据和所述第二处理数据进行显示。

在一些实施方式中，其中，所述ARM芯片与所述上位机之间的通信，包括：所述ARM芯片，通过RS485通信、CAN通信、以太网通信中任一通信方式，接收使用者通过所述上位机下达的命令，并将接收到的命令下达至所述FPGA芯片，以使所述FPGA根据所述命令，通过协同控制所述第一DSP芯片和所述第二DSP芯片，执行所述命令；所述命令，包括：启动指令、停止指令、清除故障指令中的任一指令；和/或，所述ARM芯片，将获取到的所述第一运行数据和所述第二运行数据，和/或自所述存储单元中调用的所述第一处理数据和所述第二处理数据，通过RS485通信、CAN通信、以太网通信中任一通信方式，上传至所述上位机，以通过所述上位机进行显示和/或分析。

与上述装置相匹配，本发明再一方面提供一种电机，包括：以上所述的变频器控制装置。

与上述电机相匹配，本发明再一方面提供一种电机的控制方法，包括：通过所述FPGA芯片，采样所述变频器的运行数据记为第一运行数据、以及所述变频器所控制的电机的运行数据记为第二运行数据；确定所述第一运行数据中需要运算的数据，记为第一运算数据；确定所述第二运行数据中需要运算的数据，记为第二运算数据；在所述第一DSP芯片的输入端和所述第二DSP芯片的输入端，同时向所述第一DSP芯片和所述第二DSP芯片发送使能信号，将所述第一运算数据发送至所述第一DSP芯片、并同时将所述第二运算数据发送至所述第二DSP芯片；通过所述第一DSP芯片，自所述第一DSP芯片自身的输入端接收所述FPGA芯片发送的使能信号；基于所述使能信号，接收所述第一运算数据，并根据所述第一运算数据进行运算，得到第一运算结果；根据所述第一运算结果，产生第一PWM驱动信号；并自所述第一DSP芯片自身的输出端，将所述第一PWM驱动信号反馈至所述FPGA芯片；所述第一PWM驱动信号，是用于驱动所述变频器中PFC电路的驱动板即第一驱动板的驱动信号；

通过所述第二DSP芯片，自所述第二DSP芯片自身的输入端接收所述FPGA芯片发送的使能信号；基于所述使能信号，接收所述第二运算数据，并根据所述第二运算数据进行运算，得到第二运算结果；根据所述第二运算结果，产生第二PWM驱动信号；并自所述第二DSP芯片自身的输出端，将所述第二PWM驱动信号反馈至所述FPGA芯片；所述第二PWM驱动信号，是用于驱动所述变频器所述电机的驱动板即第二驱动板的驱动信号。

在一些实施方式中，还包括：通过所述FPGA芯片，根据所述第一运行数据确定所述PFC电路的运行是否出现异常，和/或根据所述第二运行数据确定所述电机的运行是否出现异常；以及，若所述PFC电路的运行出现异常和/或所述电机的运行出现异常，则：在所述第一DSP芯片的输入端和所述第二DSP芯片的输入端，同时关断所述使能信号，以同时关断所述FPGA芯片向所述第一DSP芯片的输入端和所述第二DSP芯片的输入端提供的所述使能信号，和/或，同时向所述第一DSP芯片的输入端和所述第二DSP芯片的输入端发送关波命令，以关闭所述第一PWM驱动信号和所述第二PWM驱动信号的输出通道；和/或，在所述第一DSP芯片的输出端和所述第二DSP芯片的输出端，同时关闭相应PWM驱动信号的接收通道，以关闭所述第一DSP芯片的输出端和所述第二DSP芯片的输出端对所述FPGA芯片输出的相应PWM驱动信号的接收。

在一些实施方式中，还包括：通过所述ARM芯片，获取所述FPGA芯片采样得到的所述第一运行数据和所述第二运行数据，对所述第一运行数据和所述第二运行数据分别进行处理，得到第一处理数据和第二处理数据；通过所述存储单元，对所述第一处理数据和所述第二处理数据进行存储；和/或，通过所述ARM芯片，通过两种以上通信方式中的任一种通信方式，与上位机进行通信；其中，所述上位机，能够接收外部输入的命令，并通过所述ARM芯片向所述FPGA芯片下达命令；也能够通过所述ARM芯片调用所述存储单元中存储的所述第一处理数据和所述第二处理数据，并以设定的显示方式对所述第一处理数据和所述第二处理数据进行显示。

由此，本发明的方案，通过采用一块FPGA芯片作为变频器控制器的主控芯片，采用两块DSP芯片分别控制变频器中PFC电路的控制(如PFC全控整流控制和并网逆变的双向控制)、以及电机的控制，FPGA芯片对变频器和变频器所控制电机的工作数据进行采样，在两块DSP芯片的输入端，FPGA芯片同时给两块DSP芯片提供使能信号、并将得到的采样数据中需要两块DSP芯片计算的部分运行数据同时发送给两块DSP芯片，两个DSP芯片接收到对应的部分运行数据后分别进行计算，并分别根据计算结果产生对各自的控制部分进行控制(即PFC电路的控制和电机的控制)的PWM驱动信号，若FPGA芯片根据采样数据确定电机运行出现异常则同时向两个DSP芯片发送关波命令；在两块DSP芯片的输出端，两块DSP芯片将各自产生的PWM驱动信号发送至FPGA芯片，通过FPGA芯片输出给两块DSP芯片各自的控制部分的驱动板进行控制(即PFC电路的控制和电机的控制)，若FPGA芯片根据采样数据确定电机运行出现异常则直接同时关断对来自两个DSP芯片的PWM驱动信号的输出，以实现通过FPGA芯片对两块DSP芯片进行协同控制，从而，通过FPGA芯片对两块DSP芯片进行协同控制，能够提高大功率变频器大多存在发电工况下的动态响速度和电动工况下的抗干扰能力。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为本发明的变频器控制装置的一实施例的结构示意图；

图2为本发明的电机的控制方法的一实施例的流程示意图；

图3为本发明的方法中通过FPGA芯片协同控制两块DSP芯片进行异常保护的一实施例的流程示意图；

图4为本发明的方法中通过ARM芯片对FPGA芯片的采样数据进行高速存储的一实施例的流程示意图；

图5为高性能的大功率变频器主控制器的一实施例的主芯片结构示意图；

图6为电机控制和PFC全控整流控制的算法协同实现方式的一实施例的控制结构示意图；

图7为上位机与大功率变频器之间的通信显示结构示意图；

图8为大功率变频器主控制器中FPGA与双DSP芯片之间的控制流程示意图；

图9为大功率变频器主控制器中FPGA与上位机和数据存储部分之间的通信流程示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

考虑到，当电机运行在电动工况时，从电网输出能量分别经过整流器、稳压电容、逆变器送给电机，此时电能转化为机械能，大功率变频器功率较大，运行过程中机组外部电磁环境复杂，容易受到干扰导致停机。当电机运行在发电工况时，电机产生再生能量经逆变器送给直流侧稳压电容，此时机械能转化为电能，使得直流侧电压泵升，对于这部分泵升能量，若泵升能量过高将影响电机所在系统运行的稳定性，降低变频器的动态响应能力。本发明的方案，提供一种变频器控制装置，具体是一种高性能的大功率变频器主控制器，能够在设备机组(即电机所在的设备机组)的负载突变时，使大功率变频器正常运行，以提高大功率变频器的抗负载冲击能力。

根据本发明的实施例，提供了一种变频器控制装置。参见图1所示本发明的装置的一实施例的结构示意图。该变频器控制装置可以包括：FPGA芯片、第一DSP芯片和第二DSP芯片。所述FPGA芯片的一个连接端与所述第一DSP芯片连接，所述FPGA芯片的另一个连接端与所述第二DSP芯片连接，第一DSP芯片如DSP1芯片，第二DSP芯片如DSP2芯片。

其中，所述FPGA芯片，被配置为采样所述变频器的运行数据记为第一运行数据、以及所述变频器所控制的电机的运行数据记为第二运行数据。确定所述第一运行数据中需要运算的数据，记为第一运算数据。确定所述第二运行数据中需要运算的数据，记为第二运算数据。其中，第一运行数据，包括：变频器母线电压、变频器输入电压、变频器输入电流、变频器温度、环境温度、模块温度等，第二运行数据，包括：电机的输出电压、电机的输出电流等。在所述第一DSP芯片的输入端和所述第二DSP芯片的输入端，同时向所述第一DSP芯片和所述第二DSP芯片发送使能信号，将所述第一运算数据发送至所述第一DSP芯片、并同时将所述第二运算数据发送至所述第二DSP芯片。例如：参见图6所示的例子，FPGA芯片将采样并计算后的数据(如第一运算数据和第二运算数据)，通过PWM调制发出PWM波给到变频器整流端即所述第一DSP芯片(DSP1)和逆变端即所述第二DSP芯片(DSP2)。

所述第一DSP芯片，被配置为自所述第一DSP芯片自身的输入端接收所述FPGA芯片发送的使能信号。基于所述使能信号，接收所述第一运算数据，并根据所述第一运算数据进行运算，得到第一运算结果。根据所述第一运算结果，产生第一PWM驱动信号。并自所述第一DSP芯片自身的输出端，将所述第一PWM驱动信号反馈至所述FPGA芯片。所述第一PWM驱动信号，是用于驱动所述变频器中PFC电路的驱动板即第一驱动板的驱动信号，更具体是用于驱动所述变频器中PFC电路中PFC全控整流控制和并网逆变的双向控制部分中任一向控制部分的第一驱动板的驱动信号。

所述第二DSP芯片，被配置为自所述第二DSP芯片自身的输入端接收所述FPGA芯片发送的使能信号。基于所述使能信号，接收所述第二运算数据，并根据所述第二运算数据进行运算，得到第二运算结果。根据所述第二运算结果，产生第二PWM驱动信号。并自所述第二DSP芯片自身的输出端，将所述第二PWM驱动信号反馈至所述FPGA芯片。所述第二PWM驱动信号，是用于驱动所述变频器所述电机的驱动板即第二驱动板的驱动信号，更具体是用于驱动所述变频器所控制的电机的运行数据记为第二驱动板的驱动信号。

本发明的方案提供的一种高性能的大功率变频器主控制器，包括：主控制部分和高速实时采样部分。其中，主控制部分，采用双DSP(数字信号处理)芯片分别进行PFC(功率因数校正)全控整流的控制功能和电机的控制功能。其中，双DSP，如DSP1和DSP2。高速实时采样部分，采用FPGA(现场可编程逻辑门阵列)芯片，基于AD采样模块采样得到的采样数据，并作为保护逻辑及控制中枢，完成两块DSP芯片的算法协同控制和保护逻辑的协同控制。通常大功率的变频器都会设置保护逻辑，本发明的方案中将在FPGA芯片中设置保护值，当采样值(电流、电压、温度等)超出设定的保护值后，FPGA芯片将停止发出PWM波，让变频器停机。

图5为高性能的大功率变频器主控制器的一实施例的主芯片结构示意图。参见图5所示的例子，DSP1芯片完成PFC全控整流控制，DSP2芯片完成电机控制。更具体地，DSP1芯片完成PFC全控整流控制和并网逆变的双向控制，DSP2芯片实现电机的控制算法。其中，双DSP芯片可以分别采用高速DSP芯片，高速DSP芯片具有主频高、运算速度快的特点。

FPGA芯片作为保护逻辑及控制中枢，一方面完成两块DSP芯片之间的算法协同控制，另一方面完成PFC全控整流控制和电机控制的保护及控制逻辑的协同控制。采用FPGA芯片作为控制中枢进行采样及协同控制，达到了高速采样的要求，降低了芯片间数据通信的延时，提高了大功率变频器所在电机的控制系统的可靠性与动态响应能力。

相关方案中，芯片间大都采用通信线进行通信来实现协同控制，通信速度有限，抗干扰能力差。协同控制的关键在于如何将PWM波信号同时发给两个DSP芯片，提高整流和逆变的协同性，为解决上述问题，在FPGA芯片与DSP间采用EMIF通信，为实现不同芯片间的协同控制，可以采用共享中断的方式，但传统的共享中断方式存在中断容易冲突，中断被打断，中断锁死等问题。为解决上述问题，本发明的方案中，采用软件中断和硬件中断相结合的中断控制机制，当中断发生后，DSP芯片循环检测各个串行通信口的状态，若有中断产生就进入该中断，然后清除DSP芯片的中断标志位，再检测各个串行口的状态，若无中断产生，退出中断，否则循环执行上述过程。通过上述方式能够有效提高数据的传输效率，保证数据传输的实时性，可以较大程度上提高整流和逆变的协同性。

当FPGA芯片收到启动信号后，进入PWM中断，实现PWM波的生成，通过上述EMIF通信机制协同控制DSP芯片执行整流和逆变的控制。保护逻辑即通过采样数据与设定的保护值进行比较，超过保护值后将停止发波，让变频器停止运行。由于采样和发波控制都有FPGA芯片来实现，减少了数据在芯片间的传输，提高了保护的及时性，进一步提升了整流和逆变的协同性。

采样数据种类较多，由于FPGA芯片可以实现多通道信号的预处理，可以同时处理多种采样数据，实现了高速采样。芯片间采用EMIF通信，相对于连接通信线来说，提高了通信速度和抗干扰的能力。发波和保护逻辑均有FPGA芯片实现，其能够将高速采样数据进行实时运算，减少了数据在芯片间通信的时间，让保护更加及时，提高了响应速度和可靠性。

图8为大功率变频器主控制器中FPGA与双DSP芯片之间的控制流程示意图。FPGA芯片作为控制中枢，如图8所示，功率变频器主控制器中FPGA与双DSP芯片之间的控制流程，包括：

步骤21、当大功率变频器的控制板上电后，FPGA芯片先进行数据采样，得到采样数据。

步骤22、基于采样数据，FPGA芯片将采样数据中将需要参与控制运算的数据发送给两块DSP。

步骤23、DSP1芯片对得到的数据进行处理，控制PFC全控整流部分进行整流控制，DSP2芯片收到数据后进行处理以控制电机运行，同时，FPGA采样的数据还将作为保护的参考。

其中，采样数据，主要有：输入三相电流，三相电压，母线电压，输出三相电压，三相电流，驱动模块(如IGBT)温度，环境温度，变频器的进口温度、以及出口温度。参与控制运算的数据是输出电流和母线电压，所有数据都将作为保护数据，采样检测到超过保护值时，将停机，实现保护。

这样，本发明的方案提供的大功率变频器主控制器，设备机组(即电机所在的设备机组)的负载突变时，使大功率变频器正常运行，以提高大功率变频器的抗负载冲击能力和抗干扰能力。

在一些实施方式中，本发明的方案所述的变频器控制装置，还包括：通过FPGA芯片协同控制两块DSP芯片进行异常保护的过程，具体如下：

所述FPGA芯片，还被配置为根据所述第一运行数据确定所述PFC电路的运行是否出现异常，和/或根据所述第二运行数据确定所述电机的运行是否出现异常；以及，

若所述PFC电路的运行出现异常和/或所述电机的运行出现异常，则：

在所述第一DSP芯片的输入端和所述第二DSP芯片的输入端，同时关断所述使能信号，以同时关断所述FPGA芯片向所述第一DSP芯片的输入端和所述第二DSP芯片的输入端提供的所述使能信号，和/或，同时向所述第一DSP芯片的输入端和所述第二DSP芯片的输入端发送关波命令，以关闭所述第一PWM驱动信号和所述第二PWM驱动信号的输出通道，以避免双DSP芯片的串口通信延时带来的母线电压泵升的问题。

和/或，在所述第一DSP芯片的输出端和所述第二DSP芯片的输出端，同时关闭相应PWM驱动信号的接收通道，以关闭所述第一DSP芯片的输出端和所述第二DSP芯片的输出端对所述FPGA芯片输出的相应PWM驱动信号的接收，和/或同时停止基于自所述第一DSP芯片的输出端和所述第二DSP芯片的输出端输出的相应PWM驱动信号而向相应驱动板的输出，以避免因为分别从两个DSP芯片端关断PWM驱动信号存在关断延时而造成PFC全控整流和并网逆变的双向控制中IGBT等功率器件的损坏。

例如：当电机减速、负载突变等状态时，引起母线电压泵升，或驱动模块(IGBT)电流过大，导致故障停机。通常都会设置保护值，当电压电流过大时，FPGA将立即发出停机信号，让变频器停机。

图6为电机控制和PFC全控整流控制的算法协同实现方式的一实施例的控制结构示意图，其中，电机控制算法和PFC全控整流控制算法基于同一个采样结果(如电机的三相电流)进行各自的控制。具体地，参见图6所示的例子，在双DSP芯片的协同控制中，PFC全控整流和并网逆变的双向控制、以及电机控制可完全共享采样控制信号，当电机的电流(如电机的三相电流)突变时，可直接对PFC控制器(如PFC全控整流和并网逆变的双向控制的控制器)引入负反馈，极大增加了PFC全控整流和并网逆变的双向控制的动态性能，避免电机的电流突变时大功率变频器的母线累升而过压。

其中，由于采样和发波均有FPGA芯片实现，只需将输出电流和母线电压采样后可以同时作为整流和逆变的输入数据参与控制运算，减少了分别采样带来误差，导致控制误差的问题。FPGA芯片同时给两块DSP芯片使能信号实现同时控制，如出现异常，FPGA芯片可直接关波，避免通信延时带来的母线电压泵升。

如图6所示，电机控制和PFC全控整流控制的算法协同实现方式，包括：

步骤11、FPGA芯片进行实时数据采样、以及保护逻辑及控制中枢的处理。

变频器需储存的数据变量主要以模拟采样量为主，包括：电机的输入电压、电机的输出线电压、变频器的母线电压、电机的输入电流、电机的输出电流，以及环境温度、变频器中IGBT温度等模拟信号。采用FPGA芯片可实现对各模拟信号的高精度实时采样，提高了对各模拟信号采样的可靠性。

步骤12、FPGA芯片作为控制中枢，可以同时对两块DSP芯片进行实时的协同控制。

在两块DSP芯片的输入端的同时控制，即，FPGA芯片可以同时给两块DSP芯片提供使能信号实现同时控制。如果出现异常情况(如电机的输出线电压超过设定电压阈值而出现过压异常、电机的输出电流超过设定电流阈值而出现过流异常、如IGBT温度超过设定温度而出现过温异常等)，可以同时给两块DSP芯片发送关波命令(如关闭PWM信号的命令)，避免了双DSP芯片的串口通信延时带来的母线电压泵升的问题。例如：母线过压、输出过流、变频器过温、模块过温，当采样数据监测到超出设定的保护值时，FPGA芯片停止发波，变频器停机，实现保护。

在两块DSP芯片的输出端进行同时控制，即，两块DSP芯片产生的PWM驱动信号，均经过FPGA芯片后输出PWM信号给PFC全控整流和并网逆变的双向控制中功率器件的驱动板、以及电机控制中电机的驱动板。当电机出现过流、过压、过温等异常时，FPGA芯片可以在末端同时关闭两块DSP芯片产生的PWM驱动信号经FPGA芯片后输出给驱动板的PWM信号，可以避免因为分别从两个DSP芯片端关断PWM驱动信号存在关断延时而造成PFC全控整流和并网逆变的双向控制中IGBT等功率器件的损坏。

例如：PWM信号由FPGA芯片生成。驱动板即控制板，同时实现整流和逆变的控制，实现整流和电机控制。由FPGA芯片输出，可以实现共享采样信号，及时控制PWM驱动信号，减少芯片间通信延时，提高响应速度和动态性能，避免母线过压。输出PWM信号给驱动板，然后驱动板驱动模块(IGBT)进行控制。如果整流和逆变出现延时，停机时，逆变信号已经关闭，整流信号还未关闭，将会引起母线过压，进而损坏器件。

在一些实施方式中，本发明的方案所述的变频器控制装置，还包括：ARM芯片和存储单元，以执行通过ARM芯片对FPGA芯片的采样数据进行高速存储的过程。其中，存储单元如Flash存储器。

所述ARM芯片，被配置为获取所述FPGA芯片采样得到的所述第一运行数据和所述第二运行数据，对所述第一运行数据和所述第二运行数据分别进行处理，得到第一处理数据和第二处理数据。

所述存储单元，被配置为对所述第一处理数据和所述第二处理数据进行存储。

具体地，本发明的方案提供的一种高性能的大功率变频器主控制器，还包括：数据存储部分。数据存储部分，采用ARM芯片(即ARM处理器)进行数据存储逻辑、以及与上位机通信的功能。这样，本发明的方案提供的大功率变频器主控制器，还具备大容量实时数据存储功能，便于进行故障分析。

在一些实施方式中，本发明的方案所述的变频器控制装置，还包括：所述ARM芯片，还被配置为通过两种以上通信方式中的任一种通信方式，与上位机进行通信。

本发明的方案提供的一种高性能的大功率变频器主控制器，还包括：显示界面部分。显示界面部分，采用上位机实现数据的显示和绘图、命令的下发控制、故障分析的功能。这样，本发明的方案提供的大功率变频器主控制器，还可实现在线监控、在线调试、具备示波器显示等功能。

在本发明的方案中，ARM芯片能够实现多种通信及数据存储逻辑和数据读取功能，在ARM芯片的控制电路板上扩展了RS485总线、CAN总线、以太网总线的通信功能，便于用户根据需要灵活选择。ARM芯片控制FLASH存储器实现高频率存储，存储不受DSP芯片的调制频率影响，可实现采样数据的高度还原，为数据查看、故障分析提供了可靠的依据。ARM芯片还将实现与上位机通信的功能，将需要显示的数据实时发送给上位机进行查看，还能实现上位机命令的下发，完成对变频器的控制。

在一些实施方式中，所述上位机，能够接收外部输入的命令，并通过所述ARM芯片向所述FPGA芯片下达命令。也能够通过所述ARM芯片调用所述存储单元中存储的所述第一处理数据和所述第二处理数据，并以设定的显示方式对所述第一处理数据和所述第二处理数据进行显示。

如图5所示，上位机能够提供显示界面，如提供Labview界面。上位机通过通信总线连接至ARM的通信端，该通信总线可以是RS485总线、CAN总线和以太网总线中的至少一种总线。例如：上位机可以通过RS485总线连接至ARM的第一通信端，上位机还可以通过CAN总线连接至ARM的第二通信端，上位机也可以通过以太网总线连接至ARM的第三通信端。上位机、DSP1，DSP2的程序烧入都是通过串口的方式进行烧入。ARM的存储端，连接至Flash(闪存)存储器。ARM的控制端，连接至FPGA芯片的第一控制端。FPGA芯片的采样端，连接AD模块，用于接收AD采样数据。FPGA芯片的输出端，用于输出DA信号。FPGA芯片的发波端，能够发出PWM(指脉冲宽度调制)信号。FPGA芯片的第二控制端，连接至DSP1的控制端。FPGA芯片的第三控制端，连接至DSP2的控制端。例如：采样的过程具体可以是：采样输入端输入的是模拟信号，一般是电压值，经过采样芯片后将模拟信号转换成DA数字信号，输出到DSP芯片实现控制算法的运算，同时也将采样数据发送给ARM。

ARM芯片与上位机之间能够实现多种通信功能，包括RS485通信、CAN通信和以太网通信中的至少一种通信功能。ARM芯片将历史数据存入FLASH存储器，再实现读取功能。ARM芯片的通信及存储控制，实现了大量、高速采样数据的存储、读取，完成与上位机界面的实时通信。

上位机的显示界面能够实现数据监控、参数调试、波形分析及故障分析功能的显示。上位机界面显示了实时运行数据，还具有历史数据绘图分析功能，大大提高了变频器故障分析能力。

其中，数据监测：上位机界面通过ARM芯片将得到的采样数据实时发送给上位机显示，实现数据监控。参数调试：上位机界面可以将设置的参数通过通信(CAN或485通信)发送给ARM，ARM在将参数发送给控制芯片实现参数调试。波形分析和故障分析：测试或运行过程中，一般用示波器来监测相关数据进行分析，现在上位机通过将采样到的数据进行绘图实现示波器的功能，来通过波形判断故障情况。测试或运行过程中，一般用示波器来监测相关数据进行分析，现在上位机通过将采样到的数据进行绘图实现示波器的功能，来通过波形判断故障情况。变频器安装完后，不可能在旁边装一个示波器进行监测，所以采用上位机来实现实验室中示波器的功能。

图7为上位机与大功率变频器之间的通信显示结构示意图。由于使用便携式监控调试软件需要与硬件相连接，考虑到系统的稳定性，使用虚拟仪器软件对便携性监控调试软件的开发是比较理想的。上位机开发软件选择NI公司的Labview，如图7所示，使用以太网通信与主控板(即ARM芯片)进行通信，抗干扰能力强。上位机界面能够实时读取运行数据，进行在线分析，提高了现场调试及异常分析的效率，开发的历史数据读取显示功能，可以将查看的数据进行图形绘制，问题分析时可以快速定位问题，大大缩短了维护时间，降低了维护成本。这样，本发明的方案提供的高性能的大功率变频器主控制器，采用多芯片(如FPGA芯片、两块DSP芯片、ARM芯片等)分工合作的方式，提高了电机所在设备运行和控制的可靠性。具有高速数据采集的功能，各种通信功能齐全，便于根据不同需求进行灵活选择，且具备历史数据存储读取显示功能，大大提高了设备异常分析的效率。

其中，在线分析，具体可以是：变频器输出的电流是一个正弦波，当监测到其输出的波形发生畸变(不是正弦波)或幅值突变，频率突变，通过这些数据来分析变频器的运行情况。图形绘制，可以是：将采样到的数据进行绘图，一般是电压、电流数据，可以方便直观地查看变频器的运行状态。

在一些实施方式中，所述ARM芯片与所述上位机之间的通信，包括以下任一种通信方式：

第一种通信方式：所述ARM芯片，通过RS485通信、CAN通信、以太网通信中任一通信方式，接收使用者通过所述上位机下达的命令，并将接收到的命令下达至所述FPGA芯片，以使所述FPGA根据所述命令，通过协同控制所述第一DSP芯片和所述第二DSP芯片，执行所述命令。所述命令，包括：启动指令、停止指令、清除故障指令中的任一指令。

和/或，第二种通信方式：所述ARM芯片，将获取到的所述第一运行数据和所述第二运行数据，和/或自所述存储单元中调用的所述第一处理数据和所述第二处理数据，通过RS485通信、CAN通信、以太网通信中任一通信方式，上传至所述上位机，以通过所述上位机进行显示和/或分析。

图9为大功率变频器主控制器中FPGA与上位机和数据存储部分之间的通信流程示意图。ARM芯片主要负责与上位机、以及FPGA芯片的通信，如图9所示，大功率变频器主控制器中FPGA与上位机和数据存储部分之间的通信流程，包括：

步骤31、首先ARM芯片接收FPGA芯片的采样等数据，然后将其进行处理后存入FLASH存储器。

步骤32、然后ARM芯片还需要和上位机进行通信，主要是进行CAN通信和以太网通信，上位机的一些启停、清故障等数据通过CAN通信发送给ARM芯片，ARM芯片再将其发送给FPGA芯片完成控制。ARM芯片将收到的电流、电压等采样数据通过CAN通信实时传给上位机进行显示，当要查看历史数据时，上位机发送命令给ARM芯片，ARM芯片通过以太网通信将大量的历史数据发送给上位机，实现历史数据的查看，上位机还能将收到的历史数据进行绘图显示，便于进行数据分析。

本发明的方案提供的一种高性能的大功率变频器主控制器，使大功率变频器能够提高抗负载冲击能力，还能实时存储大量实时运行数据，且能实现在线监控、调试、示波器显示功能，提高了大功率变频器所控制电机所在系统的可靠性，提升了大功率变频器所控制电机所在设备的检修和维护的便利性。

采用本发明的技术方案，通过采用一块FPGA芯片作为变频器控制器的主控芯片，采用两块DSP芯片分别控制变频器中PFC电路的控制(如PFC全控整流控制和并网逆变的双向控制)、以及电机的控制，FPGA芯片对变频器和变频器所控制电机的工作数据进行采样，在两块DSP芯片的输入端，FPGA芯片同时给两块DSP芯片提供使能信号、并将得到的采样数据中需要两块DSP芯片计算的部分运行数据同时发送给两块DSP芯片，两个DSP芯片接收到对应的部分运行数据后分别进行计算，并分别根据计算结果产生对各自的控制部分进行控制(即PFC电路的控制和电机的控制)的PWM驱动信号，若FPGA芯片根据采样数据确定电机运行出现异常则同时向两个DSP芯片发送关波命令。在两块DSP芯片的输出端，两块DSP芯片将各自产生的PWM驱动信号发送至FPGA芯片，通过FPGA芯片输出给两块DSP芯片各自的控制部分的驱动板进行控制(即PFC电路的控制和电机的控制)，若FPGA芯片根据采样数据确定电机运行出现异常则直接同时关断对来自两个DSP芯片的PWM驱动信号的输出，以实现通过FPGA芯片对两块DSP芯片进行协同控制，从而，通过FPGA芯片对两块DSP芯片进行协同控制，能够提高大功率变频器大多存在发电工况下的动态响速度和电动工况下的抗干扰能力。

根据本发明的实施例，还提供了对应于变频器控制装置的一种电机。该电机可以包括：以上所述的变频器控制装置。

由于本实施例的电机所实现的处理及功能基本相应于装置的实施例、原理和实例，故本实施例的描述中未详尽之处，可以参见前述实施例中的相关说明，在此不做赘述。

采用本发明的技术方案，通过采用一块FPGA芯片作为变频器控制器的主控芯片，采用两块DSP芯片分别控制变频器中PFC电路的控制(如PFC全控整流控制和并网逆变的双向控制)、以及电机的控制，FPGA芯片对变频器和变频器所控制电机的工作数据进行采样，在两块DSP芯片的输入端，FPGA芯片同时给两块DSP芯片提供使能信号、并将得到的采样数据中需要两块DSP芯片计算的部分运行数据同时发送给两块DSP芯片，两个DSP芯片接收到对应的部分运行数据后分别进行计算，并分别根据计算结果产生对各自的控制部分进行控制(即PFC电路的控制和电机的控制)的PWM驱动信号，若FPGA芯片根据采样数据确定电机运行出现异常则同时向两个DSP芯片发送关波命令。在两块DSP芯片的输出端，两块DSP芯片将各自产生的PWM驱动信号发送至FPGA芯片，通过FPGA芯片输出给两块DSP芯片各自的控制部分的驱动板进行控制(即PFC电路的控制和电机的控制)，若FPGA芯片根据采样数据确定电机运行出现异常则直接同时关断对来自两个DSP芯片的PWM驱动信号的输出，以实现通过FPGA芯片对两块DSP芯片进行协同控制，使大功率变频器能够提高抗负载冲击能力和抗干扰能力。

根据本发明的实施例，还提供了对应于电机的一种电机的控制方法，如图2所示本发明的方法的一实施例的流程示意图。该电机的控制方法可以包括：步骤S110至步骤S130。

在步骤S110处，通过所述FPGA芯片，采样所述变频器的运行数据记为第一运行数据、以及所述变频器所控制的电机的运行数据记为第二运行数据。确定所述第一运行数据中需要运算的数据，记为第一运算数据。确定所述第二运行数据中需要运算的数据，记为第二运算数据。在所述第一DSP芯片的输入端和所述第二DSP芯片的输入端，同时向所述第一DSP芯片和所述第二DSP芯片发送使能信号，将所述第一运算数据发送至所述第一DSP芯片、并同时将所述第二运算数据发送至所述第二DSP芯片。

在步骤S120处，通过所述第一DSP芯片，自所述第一DSP芯片自身的输入端接收所述FPGA芯片发送的使能信号。基于所述使能信号，接收所述第一运算数据，并根据所述第一运算数据进行运算，得到第一运算结果。根据所述第一运算结果，产生第一PWM驱动信号。并自所述第一DSP芯片自身的输出端，将所述第一PWM驱动信号反馈至所述FPGA芯片。所述第一PWM驱动信号，是用于驱动所述变频器中PFC电路的驱动板即第一驱动板的驱动信号，更具体是用于驱动所述变频器中PFC电路中PFC全控整流控制和并网逆变的双向控制部分中任一向控制部分的第一驱动板的驱动信号。

在步骤S130处，通过所述第二DSP芯片，自所述第二DSP芯片自身的输入端接收所述FPGA芯片发送的使能信号。基于所述使能信号，接收所述第二运算数据，并根据所述第二运算数据进行运算，得到第二运算结果。根据所述第二运算结果，产生第二PWM驱动信号。并自所述第二DSP芯片自身的输出端，将所述第二PWM驱动信号反馈至所述FPGA芯片。所述第二PWM驱动信号，是用于驱动所述变频器所述电机的驱动板即第二驱动板的驱动信号，更具体是用于驱动所述变频器所控制的电机的运行数据记为第二驱动板的驱动信号。

本发明的方案提供的一种高性能的大功率变频器主控制器，包括：主控制部分和高速实时采样部分。其中，主控制部分，采用双DSP(数字信号处理)芯片分别进行PFC(功率因数校正)全控整流的控制功能和电机的控制功能。其中，双DSP，如DSP1和DSP2。高速实时采样部分，采用FPGA(现场可编程逻辑门阵列)芯片，基于AD采样模块采样得到的采样数据，并作为保护逻辑及控制中枢，完成两块DSP芯片的算法协同控制和保护逻辑的协同控制。这样，本发明的方案提供的大功率变频器主控制器，设备机组(即电机所在的设备机组)的负载突变时，使大功率变频器正常运行，以提高大功率变频器的抗负载冲击能力和抗干扰能力。

在一些实施方式中，本发明的方案所述的电机的控制方法，还包括：通过FPGA芯片协同控制两块DSP芯片进行异常保护的过程。

下面结合图3所示本发明的方法中通过FPGA芯片协同控制两块DSP芯片进行异常保护的一实施例流程示意图，进一步说明通过FPGA芯片协同控制两块DSP芯片进行异常保护的具体过程，包括：步骤S210至步骤S240。

步骤S210，通过所述FPGA芯片，根据所述第一运行数据确定所述PFC电路的运行是否出现异常，和/或根据所述第二运行数据确定所述电机的运行是否出现异常；以及，

步骤S220，若所述PFC电路的运行出现异常和/或所述电机的运行出现异常，则：

步骤S230，在所述第一DSP芯片的输入端和所述第二DSP芯片的输入端，同时关断所述使能信号，以同时关断所述FPGA芯片向所述第一DSP芯片的输入端和所述第二DSP芯片的输入端提供的所述使能信号，和/或，同时向所述第一DSP芯片的输入端和所述第二DSP芯片的输入端发送关波命令，以关闭所述第一PWM驱动信号和所述第二PWM驱动信号的输出通道，以避免双DSP芯片的串口通信延时带来的母线电压泵升的问题。

和/或，步骤S240，在所述第一DSP芯片的输出端和所述第二DSP芯片的输出端，同时关闭相应PWM驱动信号的接收通道，以关闭所述第一DSP芯片的输出端和所述第二DSP芯片的输出端对所述FPGA芯片输出的相应PWM驱动信号的接收，以避免因为分别从两个DSP芯片端关断PWM驱动信号存在关断延时而造成PFC全控整流和并网逆变的双向控制中IGBT等功率器件的损坏。

参见图6所示的例子，在双DSP芯片的协同控制中，PFC全控整流和并网逆变的双向控制、以及电机控制可完全共享采样控制信号，当电机的电流(如电机的三相电流)突变时，可直接对PFC控制器(如PFC全控整流和并网逆变的双向控制的控制器)引入负反馈，极大增加了PFC全控整流和并网逆变的双向控制的动态性能，避免电机的电流突变时大功率变频器的母线累升而过压。

在两块DSP芯片的输入端的同时控制，即，FPGA芯片可以同时给两块DSP芯片提供使能信号实现同时控制。如果出现异常情况(如电机的输出线电压超过设定电压阈值而出现过压异常、电机的输出电流超过设定电流阈值而出现过流异常、如IGBT温度超过设定温度而出现过温异常等)，可以同时给两块DSP芯片发送关波命令(如关闭PWM信号的命令)，避免了双DSP芯片的串口通信延时带来的母线电压泵升的问题。

在两块DSP芯片的输出端进行同时控制，即，两块DSP芯片产生的PWM驱动信号，均经过FPGA芯片后输出PWM信号给PFC全控整流和并网逆变的双向控制中功率器件的驱动板、以及电机控制中电机的驱动板。当电机出现过流、过压、过温等异常时，FPGA芯片可以在末端同时关闭两块DSP芯片产生的PWM驱动信号经FPGA芯片后输出给驱动板的PWM信号，可以避免因为分别从两个DSP芯片端关断PWM驱动信号存在关断延时而造成PFC全控整流和并网逆变的双向控制中IGBT等功率器件的损坏。

在一些实施方式中，本发明的方案所述的电机的控制方法，还包括：通过ARM芯片对FPGA芯片的采样数据进行高速存储的过程。

下面结合图4所示本发明的方法中通过ARM芯片对FPGA芯片的采样数据进行高速存储的一实施例流程示意图，进一步说明通过ARM芯片对FPGA芯片的采样数据进行高速存储的具体过程，包括：步骤S310至步骤S320。

步骤S310，通过所述ARM芯片，获取所述FPGA芯片采样得到的所述第一运行数据和所述第二运行数据，对所述第一运行数据和所述第二运行数据分别进行处理，得到第一处理数据和第二处理数据。

步骤S320，通过所述存储单元，对所述第一处理数据和所述第二处理数据进行存储。

具体地，数据存储部分，采用ARM芯片(即ARM处理器)进行数据存储逻辑、以及与上位机通信的功能。这样，本发明的方案提供的大功率变频器主控制器，还具备大容量实时数据存储功能，便于进行故障分析。

在本发明的方案中，ARM芯片能够实现多种通信及数据存储逻辑和数据读取功能，在ARM芯片的控制电路板上扩展了RS485总线、CAN总线、以太网总线的通信功能，便于用户根据需要灵活选择。ARM芯片控制FLASH存储器实现高频率存储，存储不受DSP芯片的调制频率影响，可实现采样数据的高度还原，为数据查看、故障分析提供了可靠的依据。ARM芯片还将实现与上位机通信的功能，将需要显示的数据实时发送给上位机进行查看，还能实现上位机命令的下发，完成对变频器的控制。

在一些实施方式中，本发明的方案所述的电机的控制方法，还包括：通过所述ARM芯片，通过两种以上通信方式中的任一种通信方式，与上位机进行通信。

其中，所述上位机，能够接收外部输入的命令，并通过所述ARM芯片向所述FPGA芯片下达命令。也能够通过所述ARM芯片调用所述存储单元中存储的所述第一处理数据和所述第二处理数据，并以设定的显示方式对所述第一处理数据和所述第二处理数据进行显示。

具体地，显示界面部分，采用上位机实现数据的显示和绘图、命令的下发控制、故障分析的功能。这样，本发明的方案提供的大功率变频器主控制器，还可实现在线监控、在线调试、具备示波器显示等功能。上位机的显示界面能够实现数据监控、参数调试、波形分析及故障分析功能的显示。上位机界面显示了实时运行数据，还具有历史数据绘图分析功能，大大提高了变频器故障分析能力。

这样，本发明的方案提供的高性能的大功率变频器主控制器，采用多芯片(如FPGA芯片、两块DSP芯片、ARM芯片等)分工合作的方式，提高了电机所在设备运行和控制的可靠性。具有高速数据采集的功能，各种通信功能齐全，便于根据不同需求进行灵活选择，且具备历史数据存储读取显示功能，大大提高了设备异常分析的效率。

由于本实施例的方法所实现的处理及功能基本相应于前述电机的实施例、原理和实例，故本实施例的描述中未详尽之处，可以参见前述实施例中的相关说明，在此不做赘述。

采用本实施例的技术方案，通过采用一块FPGA芯片作为变频器控制器的主控芯片，采用两块DSP芯片分别控制变频器中PFC电路的控制(如PFC全控整流控制和并网逆变的双向控制)、以及电机的控制，FPGA芯片对变频器和变频器所控制电机的工作数据进行采样，在两块DSP芯片的输入端，FPGA芯片同时给两块DSP芯片提供使能信号、并将得到的采样数据中需要两块DSP芯片计算的部分运行数据同时发送给两块DSP芯片，两个DSP芯片接收到对应的部分运行数据后分别进行计算，并分别根据计算结果产生对各自的控制部分进行控制(即PFC电路的控制和电机的控制)的PWM驱动信号，若FPGA芯片根据采样数据确定电机运行出现异常则同时向两个DSP芯片发送关波命令；在两块DSP芯片的输出端，两块DSP芯片将各自产生的PWM驱动信号发送至FPGA芯片，通过FPGA芯片输出给两块DSP芯片各自的控制部分的驱动板进行控制(即PFC电路的控制和电机的控制)，若FPGA芯片根据采样数据确定电机运行出现异常则直接同时关断对来自两个DSP芯片的PWM驱动信号的输出，以实现通过FPGA芯片对两块DSP芯片进行协同控制，在设备机组(即电机所在的设备机组)的负载突变时，使大功率变频器正常运行，以提高大功率变频器的抗负载冲击能力。

综上，本领域技术人员容易理解的是，在不冲突的前提下，上述各有利方式可以自由地组合、叠加。

以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (10)

1.一种变频器控制装置，其特征在于，包括：FPGA芯片、第一DSP芯片和第二DSP芯片；其中，

所述FPGA芯片，被配置为采样所述变频器的运行数据记为第一运行数据、以及所述变频器所控制的电机的运行数据记为第二运行数据；确定所述第一运行数据中需要运算的数据，记为第一运算数据；确定所述第二运行数据中需要运算的数据，记为第二运算数据；在所述第一DSP芯片的输入端和所述第二DSP芯片的输入端，同时向所述第一DSP芯片和所述第二DSP芯片发送使能信号，将所述第一运算数据发送至所述第一DSP芯片、并同时将所述第二运算数据发送至所述第二DSP芯片；

所述第一DSP芯片，被配置为自所述第一DSP芯片自身的输入端接收所述FPGA芯片发送的使能信号；基于所述使能信号，接收所述第一运算数据，并根据所述第一运算数据进行运算，得到第一运算结果；根据所述第一运算结果，产生第一PWM驱动信号；并自所述第一DSP芯片自身的输出端，将所述第一PWM驱动信号反馈至所述FPGA芯片；所述第一PWM驱动信号，是用于驱动所述变频器中PFC电路的驱动板即第一驱动板的驱动信号；

所述第二DSP芯片，被配置为自所述第二DSP芯片自身的输入端接收所述FPGA芯片发送的使能信号；基于所述使能信号，接收所述第二运算数据，并根据所述第二运算数据进行运算，得到第二运算结果；根据所述第二运算结果，产生第二PWM驱动信号；并自所述第二DSP芯片自身的输出端，将所述第二PWM驱动信号反馈至所述FPGA芯片；所述第二PWM驱动信号，是用于驱动所述变频器所述电机的驱动板即第二驱动板的驱动信号。

2.根据权利要求1所述的变频器控制装置，其特征在于，还包括：

所述FPGA芯片，还被配置为根据所述第一运行数据确定所述PFC电路的运行是否出现异常，和/或根据所述第二运行数据确定所述电机的运行是否出现异常；以及，

若所述PFC电路的运行出现异常和/或所述电机的运行出现异常，则：

在所述第一DSP芯片的输入端和所述第二DSP芯片的输入端，同时关断所述使能信号，以同时关断所述FPGA芯片向所述第一DSP芯片的输入端和所述第二DSP芯片的输入端提供的所述使能信号，和/或，同时向所述第一DSP芯片的输入端和所述第二DSP芯片的输入端发送关波命令，以关闭所述第一PWM驱动信号和所述第二PWM驱动信号的输出通道；

和/或，在所述第一DSP芯片的输出端和所述第二DSP芯片的输出端，同时关闭相应PWM驱动信号的接收通道，以关闭所述第一DSP芯片的输出端和所述第二DSP芯片的输出端对所述FPGA芯片输出的相应PWM驱动信号的接收。

3.根据权利要求1或2所述的变频器控制装置，其特征在于，还包括：ARM芯片和存储单元；

所述ARM芯片，被配置为获取所述FPGA芯片采样得到的所述第一运行数据和所述第二运行数据，对所述第一运行数据和所述第二运行数据分别进行处理，得到第一处理数据和第二处理数据；

所述存储单元，被配置为对所述第一处理数据和所述第二处理数据进行存储。

4.根据权利要求3所述的变频器控制装置，其特征在于，还包括：

所述ARM芯片，还被配置为通过两种以上通信方式中的任一种通信方式，与上位机进行通信。

5.根据权利要求4所述的变频器控制装置，其特征在于，其中，所述上位机，能够接收外部输入的命令，并通过所述ARM芯片向所述FPGA芯片下达命令；也能够通过所述ARM芯片调用所述存储单元中存储的所述第一处理数据和所述第二处理数据，并以设定的显示方式对所述第一处理数据和所述第二处理数据进行显示。

6.根据权利要求4所述的变频器控制装置，其特征在于，其中，所述ARM芯片与所述上位机之间的通信，包括：

所述ARM芯片，通过RS485通信、CAN通信、以太网通信中任一通信方式，接收使用者通过所述上位机下达的命令，并将接收到的命令下达至所述FPGA芯片，以使所述FPGA根据所述命令，通过协同控制所述第一DSP芯片和所述第二DSP芯片，执行所述命令；所述命令，包括：启动指令、停止指令、清除故障指令中的任一指令；

和/或，

所述ARM芯片，将获取到的所述第一运行数据和所述第二运行数据，和/或自所述存储单元中调用的所述第一处理数据和所述第二处理数据，通过RS485通信、CAN通信、以太网通信中任一通信方式，上传至所述上位机，以通过所述上位机进行显示和/或分析。

7.一种电机，其特征在于，包括：如权利要求1至6中任一项所述的变频器控制装置。

8.一种如权利要求7所述的电机的控制方法，其特征在于，包括：

通过所述FPGA芯片，采样所述变频器的运行数据记为第一运行数据、以及所述变频器所控制的电机的运行数据记为第二运行数据；确定所述第一运行数据中需要运算的数据，记为第一运算数据；确定所述第二运行数据中需要运算的数据，记为第二运算数据；在所述第一DSP芯片的输入端和所述第二DSP芯片的输入端，同时向所述第一DSP芯片和所述第二DSP芯片发送使能信号，将所述第一运算数据发送至所述第一DSP芯片、并同时将所述第二运算数据发送至所述第二DSP芯片；

通过所述第一DSP芯片，自所述第一DSP芯片自身的输入端接收所述FPGA芯片发送的使能信号；基于所述使能信号，接收所述第一运算数据，并根据所述第一运算数据进行运算，得到第一运算结果；根据所述第一运算结果，产生第一PWM驱动信号；并自所述第一DSP芯片自身的输出端，将所述第一PWM驱动信号反馈至所述FPGA芯片；所述第一PWM驱动信号，是用于驱动所述变频器中PFC电路的驱动板即第一驱动板的驱动信号；

通过所述第二DSP芯片，自所述第二DSP芯片自身的输入端接收所述FPGA芯片发送的使能信号；基于所述使能信号，接收所述第二运算数据，并根据所述第二运算数据进行运算，得到第二运算结果；根据所述第二运算结果，产生第二PWM驱动信号；并自所述第二DSP芯片自身的输出端，将所述第二PWM驱动信号反馈至所述FPGA芯片；所述第二PWM驱动信号，是用于驱动所述变频器所述电机的驱动板即第二驱动板的驱动信号。

9.根据权利要求8所述的电机的控制方法，其特征在于，还包括：

通过所述FPGA芯片，根据所述第一运行数据确定所述PFC电路的运行是否出现异常，和/或根据所述第二运行数据确定所述电机的运行是否出现异常；以及，

若所述PFC电路的运行出现异常和/或所述电机的运行出现异常，则：

在所述第一DSP芯片的输入端和所述第二DSP芯片的输入端，同时关断所述使能信号，以同时关断所述FPGA芯片向所述第一DSP芯片的输入端和所述第二DSP芯片的输入端提供的所述使能信号，和/或，同时向所述第一DSP芯片的输入端和所述第二DSP芯片的输入端发送关波命令，以关闭所述第一PWM驱动信号和所述第二PWM驱动信号的输出通道；

和/或，在所述第一DSP芯片的输出端和所述第二DSP芯片的输出端，同时关闭相应PWM驱动信号的接收通道，以关闭所述第一DSP芯片的输出端和所述第二DSP芯片的输出端对所述FPGA芯片输出的相应PWM驱动信号的接收。

10.根据权利要求8或9所述的电机的控制方法，其特征在于，还包括：

通过所述ARM芯片，获取所述FPGA芯片采样得到的所述第一运行数据和所述第二运行数据，对所述第一运行数据和所述第二运行数据分别进行处理，得到第一处理数据和第二处理数据；

通过所述存储单元，对所述第一处理数据和所述第二处理数据进行存储；

和/或，

通过所述ARM芯片，通过两种以上通信方式中的任一种通信方式，与上位机进行通信；

其中，所述上位机，能够接收外部输入的命令，并通过所述ARM芯片向所述FPGA芯片下达命令；也能够通过所述ARM芯片调用所述存储单元中存储的所述第一处理数据和所述第二处理数据，并以设定的显示方式对所述第一处理数据和所述第二处理数据进行显示。

Images