CN115769388A - 用于微转印的转印模具 - Google Patents

用于微转印的转印模具 Download PDF

Info

Publication number
CN115769388A
CN115769388A CN202180030933.3A CN202180030933A CN115769388A CN 115769388 A CN115769388 A CN 115769388A CN 202180030933 A CN202180030933 A CN 202180030933A CN 115769388 A CN115769388 A CN 115769388A
Authority
CN
China
Prior art keywords
region
optoelectronic device
doped
bond pad
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180030933.3A
Other languages
English (en)
Inventor
杨华
A·斯科菲尔德
F·皮特斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockley Photonics Ltd
Original Assignee
Rockley Photonics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockley Photonics Ltd filed Critical Rockley Photonics Ltd
Publication of CN115769388A publication Critical patent/CN115769388A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

一种制造转印模具的方法。所制造的转印模具包括适于接合到绝缘体上硅晶片的半导体装置。所述方法包括以下步骤：在半导体堆叠中提供非导电隔离区域，所述半导体堆叠包括衬底上方的牺牲层；以及从所述半导体堆叠的上表面将隔离沟槽蚀刻到所述半导体堆叠中，使得所述隔离沟槽仅延伸到所述半导体堆叠的在所述牺牲层上方的区域。所述隔离沟槽和所述非导电隔离区域一起将光电子装置中的接合焊盘与波导区域分离。

Description

用于微转印的转印模具
技术领域
本发明涉及在转印方法中使用的转印模具，以及在转印方法中使用的转印模具的制造方法。
背景技术
微转印(MTP)可用于制造混合III-V/Si集成光子部件和电路，例如如LOI等人于2016年12月发表在IEEE Photonics Journal第8卷第6期中的Transfer Printing ofAlGaInAs/InP Etched Facet Lasers to Si Substrates所述，其全部内容通过引用并入本文。
通常，MTP涉及使用弹性体印模将一个或多个微型装置从原生衬底(nativesubstrate)转印到非原生衬底上。具体地，在每个微型装置下形成钻蚀(undercut)，使得微型装置仅在其端点(也称为系链)锚定到原生衬底。然后通过弹性体印模将一个或多个微型装置从原生衬底转印到目标非原生衬底。在通过范德瓦耳斯力从原生衬底转印到非原生衬底期间，将一个或多个微型装置附接到弹性体印模上。
然而，传统的MTP技术不能产生高速装置。这是因为为MTP设计的常规光子装置具有大的寄生电容。具体地，这些装置在装置的接合焊盘中具有大的寄生电容，用于将装置连接到电气部件(例如，驱动器、检测器等)。
可以以多种方式减小不适于MTP的高速装置中的寄生电容，特别是通过完全隔离接合焊盘。例如，可以通过将接合焊盘周围的沟槽蚀刻到晶片的半绝缘或绝缘部分中来实现接合焊盘的隔离。然而，用于减小不适于MTP的高速装置中的寄生电容的这些解决方案无法容易地转印到适于MTP的高速装置。
因此，减小适于MTP的光子装置的接合焊盘的寄生电容将是有利的，从而实现高速操作。
发明内容
在一般层面上，本发明的实施方案提供了一种适于MTP的转印模具，其中该转印模具包括光电子装置，该光电子装置具有低电容接合焊盘。本发明的实施方案还提供了一种制造适于MTP的转印模具的方法，其中所制造的转印模具包括光电子装置，该光电子装置具有低电容接合焊盘。本发明的其他实施方案提供了一种混合III-V/Si光电子装置和一种经由转印工艺制造混合III-V/Si光电子装置的方法。
在第一方面，本发明的实施方案提供了一种制造转印模具的方法，该转印模具包括适于经由转印工艺接合到硅基平台的光电子装置，该方法包括以下步骤：
在半导体堆叠中提供非导电隔离区域，该半导体堆叠包括衬底上方的牺牲层；以及
将隔离沟槽从该半导体堆叠的上表面蚀刻到该半导体堆叠中，使得该隔离沟槽仅延伸到该半导体堆叠的在该牺牲层上方的区域，其中该隔离沟槽和该非导电隔离区域一起将该光电子装置中的接合焊盘与波导区域分离。
因此，当该接合焊盘通过该隔离沟槽和该非导电隔离区域一起与该波导区域分离时，该接合焊盘通过该隔离沟槽和该非导电隔离区域的组合与该波导区域隔离。因此，减小了该接合焊盘中的寄生电容，从而形成低电容接合焊盘。因此，可以实现高速操作。
根据第一方面的方法可具有以下可选特征中的任一者或在其相容的程度上的任何组合。
如本文所用，术语“竖直”和“水平”应理解为相对于衬底，使得“竖直”垂直于衬底的上表面，并且“水平”涉及位于与沿衬底的上表面的平面平行的任何平面内的方向。应当理解，术语“上”和“下”应视为相对于衬底，使得半导体堆叠的“下”层比“较高”层更靠近衬底。
如本文所用，术语“隔离的”应理解为电隔离的。
该非导电隔离区域和该隔离沟槽可以位于该光电子装置中的该接合焊盘和该波导区域之间，以将该接合焊盘与该波导区域隔开。
该非导电区域和该隔离沟槽可以一起将该接合焊盘与该波导区域横向分离(或横向隔开)，从而将该接合焊盘与该波导区域隔离。应当理解，通过横向分离该接合焊盘和该波导区域，该接合焊盘和该波导区域在水平方向上彼此隔开。
该波导区域可用于引导光通过该光电子装置，并且该接合焊盘可用于提供到该光电子装置的电连接。
该衬底可以是原生衬底，更具体地讲，是在转印工艺中该光电子装置稍后可从其转印到非原生硅基平台的原生衬底。
该半导体堆叠可以是III-V半导体堆叠。因此，该光电子装置可以是III-V光电子装置。
当蚀刻该隔离沟槽使得其仅延伸到该半导体堆叠的在该牺牲层上方的区域时，该隔离沟槽在该半导体堆叠的在该牺牲层上方的区域处终止并且不延伸到该牺牲层本身。具体地，该隔离沟槽仅部分地延伸进该半导体堆叠中，使得该半导体装置的中间层可以保持在该隔离沟槽的底部(即下端)和该牺牲层之间。
可选地，该非导电隔离区域可以是铁掺杂的非导电隔离区域。
在一些实施方案中，该半导体堆叠可包括铁掺杂层。因此，该非导电隔离区域可以是该半导体堆叠中的铁掺杂层。该铁掺杂层可以在牺牲层上方。在这些实施方案中，可以将该隔离沟槽从该半导体堆叠的上表面蚀刻到/进入该铁掺杂层，以将该波导区域与该接合焊盘分离(并因此隔离)。
在其他实施方案中，可以通过注入在该半导体堆叠中产生该非导电隔离区域。在这些实施方案中，该方法可包括在该隔离沟槽下面(即下方)的该半导体堆叠中注入离子的步骤。在一些实例中，这些离子选自以下列表：氢、氦、氧和铁。
所注入的非导电隔离区域可以从所蚀刻的隔离沟槽的底部(即下端)延伸到该牺牲层。因此，所蚀刻的隔离沟槽可以从该半导体堆叠的上表面延伸到所注入的非导电隔离区域，以将该波导区域与该接合焊盘分离(并因此隔离)。
该半导体堆叠还可包括第一掺杂层、第二掺杂层和光学有源层(例如，多量子阱层)。该第一掺杂层可包含与该第二掺杂层不同种类的掺杂剂。具体地，该第一掺杂层可具有与该第二掺杂层相反的掺杂类型。例如，该第一掺杂层可以是p掺杂的，而该第二掺杂层可以是n掺杂的(或反之亦然)。
该第一掺杂层可以在该光学有源层之上，并且该光学有源层可以在该第二掺杂层之上。
该半导体堆叠还可包括在该第一掺杂层之上的重掺杂层，该重掺杂层包含与该第一掺杂层相同种类的掺杂剂。该重掺杂层可具有比该第一掺杂层高的掺杂剂浓度。
在该半导体堆叠包括铁掺杂层的实施方案中，该第二掺杂层可以在该铁掺杂层之上。
在一些实施方案中，该方法还可包括在该隔离沟槽中提供苯并环丁烯(BCB)填充物或其他聚合物填充物(其可以是旋涂的)的步骤。该BCB填充物可以保持该接合焊盘的隔离(并因此保持低电容)。
在其他实施方案中，该方法还可包括在该隔离沟槽中从该非导电隔离区域外延生长铁掺杂材料的步骤。在该隔离沟槽中生长的该铁掺杂材料可以机械地增强该光电子装置，同时保持该接合焊盘的隔离(并因此保持低电容)。
在一些实施方案中，该方法还可包括从该非导电隔离区域外延生长铁掺杂材料以形成该接合焊盘的步骤。因此，该接合焊盘可以由铁掺杂材料形成。这可以机械地增强该光电子装置。在这些实施方案中，该方法可包括在从该非导电隔离区域外延生长该铁掺杂材料以形成该接合焊盘之前形成该波导区域的步骤。
该方法还可包括以下步骤：
提供与该重掺杂区域和该接合焊盘电连接的第一电触点；以及
提供与该第二掺杂区域电连接的第二电触点。
该方法还可包括蚀刻掉该牺牲层的步骤。具体地，该牺牲层可被蚀刻掉，从而留下将该光电子装置与该衬底隔开的钻蚀区域。在此步骤之后，该光电子装置可通过一个或多个系链机械连接到该衬底。然后，所得到的转印模具准备好进行微转印，并接合到硅基平台。
在第二方面，本发明的实施方案提供了一种制造转印模具的方法，所制造的转印模具包括适于经由转印工艺接合到硅基平台的光电子装置，该方法包括以下步骤：
在半导体堆叠的未掺杂区域的一部分中产生第一掺杂区域，该半导体堆叠包括在第二掺杂区域上方的光学有源层，其中该第一掺杂区域包含与该第二掺杂区域不同种类的掺杂剂；以及
将隔离沟槽从该半导体堆叠的上表面蚀刻到该半导体堆叠中到达该第二掺杂区域，其中该隔离沟槽将包括该第一掺杂区域的波导区域与该未掺杂区域的其余部分分离，该未掺杂区域的该其余部分形成该光电子装置的未掺杂接合焊盘。
通过将该第一掺杂区域的掺杂定位到该波导区域，通过该隔离沟槽将该未掺杂接合焊盘与该波导区域分离并因此隔离。此外，当该接合焊盘未掺杂时，该接合焊盘中的寄生电容减小，从而形成低电容接合焊盘。因此，可以实现高速操作。
第二方面的方法可具有以下可选特征中的任一者或在其相容的程度上的任何组合。
该半导体堆叠可位于衬底上方。如本文所用，术语“竖直”和“水平”应理解为相对于衬底，使得“竖直”垂直于衬底的上表面，并且“水平”涉及位于与沿衬底的上表面的平面平行的任何平面内的方向。
应当理解，术语“上”和“下”应视为相对于衬底，使得半导体堆叠的“下”层比半导体堆叠的“较高”层更靠近衬底。
如本文所用，术语“隔离的”应理解为电隔离的。
该隔离沟槽可以位于该光电子装置中的该未掺杂接合焊盘和该波导区域之间，以将该未掺杂接合焊盘与该波导区域隔开。
该隔离沟槽可以横向分离(或横向隔开)该未掺杂接合焊盘和该波导区域，从而将该未掺杂接合焊盘与该波导区域隔离。应当理解，通过横向分离该未掺杂接合焊盘和该波导区域，该未掺杂接合焊盘和该波导区域在水平方向上彼此隔开。
该波导区域可用于引导光通过该光电子装置，并且该接合焊盘可用于提供到该光电子装置的电连接。
该衬底可以是原生衬底，更具体地讲，是在转印工艺中该光电子装置稍后可从其转印到非原生硅基平台的原生衬底。
该半导体堆叠可以是III-V半导体堆叠。因此，该光电子装置可以是III-V光电子装置。
该第一掺杂区域可具有与该第二掺杂区域相反的掺杂类型。例如，该第一掺杂区域可以是p掺杂的，而该第二掺杂区域可以是n掺杂的(或反之亦然)。
可通过掺杂剂的局部扩散在该半导体堆叠中产生该第一掺杂区域。
在一些实施方案中，该方法还可包括在该隔离沟槽中提供苯并环丁烯(BCB)填充物或其他聚合物填充物(其可以是旋涂的)的步骤。该BCB填充可保持接合焊盘的隔离(并且因此保持低电容)，同时机械地增强该光电子装置。
在一些实施方案中，该方法还可包括在该第一掺杂区域的一部分中产生重掺杂区域的步骤，该重掺杂区域包含与该第一掺杂区域相同种类的掺杂剂。该重掺杂区域可具有比该第一掺杂区域高的掺杂剂浓度。
该方法还可包括以下步骤：
提供与该重掺杂区域和该接合焊盘电连接的第一电触点；以及
提供与该第二掺杂区域电连接的第二电触点。
在一些实施方案中，该半导体堆叠可包括该衬底上方的牺牲层。
该方法还可包括蚀刻掉该牺牲层的步骤。具体地，该牺牲层可被蚀刻掉，从而留下将该光电子装置与该衬底隔开的钻蚀区域。在此步骤之后，该光电子装置可通过一个或多个系链机械连接到该衬底。然后，所得到的转印模具准备好进行微转印，并接合到硅基平台。
在第三方面，本发明的实施方案提供了一种通过第一方面或第二方面的方法制造的转印模具，该转印模具包括关于其所述的可选特征中的任一者或在其相容的程度上的任何组合。
在第四方面，本发明的实施方案提供了一种包括光电子装置和衬底的转印模具，该光电子装置适于经由转印工艺接合到硅基平台，其中该光电子装置包含用于引导光通过该光电子装置的波导区域、用于提供到该光电子装置的电连接的接合焊盘、隔离沟槽和非导电铁掺杂隔离区域，并且其中该接合焊盘通过该隔离沟槽和该铁掺杂隔离区域与该波导区域分离。
可选地，该铁掺杂隔离区域是该光电子装置的铁掺杂层。
该隔离沟槽可从该光电子装置的上表面竖直延伸到/进入该光电子装置的该铁掺杂层，使得该隔离沟槽和该铁掺杂层一起横向分离并且因此隔离该波导区域与该接合焊盘。应当理解，通过横向分离该接合焊盘和该波导区域，该接合焊盘和该波导区域在水平方向上彼此隔开。
在第五方面，本发明的实施方案提供了一种包括光电子装置和衬底的转印模具，该光电子装置适于经由转印工艺接合到硅基平台，其中该光电子装置包括用于引导光通过该光电子装置的波导区域、用于提供到该光电子装置的电连接的接合焊盘、隔离沟槽和非导电离子注入隔离区域，并且其中该接合焊盘通过该隔离沟槽和该离子注入区域与该波导区域分离。
可选地，该隔离沟槽可从该光电子装置的上表面竖直延伸到/进入该离子注入区域，使得该隔离沟槽和该离子注入区域一起横向分离并且因此隔离该波导区域和该接合焊盘。应当理解，通过横向分离该接合焊盘和该波导区域，该接合焊盘和该波导区域在水平方向上彼此隔开。可以通过在注入之前提供保护涂层，例如厚的光致抗蚀剂层，来形成该隔离沟槽。
第四方面或第五方面的转印模具可具有以下可选特征中的任一者或在其相容的程度上的任何组合。
该非导电隔离区域和该隔离沟槽可以位于该光电子装置中的该接合焊盘和该波导区域之间，以将该接合焊盘与该波导区域隔开。
该光电子装置可包括光学有源层、第一掺杂区域和第二掺杂区域。该光学有源层可以分离该第一掺杂区域和该第二掺杂区域。具体地，该第一掺杂区域可以在该光学有源层之上，该光学有源层可以在该第二掺杂区域之上。该第一掺杂区域可包含与该第二掺杂区域不同种类的掺杂剂。具体地，该第一掺杂区域可具有与该第二掺杂区域相反的掺杂类型。例如，该第一掺杂区域可以是p掺杂的，而该第二掺杂区域可以是n掺杂的(或反之亦然)。
在一些实施方案中，该隔离沟槽可包含铁掺杂材料填充物。该铁掺杂材料填充物可以横向分离并机械地连接该波导区域和该接合焊盘。该铁掺杂材料是非导电的，因此该铁掺杂材料填充物保持该接合焊盘与该波导区域的隔离。以此方式，该铁掺杂材料填充物保持低电容接合焊盘，但机械地增强该光电子装置。
在一些实施方案中，该接合焊盘可包含铁掺杂材料。
在第六方面，本发明的实施方案提供了一种包括光电子装置和衬底的转印模具，该光电子装置适于经由转印工艺接合到硅基平台，其中该光电子装置包括：
波导区域，该波导区域包括第一掺杂区域、第二掺杂区域和光学有源区域，该第一掺杂区域包含与该第二掺杂区域不同种类的掺杂剂；和
未掺杂接合焊盘，其中该未掺杂接合焊盘通过隔离沟槽与该波导区域分离。
因此，由于该接合焊盘是未掺杂的并且与该波导区域分离，该接合焊盘中的寄生电容减小，从而形成低电容接合焊盘。因此，能够实现高速操作。
应当理解，未掺杂接合焊盘可以是不包含掺杂剂的非导电接合焊盘。
该隔离沟槽可以位于该光电子装置中的该未掺杂接合焊盘和该波导区域之间，以将该接合焊盘与该波导区域隔开。
该隔离沟槽可以一起横向分离(或横向隔开)该未掺杂接合焊盘和该波导区域，从而将该未掺杂接合焊盘与该波导区域隔离。应当理解，通过横向分离该未掺杂接合焊盘和该波导区域，该未掺杂接合焊盘和该波导区域在水平方向上彼此隔开。
该波导区域可用于引导光通过该光电子装置，并且该接合焊盘可用于提供到该光电子装置的电连接。
在一些实施方案中，该第一掺杂区域可以定位到/局限在该波导区域。
该转印模具可包括该光电子装置下面的衬底。
第四方面、第五方面或第六方面的转印模具可具有以下可选特征中的任一者或在其相容的程度上的任何组合。
如本文所用，术语“竖直”和“水平”应理解为相对于衬底，使得“竖直”垂直于衬底的上表面，并且“水平”涉及位于与沿衬底的上表面的平面平行的任何平面内的方向。
应当理解，术语“上”和“下”应视为相对于衬底，使得衬底形成转印模具的“最下”层。
如本文所用，术语“隔离的”应理解为光隔离的。
该衬底可以是原生衬底，更具体地讲，是在转印工艺中该光电子装置稍后可从其转印到非原生硅基平台的原生衬底。
该光电子装置可以是III-V光电子装置，因为它包括由基于III-V族的半导体形成的部件。
该光电子装置可与该衬底隔开。具体地，钻蚀区域可以将该衬底与该光电子装置隔开。该光电子装置可通过一个或多个系链机械地连接到该衬底。
在一些实施方案中，该隔离沟槽可包含苯并环丁烯(BCB)填充物。因此，该BCB填充物横向分离并机械地连接该波导区域和该接合焊盘。以此方式，该BCB填充物机械地增强该光电子装置，同时保持该接合焊盘的隔离(和低电容)。
可选地，该光电子装置可包括在该第一掺杂区域之上的重掺杂区域，该重掺杂区域包含与该第一掺杂区域相同种类的掺杂剂。该第一掺杂区域可具有比该第一掺杂区域高的掺杂剂浓度。
该光电子装置还可包括第一电触点和第二电触点。
该第一电触点可以电连接到该重掺杂区域和该接合焊盘。该第二电触点可以电连接到该第二掺杂区域。
在第七方面，本发明的实施方案提供了一种通过转印工艺制造混合III-V光电子装置的方法，该方法包括含使用弹性体印模将第三方面、第四方面、第五方面或第六方面中任一者的转印模具的光电子装置从衬底转印到硅基平台，其中该光电子装置为III-V光电子装置。
在第八方面，本发明的实施方案提供了一种通过转印工艺制造混合III-V/Si光电子装置的方法，该混合III-V/Si光电子装置包括接合到硅基平台的III-V光电子装置，其中该III-V光电子装置包括波导区域和接合焊盘，该方法包括以下步骤：
在该硅基平台中蚀刻沟槽；以及
将该III-V光电子装置接合到该硅基平台，使得该沟槽在该接合焊盘下面。
以此方式，可增加该接合焊盘与该硅基平台之间的间隔，使得可减小该III-V半导体装置的该接合焊盘与该硅基平台之间的寄生电容耦合。
第八方面的方法还可包括使用印模(其可由弹性体形成)将III-V光电子装置从衬底转印到硅基平台的步骤。
如本文所用，术语“竖直”和“水平”应理解为相对于硅基平台的下表面，使得“竖直”垂直于硅基平台的下表面，并且“水平”涉及位于与沿硅基平台的下表面的平面平行的任何平面内的方向。
应当理解，术语“上”和“下”应视为相对于硅基平台，使得硅基平台形成混合III-V/Si光电子装置的“最下”层。
通过在该接合焊盘下面的该硅基平台中蚀刻沟槽，该III-V光电子装置和该硅基平台之间的间隔在该混合III-V/Si光电子装置的在该接合焊盘下面的区域处可以比在该混合III-V/Si光电子装置的不在该接合焊盘下面的区域处大。
具体地，该III-V光电子装置与该硅基平台之间的在该接合焊盘下面的间隔可以大于该III-V光电子装置与该硅基平台之间的在该波导区域下面的间隔。
可以部分或完全蚀刻掉该硅基平台的在该接合焊盘下面的部分。以此方式，可减少(或消除)该接合焊盘与该硅基平台之间的寄生电容耦合，从而减少该接合焊盘中的寄生电容。
例如，可以将该硅基平台中的该沟槽蚀刻到约1μm至100μm范围内的深度。特别地，该硅基平台中的该沟槽可具有约10μm的深度。
该III-V光电子装置可包括隔离沟槽，该隔离沟槽将该波导区域与该接合焊盘分离(例如，横向隔开)。
该III-V光电子装置还可包括非导电隔离区域。该隔离沟槽和该非导电隔离区域可以一起分离并且因此隔离该III-V光电子装置中的该接合焊盘与该波导区域。
如本文所用，术语“隔离的”应理解为电隔离的。
该非导电隔离区域可以是铁掺杂非导电隔离区域或层。该隔离沟槽可以从该III-V光电子装置的上表面竖直延伸到/进入该光电子装置的该铁掺杂层，使得该隔离沟槽和该铁掺杂层一起分离并且因此隔离该波导区域与该接合焊盘。
另选地，该非导电隔离区域可以是非导电离子注入隔离区域。该隔离沟槽可以从该III-V光电子装置的上表面竖直延伸到/进入该离子注入区域，使得该隔离沟槽和该离子注入区域一起分离并且因此隔离该波导区域与该接合焊盘。
该III-V光电子装置可包括光学有源层、第一掺杂区域和第二掺杂区域。该光学有源层可以分离该第一掺杂区域和该第二掺杂区域。具体地，该第一掺杂区域可以在该光学有源层之上，该光学有源层可以在该第二掺杂区域之上。该第一掺杂区域可包含与该第二掺杂区域不同种类的掺杂剂。具体地，该第一掺杂区域可具有与该第二掺杂区域相反的掺杂类型。例如，该第一掺杂区域可以是p掺杂的，而该第二掺杂区域可以是n掺杂的(或反之亦然)。
在一些实施方案中，该隔离沟槽可包含铁掺杂材料填充物。该铁掺杂材料填充物可以横向分离并机械地连接该波导区域和该接合焊盘。该铁掺杂材料是非导电的，因此该铁掺杂材料填充物保持该接合焊盘与该波导区域的隔离。以此方式，该铁掺杂材料填充物保持低电容接合焊盘，但机械地增强该光电子装置。
在一些实施方案中，该接合焊盘可包含铁掺杂材料。
在其他实施方案中，该接合焊盘可以是未掺杂的，并且该未掺杂接合焊盘可以通过该隔离沟槽与该波导区域分离并且因此隔离。在这些实施方案中，该第一掺杂区域可以定位到/局限在该波导区域。
在一些实施方案中，该隔离沟槽可包含苯并环丁烯(BCB)填充物或其他聚合物填充物。因此，该BCB填充物横向分离并机械地连接该波导区域和该接合焊盘。
可选地，该III-V光电子装置可包括在该第一掺杂区域之上的重掺杂区域，该重掺杂区域包含与该第一掺杂区域相同种类的掺杂剂。该第一掺杂区域可具有比该第一掺杂区域高的掺杂剂浓度。
该混合III-V/Si光电子装置还可包括第一电触点和第二电触点。
该第一电触点可以电连接到该III-V光电子装置的该重掺杂区域和该接合焊盘。该第二电触点可以电连接到该III-V光电子装置的该第二掺杂区域。
在第九方面，本发明的实施方案提供了一种混合III-V/Si光电子装置，该混合III-V/Si光电子装置包括接合到硅基平台的III-V光电子装置，该III-V光电子装置包括用于引导光通过该光电子装置的波导区域和用于提供到该光电子装置的电连接的接合焊盘，其中该硅基平台包括该接合焊盘下面的沟槽。
以此方式，该III-V光电子装置和该硅基平台之间的间隔在该混合III-V/Si光电子装置的在该接合焊盘下面的区域处比在该混合III-V/Si光电子装置的不在该接合焊盘下面的区域处大。因此，可减小该接合焊盘和该硅基平台之间的寄生电容耦合，从而减小该接合焊盘的寄生电容。
该III-V光电子装置与该硅基平台之间的在该接合焊盘下面的间隔可以大于该III-V光电子装置与该硅基平台之间的在该波导区域下面的间隔。
可以部分或完全蚀刻掉该硅基平台的在该接合焊盘下面的部分以形成该沟槽。以此方式，可减少(或消除)该接合焊盘与该硅基平台之间的寄生电容耦合，从而减少该接合焊盘中的寄生电容。
例如，该硅基平台中的该沟槽可具有约1μm至100μm范围内的深度。特别地，该硅基平台中的该沟槽可具有约10μm的深度。
该III-V光电子装置可包括隔离沟槽，该隔离沟槽将该波导区域与该接合焊盘分离(例如，横向隔开)。
该III-V光电子装置还可包括非导电隔离区域。该隔离沟槽和该非导电隔离区域可以一起分离并且因此隔离该III-V光电子装置中的该接合焊盘与该波导区域。
如本文所用，术语“隔离的”应理解为电隔离的。
该非导电隔离区域可以是铁掺杂非导电隔离区域或层。该隔离沟槽可以从该III-V光电子装置的上表面竖直地延伸到/进入该光电子装置的该铁掺杂层，使得该隔离沟槽和该铁掺杂层一起分离并且因此隔离该波导区域与该接合焊盘。
另选地，该非导电隔离区域可以是非导电离子注入隔离区域。该隔离沟槽可以从该III-V光电子装置的上表面竖直延伸到/进入该离子注入区域，使得该隔离沟槽和该离子注入区域一起分离并且因此隔离该波导区域与该接合焊盘。
该III-V光电子装置可包括光学有源层、第一掺杂区域和第二掺杂区域。该光学有源层可以分离该第一掺杂区域和该第二掺杂区域。具体地，该第一掺杂区域可以在该光学有源层之上，该光学有源层可以在该第二掺杂区域之上。该第一掺杂区域可包含与该第二掺杂区域不同种类的掺杂剂。具体地，该第一掺杂区域可具有与该第二掺杂区域相反的掺杂类型。例如，该第一掺杂区域可以是p掺杂的，而该第二掺杂区域可以是n掺杂的(或反之亦然)。
在一些实施方案中，该隔离沟槽可包含铁掺杂材料填充物。该铁掺杂材料填充物可以横向分离并机械地连接该波导区域和该接合焊盘。该铁掺杂材料是非导电的，因此该铁掺杂材料填充物保持该接合焊盘与该波导区域的隔离。以此方式，该铁掺杂材料填充物保持低电容接合焊盘，但机械地增强该光电子装置。
在一些实施方案中，该接合焊盘可包含铁掺杂材料。
在其他实施方案中，该接合焊盘可以是未掺杂的，并且该未掺杂接合焊盘可以通过该隔离沟槽与该波导区域分离并且因此隔离。在这些实施方案中，该第一掺杂区域可以定位到/局限在该波导区域。
在一些实施方案中，该隔离沟槽可包含苯并环丁烯(BCB)填充物或其他聚合物填充物。因此，该BCB填充物横向分离并机械地连接该波导区域和该接合焊盘。
可选地，该III-V光电子装置可包括在该第一掺杂区域之上的重掺杂区域，该重掺杂区域包含与该第一掺杂区域相同种类的掺杂剂。该第一掺杂区域可具有比该第一掺杂区域高的掺杂剂浓度。
该混合III-V/Si光电子装置还可包括第一电触点和第二电触点。
该第一电触点可以电连接到该III-V光电子装置的该重掺杂区域和该接合焊盘。该第二电触点可以电连接到该III-V光电子装置的该第二掺杂区域。
任何上述方面的光电子装置可以是例如电吸收调制器(EAM)。
应当理解，上述方面的转印模具/混合III-V/Si光电子装置的结构可以通过二次离子质谱(SIMS)分析来检测。可以在二次电子显微镜(SEM分析)和SIMS分析中检测铁掺杂材料的生长。
附图说明
现在将参照附图通过示例描述本发明的实施方案，其中：
图1是根据本发明的一个实施方案的转印模具的示意性截面；
图2a和图2b示出了根据本发明的一个实施方案的制造转印模具的方法；
图3示出了根据本发明的另一实施方案的转印模具的示意性截面；
图4示出了根据本发明的另一实施方案的转印模具的示意性截面；
图5a至图5c示出了根据本发明的另一实施方案的制造转印模具的方法；
图6示出了根据本发明的一个实施方案的混合III-V/Si光电子装置；并且
图7示出了根据本发明的一个实施方案的混合III-V/Si光电子装置。
具体实施方式
现在将参照附图讨论本发明的各方面和各实施方案。其他方面和实施方案对于本领域技术人员来说是显而易见的。以下结合附图阐述的详细描述旨在作为本发明的示例性实施方案的描述，而不是旨在代表可以构造或利用本发明的唯一形式。
图1示出了根据本发明的一个实施方案的转印模具1(也称为装置试样)的示意性截面。沿线(x)看该截面，装置的波导10沿该线引导光。转印模具1包括III-V光电子装置2和原生III-V衬底3。转印模具1适用于MTP工艺，其中使用弹性体印模将光电子装置2从原生衬底3转印到非原生平台，例如硅基平台。光电子装置2然后可以接合到非原生硅基平台以形成混合III-V/Si光电子装置。
光电子装置2通过钻蚀区域4与衬底3间隔开，但通过系链5机械地连接到衬底3。在MTP工艺中，弹性体印模将光电子装置2从衬底3提起，由此切断系链5，使得光电子装置2然后可以被转印到非原生平台。
光电子装置2包括波导区域10和接合焊盘11。波导区域10是光电子装置2中光模式在其中传播的区域，并且由p掺杂区域12、光学有源层13和n掺杂区域14形成。光学有源层13(例如，多量子阱层)将p掺杂区域12与n掺杂区域14分离，其中光学有源层13在n掺杂区域14之上，并且p掺杂区域12在光学有源层13之上。
隔离沟槽15从光电子装置2的顶表面朝向衬底3竖直延伸到光电子装置2中。隔离沟槽15横向分离波导区域10和接合焊盘11，并且包含BCB填充物。
在隔离沟槽15下面形成非导电离子注入隔离区域16。离子注入隔离区域16从隔离沟槽15的下端(即底部)延伸到光电子装置2的下表面。因此，隔离沟槽15和离子注入隔离区域16一起分离并且因此隔离波导区域10与接合焊盘11。
非导电离子注入隔离区域可包括氢离子、氦离子、氧离子或铁离子。
波导区域10还包括在p掺杂区域12之上的p+掺杂区域17。金属n触点18电连接到n掺杂区域14，p触点19电连接到p+掺杂区域17和接合焊盘11。
虽然图中未示出，但是在制造图1的转印模具1的方法中，提供了III-V半导体堆叠。该半导体堆叠位于原生衬底3上方，并且包括在该原生衬底3之上的牺牲层、在该牺牲层之上的n掺杂层、在该n掺杂层之上的光学有源层、在该光学有源层之上的p掺杂层以及在该p掺杂层之上的p+掺杂层。
例如，该原生衬底3可以是磷化铟(InP)衬底，该牺牲层可以是砷化铟镓(InGaAs)牺牲层或砷化铝铟(AlInAs)牺牲层，该n掺杂层可以是n掺杂磷化铟(N-InP)层，该光学有源层可以是砷化铝铟镓(AlInGaAs)多量子阱层，该p掺杂层可以是p掺杂磷化铟(P-InP)层，并且该p+掺杂层可以是p掺杂砷化铟镓(P-InGaAs)层。
在半导体堆叠中从其上表面蚀刻隔离沟槽15，使得隔离沟槽15竖直向下延伸到该半导体堆叠中。使用标准的图案化和蚀刻技术。
隔离沟槽15延伸穿过p+掺杂层、p掺杂层、光学有源层并进入n掺杂层。隔离沟槽15终止于n掺杂层中，因此不延伸到/进入牺牲层。这样，隔离沟槽15的底部在n掺杂层中。
接着，将离子(例如，氢离子、氦离子、氧离子或铁离子)从隔离沟槽15的底部注入到n掺杂层的一部分中以形成离子注入区域16。该离子注入使n掺杂层的一部分不导电，使得离子注入区域16不导电。离子注入区域16从隔离沟槽15的底部延伸到或穿过牺牲层。因此，竖直延伸的隔离沟槽15和非导电离子注入区域16一起横向隔开和隔离波导区域10与接合焊盘11。
接下来，在隔离沟槽15中提供BCB填充物，该BCB填充物保持接合焊盘11与波导区域10的分离并且因此保持隔离，但机械地增强光电子装置。
将牺牲层从n掺杂层下面蚀刻掉，以将光电子装置2与原生衬底3竖直隔开。使用标准蚀刻技术来蚀刻掉牺牲层，从而留下钻蚀区域4和机械地连接光电子装置2和衬底3的系链5。
此外，将该半导体堆叠的一部分蚀刻(使用标准图案化和蚀刻技术)到n掺杂层，并且n触点18电连接到n掺杂层。p触点19电连接到波导区域10中的p+掺杂层和接合焊盘11。
在图2a和图2b中示出了制造根据本发明的一个实施方案的转印模具100的另选方法。图2b示出了所制造的转印模具100。
在该方法的第一步骤中，如图2a所示，提供了III-V半导体堆叠150。
半导体堆叠150包括在原生衬底103之上的牺牲层151、在牺牲层151之上的铁掺杂层152、在铁掺杂层152之上的n掺杂层153、在n掺杂层153之上的光学有源(多量子阱)层154、在光学有源层154之上的p掺杂层155以及在p掺杂层155之上的p+掺杂层156。
例如，原生衬底103可以是磷化铟(InP)衬底，牺牲层151可以是砷化铟镓(InGaAs)牺牲层，铁掺杂层152可以是InP层，n掺杂层153可以是n掺杂磷化铟(N-InP)层，光学有源层154可以是砷化铝铟镓(AlInGaAs)多量子阱层，p掺杂层155可以是p掺杂磷化铟(P-InP)层，并且p+掺杂层156可以是p掺杂砷化铟镓(P-InGaAs)层。
使用标准图案化和蚀刻技术将隔离沟槽115(图2b中所示)蚀刻到铁掺杂层152。具体地，蚀刻隔离沟槽115，使得隔离沟槽115终止于铁掺杂层152中，并且不延伸到牺牲层151。
隔离沟槽115横向分离和隔离波导区域110与接合焊盘111(如图2b所示)。波导区域110是光电子装置102中光模式传播的区域，并且由(p掺杂层155的)p掺杂区域112、光学有源层154和(n掺杂层153的)n掺杂区域114形成。
隔离沟槽115从光电子装置2的顶表面竖直延伸到铁掺杂层152，使得隔离沟槽115和非导电铁掺杂层152一起分离并且因此隔离接合焊盘111与波导区域110。
接着，在隔离沟槽115中提供BCB填充物，该BCB填充物保持接合焊盘111与波导区域110的分离并且因此保持隔离，但机械地增强光电子装置102。
从铁掺杂层152下面蚀刻掉牺牲层151，以将光电子装置102和原生衬底103竖直隔开。使用标准蚀刻技术(例如，使用HF的湿法蚀刻)来蚀刻掉牺牲层151，从而留下钻蚀区域104和机械地连接光电子装置102与衬底103的系链105。
此外，半导体堆叠150的一部分被蚀刻(使用标准图案化和蚀刻技术)到n掺杂层153，并且n触点118电连接到n掺杂层153。p触点119电连接到波导区域110中的p+掺杂层156和接合焊盘111。
在所制造的转印模具100(参见例如图2b)中，光电子装置102通过钻蚀区域104与原生衬底103间隔开，但通过系链105机械地连接到衬底103。
隔离沟槽115和铁掺杂区域152一起分离并且因此隔离波导区域110与接合焊盘111。
图3示出了根据本发明的一个实施方案的变型转印模具200。转印模具200包括与图2b所示的转印模具100类似的特征，类似的特征具有对应的附图标记(例如，铁掺杂层252对应于铁掺杂层152)。
具体地，转印模具200类似于转印模具100，不同之处在于：不是在隔离沟槽215中提供BCB填充物，而是从隔离沟槽215中的铁掺杂层252外延生长铁掺杂材料，使得隔离沟槽215包含铁掺杂材料填充物260。铁掺杂材料填充物260机械地增强光电子装置202，同时保持接合焊盘211与波导区域210的隔离。
图4示出了另一变型转印模具300。转印模具300包括与图3所示的转印模具200类似的特征，类似的特征具有对应的附图标记(例如，铁掺杂层352对应于铁掺杂层252)。
转印模具300类似于转印模具200，不同之处在于，接合焊盘是包含铁掺杂材料的铁掺杂接合焊盘311。在制造转印模具300的方法中，去除半导体堆叠在隔离沟槽215的与波导区域310相对的横向侧上的部分，并且从铁掺杂层352外延生长铁掺杂材料以形成铁掺杂接合焊盘311。铁掺杂接合焊盘311与波导区域310隔离，因为铁掺杂接合焊盘311不导电。
图5a至图5c示出了根据本发明的另一实施方案的制造转印模具400的另选方法。所制造的转印模具400如图5c所示。
在该方法的第一步骤中，如图5a所示，在衬底403上面提供III-V半导体堆叠450。
半导体堆叠450包括在原生衬底403之上的牺牲层451、在牺牲层451之上的n掺杂层453、在n掺杂层453之上的光学有源(多量子阱)层454及在光学有源层454之上的非掺杂层470。
例如，原生衬底403可以是磷化铟(InP)衬底，牺牲层451可以是砷化铟镓(InGaAs)牺牲层，n掺杂层453可以是n掺杂磷化铟(N-InP)层，光学有源层454可以是砷化铝铟镓(AlInGaAs)多量子阱层，并且非掺杂层470可以是非掺杂磷化铟(InP)层。
接着，如图5b所示，通过p掺杂剂的局部扩散或通过使用导致p掺杂的离子(例如锌)的注入，在未掺杂层470的一部分中产生p掺杂区域471。p掺杂区域471朝向光学有源层454向下延伸到半导体堆叠450中。
然后通过p掺杂剂的进一步局部扩散在p掺杂区域471中产生p+掺杂区域472。
接着，如图5c所示，将隔离沟槽415从半导体堆叠450的上表面蚀刻到半导体堆叠中到达n掺杂层453。隔离沟槽415横向地分离并因此隔离包括p掺杂区域471和p+掺杂区域472的波导区域410与未掺杂接合焊盘411。使用标准的图案化和蚀刻技术。
接着，在隔离沟槽415中提供BCB填充物，该BCB填充物保持未掺杂接合焊盘411与波导区域410的隔离，但机械地增强光电子装置402。
从n掺杂层453下面蚀刻掉牺牲层451，以将光电子装置402与原生衬底403竖直隔开。使用标准蚀刻技术来蚀刻掉牺牲层451，从而留下钻蚀区域404和机械地连接光电子装置402与衬底403的系链405。
此外，半导体堆叠450的一部分被蚀刻(使用标准图案化和蚀刻技术)到n掺杂层453，并且n触点418电连接到n掺杂层453。p触点419电连接到波导区域410中的p+掺杂层472和未掺杂接合焊盘411。
在所制造的转印模具400(参见例如图5c)中，光电子装置502通过钻蚀区域404与原生衬底403隔开，但通过系链405机械地连接到衬底403。
p掺杂区域471和p+掺杂区域472被局限在波导区域410。
由于接合焊盘411是未掺杂的，并且通过隔离沟槽415与波导区域410横向分离，所以降低了未掺杂接合焊盘411中的寄生电容。
图6示出了根据本发明的一个实施方案的混合III-V/Si光电子装置1000。混合III-V/Si光电子装置包括接合到硅基平台1003的III-V光电子装置1002。混合III-V/Si光电子装置通过MTP工艺形成。在MTP工艺中，使用弹性体印模将转印模具(例如分别在图1至图5中示出的转印模具1、100、200、300、400)的III-V光电子装置从原生衬底转印到硅基平台1003，以形成混合III-V/Si光电子装置1000。
光电子装置1002可以类似于上文所述的光电子装置2、102、202、302、402中的任一者。在图6所示的示例中，光电子装置1002类似于图2b所示的光电子装置102。类似的附图标记用于类似的特征。
具体地，光电子装置1002包括铁掺杂层1052、在铁掺杂层1052之上的n掺杂区域1053、在n掺杂区域1053之上的光学有源(多量子阱)层1054、在光学有源层1054之上的p掺杂区域1055以及在p掺杂区域1055之上的p+掺杂区域1056。
隔离沟槽1015从p掺杂区域1055的上表面延伸到铁掺杂层1052中。隔离沟槽1015横向分离波导区域1010和接合焊盘1011。波导区域1010包括p掺杂区域1055、光学有源层1054和n掺杂区域1053。隔离沟槽1015和铁掺杂层1052一起分离并且因此隔离接合焊盘1011与波导区域1010。
金属n触点1018电连接到n掺杂区域1053，并且金属p触点1019电连接到p+掺杂区域1056和接合焊盘1011。
如图6所示，在接合焊盘1011下面的硅基平台1003中形成沟槽1080。在光电子装置1002被定位在平台1003上并接合到该平台之前，可使用标准图案化和蚀刻技术来蚀刻沟槽1080。沟槽1080增加了接合焊盘1011和硅基平台1003之间的距离，从而减少了硅基平台1003和接合焊盘1011之间的寄生耦合。
图7示出了根据本发明的一个实施方案制造的混合III-V/Si光电子装置1100的另一视图。类似于混合III-V/Si光电子装置1000，混合III-V/Si光电子装置1100包括接合到硅基平台1103的III-V光电子装置1102。III-V/Si光电子装置1102包括光模式在其中传播的波导区域1100以及接合焊盘1111。
在接合焊盘1111下面的硅基平台1003中形成沟槽1180，以便增加接合焊盘1111和硅基平台1003之间的距离，从而减小接合焊盘1111的电容。
虽然已经结合上文描述的示例性实施方案描述了本发明，但当给出本公开时，许多等同修改和变型对于本领域技术人员而言将是显而易见的。因此，上文阐述的本发明的示例性实施方案应被视为是说明性的而非限制性的。在不背离本发明的精神和范围的情况下可以对所述实施方案作出各种改变。

Claims (24)

1.一种制造转印模具的方法，所述转印模具包括适于经由转印工艺接合到硅基平台的光电子装置，所述方法包括以下步骤：
在半导体堆叠中提供非导电隔离区域，所述半导体堆叠包括衬底上方的牺牲层；以及
将隔离沟槽从所述半导体堆叠的上表面蚀刻到所述半导体堆叠中，使得所述隔离沟槽仅延伸到所述半导体堆叠的在所述牺牲层上方的区域，其中所述隔离沟槽和所述非导电隔离区域一起将所述光电子装置中的接合焊盘与波导区域分离。
2.如权利要求1所述的方法，其中所述非导电隔离区域是所述半导体堆叠中的铁掺杂层，并且其中将所述隔离沟槽蚀刻到所述铁掺杂层以将所述波导区域与所述接合焊盘分离。
3.如权利要求1所述的方法，其中通过注入在所述半导体堆叠中产生所述非导电隔离区域。
4.如权利要求3所述的方法，其中所注入的非导电隔离区域从所蚀刻的隔离沟槽的底部延伸到所述牺牲层。
5.如任一前述权利要求所述的方法，其还包括以下步骤：
在所述隔离沟槽中提供苯并环丁烯BCB填充物。
6.如任一前述权利要求所述的方法，其还包括以下步骤：
在所述隔离沟槽中从所述非导电隔离区域外延生长铁掺杂材料。
7.如任一前述权利要求所述的方法，其还包括以下步骤：
从所述非导电隔离区域外延生长铁掺杂材料以形成所述接合焊盘。
8.如任一前述权利要求所述的方法，其中所述半导体堆叠包括第一掺杂层、第二掺杂层和光学有源层，第一掺杂区域包含与所述第二掺杂层不同种类的掺杂剂。
9.如任一前述权利要求所述的方法，其还包括以下步骤：
蚀刻掉所述牺牲层以形成将半导体装置与所述衬底隔开的钻蚀区域。
10.一种制造转印模具的方法，所制造的转印模具包括适于经由转印工艺接合到硅基平台的光电子装置，所述方法包括以下步骤：
在半导体堆叠的未掺杂区域的一部分中产生第一掺杂区域，所述半导体堆叠包括在第二掺杂区域上方的光学有源层，其中所述第一掺杂区域包含与所述第二掺杂区域不同种类的掺杂剂；以及
在所述半导体堆叠中将隔离沟槽蚀刻到所述第二掺杂区域，其中所述隔离沟槽将包括所述第一掺杂区域的波导区域与所述未掺杂区域的其余部分分离，所述未掺杂区域的所述其余部分形成所述光电子装置的未掺杂接合焊盘。
11.如权利要求10所述的方法，其中通过掺杂剂的局部扩散在所述半导体堆叠中产生所述第一掺杂区域。
12.如权利要求10或权利要求11所述的方法，其中所述方法还包括以下步骤：
在所述隔离沟槽中提供苯并环丁烯BCB填充物。
13.如权利要求10至12中任一项所述的方法，其中所述半导体堆叠位于衬底上方。
14.如权利要求13中任一项所述的方法，其中所述半导体堆叠包括所述衬底上方的牺牲层，并且其中所述方法还包括以下步骤：
蚀刻掉所述牺牲层。
15.如任一前述权利要求所述的方法，其中所述半导体堆叠是III-V半导体堆叠。
16.一种转印模具，其通过任一前述权利要求所述的方法制造。
17.一种包括光电子装置和衬底的转印模具，所述光电子装置适于经由转印工艺接合到硅基平台，其中所述光电子装置包括用于引导光通过所述光电子装置的波导区域、用于提供到所述光电子装置的电连接的接合焊盘、隔离沟槽和非导电的铁掺杂隔离区域，并且其中所述接合焊盘通过所述隔离沟槽和所述铁掺杂隔离区域与所述波导区域分离。
18.一种包括光电子装置和衬底的转印模具，所述光电子装置适于经由转印工艺接合到硅基平台，其中所述光电子装置包括用于引导光通过所述光电子装置的波导区域、用于提供到所述光电子装置的电连接的接合焊盘、隔离沟槽和非导电的离子注入隔离区域，并且其中所述接合焊盘通过所述隔离沟槽和所述离子注入区域与所述波导区域分离。
19.如权利要求17或18所述的转印模具，其中所述隔离沟槽包含铁掺杂材料。
20.如权利要求17至19中任一项所述的转印模具，其中所述接合焊盘包含铁掺杂材料。
21.一种包括光电子装置和衬底的转印模具，所述光电子装置适于经由转印工艺接合到硅基平台，其中所述光电子装置包括：
波导区域，所述波导区域包括第一掺杂区域、第二掺杂区域和光学有源区域，所述第一掺杂区域包含与所述第二掺杂区域不同种类的掺杂剂；和
未掺杂接合焊盘，其中所述未掺杂接合焊盘通过隔离沟槽与所述波导区域分离。
22.如权利要求17至21中任一项所述的转印模具，其中半导体装置是III-V半导体装置。
23.一种通过转印工艺制造混合III-V/Si光电子装置的方法，所述混合III-V/Si光电子装置包括接合到硅基平台的III-V光电子装置，其中所述III-V光电子装置包括波导区域和接合焊盘，所述方法包括以下步骤：
在所述硅基平台中蚀刻沟槽；以及
将所述III-V光电子装置接合到所述硅基平台，使得所述沟槽在所述接合焊盘下面。
24.一种混合III-V/Si光电子装置，其包括接合到硅基平台的III-V光电子装置，所述III-V光电子装置包括用于引导光通过所述光电子装置的波导区域以及用于提供到所述光电子装置的电连接的接合焊盘，其中所述硅基平台包括在所述接合焊盘下方的沟槽。
CN202180030933.3A 2020-02-21 2021-02-19 用于微转印的转印模具 Pending CN115769388A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB2002452.7A GB2592253A (en) 2020-02-21 2020-02-21 Transfer die for micro-transfer printing
GB2002452.7 2020-02-21
PCT/EP2021/054143 WO2021165467A1 (en) 2020-02-21 2021-02-19 Transfer die for micro-transfer printing

Publications (1)

Publication Number Publication Date
CN115769388A true CN115769388A (zh) 2023-03-07

Family

ID=70108435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180030933.3A Pending CN115769388A (zh) 2020-02-21 2021-02-19 用于微转印的转印模具

Country Status (4)

Country Link
US (1) US20230107343A1 (zh)
CN (1) CN115769388A (zh)
GB (1) GB2592253A (zh)
WO (1) WO2021165467A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059081B2 (en) * 2006-11-10 2015-06-16 University Of South Carolina Selectively doped semi-conductors and methods of making the same
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
US8989522B2 (en) * 2012-05-09 2015-03-24 Kotura, Inc. Isolation of components on optical device
US8948227B2 (en) * 2013-01-11 2015-02-03 Source Photonics, Inc. Isolated modulator electrodes for low power consumption
US8993399B2 (en) * 2013-05-17 2015-03-31 International Business Machines Corporation FinFET structures having silicon germanium and silicon fins
US9559120B2 (en) * 2015-07-02 2017-01-31 International Business Machines Corporation Porous silicon relaxation medium for dislocation free CMOS devices
US11036005B2 (en) * 2018-08-06 2021-06-15 Rockley Photonics Limited Method for III-V/silicon hybrid integration

Also Published As

Publication number Publication date
GB2592253A (en) 2021-08-25
US20230107343A1 (en) 2023-04-06
GB202002452D0 (en) 2020-04-08
WO2021165467A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
US20210066537A1 (en) Method of manufacturing a iii-v based optoelectronic device
US10910792B2 (en) Hybrid silicon lasers on bulk silicon substrates
US20200166720A1 (en) Photonics optoelectrical system
CN112771426A (zh) 用于iii-v/硅混合集成的方法
US20130301975A1 (en) Hybrid optical modulator
US11327343B2 (en) Integration of photonic components on SOI platform
US11393945B2 (en) Optical semiconductor device and method for manufacturing optical semiconductor device
US10678007B2 (en) Active-passive waveguide photonic system
GB2600569A (en) III-V / silicon optoelectronic device and method of manufacture thereof
US20210020796A1 (en) Compact electro-optical devices with laterally grown contact layers
CN115769388A (zh) 用于微转印的转印模具
US11921325B2 (en) Semiconductor device and method of making
CN113851924A (zh) 用于加工激光器件的方法
EP1225670B1 (en) Semiconductor device with current confinement structure
CN112042069A (zh) 光学半导体元件及其制造方法以及光学集成半导体元件及其制造方法
EP3416252A1 (en) One step sibh for integrated circuits
US20210111301A1 (en) Iii-v/si hybrid optoelectronic device and method of manufacture
US10605989B2 (en) Method of manufacturing an integrated semiconductor optical waveguiding device
EP1134858A1 (en) Buried mesa semiconductor device
US20220276438A1 (en) Optoelectronic device and method of manufacture thereof
US20230318263A1 (en) Optoelectronic device comprising a iii-v semiconductor membrane laser source forming a lateral p-i-n junction
US20220155521A1 (en) Optoelectronic device and method of manufacture thereof
US9477040B1 (en) Guided-wave photodiode using through-absorber quantum-well-intermixing and methods thereof
US20230090189A1 (en) Optoelectronic device
US20230083344A1 (en) Process for fabricating a semiconductor diode via wet and dry etches

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination