CN115768246A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN115768246A
CN115768246A CN202210812864.8A CN202210812864A CN115768246A CN 115768246 A CN115768246 A CN 115768246A CN 202210812864 A CN202210812864 A CN 202210812864A CN 115768246 A CN115768246 A CN 115768246A
Authority
CN
China
Prior art keywords
region
superconducting
channel region
resonator
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210812864.8A
Other languages
English (en)
Inventor
叶昱辰
梁启德
管希圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115768246A publication Critical patent/CN115768246A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/11—Single-electron tunnelling devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/85—Superconducting active materials
    • H10N60/855—Ceramic superconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本发明的实施例提供了半导体器件，包括源极区、漏极区、和沟道区，位于衬底中，其中，所述沟道区位于所述源极区和所述漏极区之间；一对耗尽栅极，彼此间隔开，其中，所述一对耗尽栅极均与所述沟道区重叠，并且在所述沟道区中和所述一对耗尽栅极之间限定量子点量子比特区；累积栅极，位于所述一对耗尽栅极之上，并且跨越所述一对耗尽栅极；以及超导谐振器，与所述量子点量子比特区横向地相邻。本发明的实施例还提供了制造半导体器件的方法。

Description

半导体器件及其制造方法
技术领域
本发明的实施例涉及半导体器件及其制造方法。
背景技术
量子计算是指与使用量子力学现象来操纵数据的计算系统相关的研究领域。在构建可伸缩的、硅基的量子计算机的路线图上，已经实现了几个里程碑。量子计算可能涉及初始化N个量子比特(量子比特)的状态，在它们之间创建受控纠缠，允许这些状态演化，并且在演化之后读出量子比特的状态。量子比特是具有两个简并(即能量相等)量子态的系统，其在任何状态中被发现的概率均为非零。因此，N个量子比特可以限定初始状态，其为2N个经典状态的组合。
发明内容
本发明的一些实施例提供了一种半导体器件，包括源极区、漏极区、和沟道区，位于衬底中，其中，沟道区位于源极区和漏极区之间；一对耗尽栅极，彼此间隔开，其中，一对耗尽栅极均与沟道区重叠，并且在沟道区中和一对耗尽栅极之间限定量子点量子比特区；累积栅极，位于一对耗尽栅极之上，并且跨越一对耗尽栅极；以及超导谐振器，与量子点量子比特区横向地相邻。
本发明的另一些实施例提供了一种半导体器件，包括：源极区、漏极区、和沟道区，位于衬底中，其中，源极区和漏极区位于沟道区的相对侧上；导电谐振器，位于衬底上方，并且在俯视图中具有与沟道区相邻的线性部分；一对耗尽栅极，位于沟道区上方，并且在俯视图中沿着不平行于导电谐振器的线性部分的方向延伸；其中，一对耗尽栅极在沟道区中限定量子点量子比特区；以及累积栅极，覆盖一对耗尽栅极和量子点量子比特区，其中，累积栅极由超导材料制成。
本发明的又一些实施例提供了一种制造半导体器件的方法，包括：在衬底中形成沟道区、源极区、和漏极区；在衬底上方沉积超导层，以覆盖沟道区、源极区、和漏极区；图案化超导层，以形成跨越沟道区的一对耗尽栅极；以及在一对耗尽栅极上方形成累积栅极并且累积栅极覆盖沟道区。
本发明的再一些实施例提供了超导量子比特器件及其制造方法。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A是根据本发明的一些实施例的电子器件的俯视图；
图1B是图1A的电子器件沿着线B-B的截面图；
图1C是图1A的电子器件沿着线C-C的截面图；
图2A至图8C示出了根据本发明的一些实施例的电子器件的形成中的中间阶段的俯视图和截面图；
图9A是根据本发明的一些实施例的电子器件的俯视图；
图9B是电子器件沿着线B-B的截面图；
图9C是电子器件沿着线C-C的截面图；
图10A至图14C示出了根据本发明的一些实施例的电子器件的形成中的中间阶段的俯视图和截面图；
图15A是根据本发明的一些实施例的电子器件的俯视图；
图15B是电子器件沿着线B-B的截面图；
图15C是电子器件沿着线C-C的截面图；
图16示出了根据本发明的一些实施例的不同材料的模拟的有效表面电阻与频率的关系。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。另外，本发明可以在各个实例中重复参考数字和/或字母。该重复是出于简化和清楚的目的，其本身并不指示所讨论的各种实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以容易地描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
如本文所使用的“大约”、“约”、“近似”、或者“基本上”应通常表示给定值或者范围的20％以内、或者10％以内、或者5％以内。本文给出的数值是近似值，意味着如果没有明确说明，则术语“大约”、“约”、“近似”、或者“基本上”可以进行推断。本领域普通技术人员将理解，尺寸可以根据不同的技术节点而变化。本领域普通技术人员将认识到，尺寸取决于特定器件类型、技术世代、最小特征尺寸等。因此，意指该术语根据所评估的技术进行解释。
本发明的实施例提供了半导体量子比特器件，该半导体量子比特器件具有与量子点量子比特区相邻的超导谐振器，以实现具有高效率和低热发热的量子比特。量子比特配置成用于控制和读出(半导体)衬底中单个载流子(电子或者空穴)的自旋。在一些实施例中，在量子比特中使用的晶体管可以在选自包括平面器件、多栅极器件、FinFET、纳米片栅极FET、和全环栅FET的组的器件上实现。
图1A是根据本发明的一些实施例的器件100的俯视图，图1B是图1A的器件100沿着线B-B的截面图，并且图1C是图1A的器件100沿着线C-C的截面图。器件100包括衬底110、源极区112、漏极区114、沟道区116、一对耗尽栅极132和134、导电谐振器135、和累积栅极150。源极区112和漏极区114位于衬底110中。沟道区116位于衬底110中，并且位于源极区112和漏极区114之间。耗尽栅极132和134位于沟道区116上方，并且在沟道区116中和耗尽栅极132和134之间限定量子点量子比特区118。在一些实施例中，量子点量子比特区118可互换地称为量子点量子比特区，其仅允许单个载流子(电子或者空穴)在另一个载流子移入量子点量子比特区118之前，从量子点量子比特区118的入口(即耗尽栅极132下方的区域)通过至量子点量子比特区118的出口(即耗尽栅极134下方的区域)。导电谐振器135与量子点量子比特区118横向地相邻。累积栅极150位于耗尽栅极132和134上方，并且覆盖沟道区116。至少导电谐振器135是超导材料，例如MoGe、NbN、TiN、Nb3Sn、TiAl、TaN、TiC、TaSi、Al等，从而可以改善量子点量子比特区118附近的局部热发热问题。超导谐振器135还加宽了器件100的拉比频率范围，这将在下面详细描述。
器件100在量子点量子比特区118中一次生成一个量子比特。在操作期间，外部磁场B0施加至量子点量子比特区118。电压施加至累积栅极150，其导通沟道区116。然后电流从源极区112流过沟道区116，至漏极区114。耗尽栅极132和134用于限定量子点量子比特区118的位置，并且控制源极区112和漏极区114之间的隧道耦合。受控隧道耦合仅允许在任何其他电子(或者空穴)移入量子点量子比特区118之前，单个电子(或者空穴)穿过点岛118。穿过量子点量子比特区118的单个电子称为量子比特。导电谐振器135配置成产生微波源。
如上所述，导电谐振器135是超导材料。也就是说，导电谐振器135具有临界温度(即超导转变温度)，低于该临界温度，电阻(或者有效表面电阻)突然下降至大约零。由于器件100在低于导电谐振器135的临界温度的温度下进行操作，因此导电谐振器135在操作期间是超导的。通过低电阻，可以改善导电谐振器135周围(以及量子点量子比特区118附近)的局部发热问题，并且减少量子点量子比特区118中的约翰逊-奈奎斯特热噪声。因此，增加了量子比特的相干时间，从而提高了量子比特的保真度。另外，量子比特的拉比频率与施加至导电谐振器135的微波源的功率成正比。由于导电谐振器135是超导的，因此导电谐振器135因改善了局部发热问题而可以承受微波源的高功率，具有较宽的频率范围的微波源可以应用于器件100，从而增强了器件100的应用。
在一些实施例中，导电谐振器135是II型超导体，II型超导体是在中间温度和超导相以上的场下表现出普通和超导特性混合的中间相的超导体。II型超导体还具有通过所施加的外部磁场形成磁场涡流的特征。这发生在某个临界磁场强度Hc1之上。涡流密度随着场强的增加而增加。在较高的临界磁场Hc2下，超导特性遭到破坏。导电谐振器135可以由MoGe、NbN、TiN、Nb3Sn、或者其他合适的II型超导体制成。
在一些实施例中，在导电谐振器135中使用的II型超导体是单晶材料，该单晶材料提供良好的超导特性质量。例如，单晶II型超导体具有高临界温度和高临界磁场。因此，可以在高温及高外部磁场下操作电子器件100而不会破坏导电谐振器135的超导特性。例如，II型超导体(即本发明中的导电谐振器135)的临界磁场高于外部磁场B0，使得导电谐振器135在操作期间是超导的。在一些实施例中，II型超导体的临界磁场大于约0.1特斯拉，例如在约0.1特斯拉至约100特斯拉的范围内。
在一些实施例中，导电谐振器135具有在约80nm至约200nm的范围内的宽度W1。如果导电谐振器135的宽度W1小于约80nm，则导电谐振器135的超导特性可能会丧失，并且因此可能存在局部发热问题，这进而降低量子比特的读出保真度；如果导电谐振器135的宽度W1大于约200nm，则器件100的尺寸可能很大。在一些实施例中，导电谐振器135(的线性部分136)具有在约500nm至约800nm的范围内的长度L1。如果导电谐振器135的长度L1小于约500nm，则由导电谐振器135产生的磁场B1在量子点量子比特区118附近可能不均匀；如果导电谐振器135的长度L1大于约800nm，则可能无法有效改善局部发热问题。在一些实施例中，导电谐振器135具有在约40nm至约100nm的范围内的厚度T1。如果导电谐振器135的厚度T1小于约40nm，则外部磁场可能会穿透导电谐振器135并且在操作期间破坏导电谐振器135的超导特性；如果导电谐振器135的厚度T1大于约100nm，则导电谐振器135的表面电流几乎不会随着厚度T1的增加而增加。
在一些实施例中，导电谐振器135包括线性部分136、第一倾斜部分137、和第二倾斜部分138。第一倾斜部分137和第二倾斜部分138位于线性部分136的相对侧上，并且两者都沿着相对于导电谐振器135的线性部分136倾斜的方向远离量子点量子比特区118延伸。与第一倾斜部分137和第二倾斜部分138相比，线性部分136最接近量子点量子比特区118。第一倾斜部分137和第二倾斜部分138可以是用于连接至外部电源的接触件的着陆焊盘。导电谐振器135的第一倾斜部分137和第二倾斜部分138之间的距离D3大于耗尽栅极132和134之间的距离D4。
在俯视图中，耗尽栅极132和134彼此间隔开，并且位于源极区112和漏极区114之间。也就是说，耗尽栅极132和134都与沟道区116重叠。耗尽栅极132位于源极区112和耗尽栅极134之间，而耗尽栅极134位于耗尽栅极132和漏极区114之间。在俯视图中，耗尽栅极132和134不与源极区112和漏极区114重叠。在俯视图中，耗尽栅极132和134沿着不平行于导电谐振器135的线性部分136的方向延伸。耗尽栅极132和134限定位于耗尽栅极132和134之间并且位于沟道区116中的量子点量子比特区118。在一些实施例中，量子点量子比特区118的面积在俯视图中为约2250nm2至约2500nm2。换句话说，耗尽栅极132与耗尽栅极134间隔开距离D1，距离D1在约45nm至约50nm的范围内。如果距离D1超出该范围，则在量子点量子比特区118中可能不占用或者占用多于一个的量子比特。
累积栅极150位于导电谐振器135和耗尽栅极132和134之上。另外，累积栅极150覆盖整个量子点量子比特区118。在一些实施例中，累积栅极150从源极区112之上延伸至漏极区114之上。因此，累积栅极150也覆盖位于沟道区116正上方的耗尽栅极132和134的部分。在一些实施例中，导电谐振器135的线性部分136的长度L1大于累积栅极150的长度L2。在一些实施例中，累积栅极150具有大于导电谐振器135的厚度T1的厚度T2。在通过在沟道区116的顶面上诱导反型层来导通沟道区116的操作期间，高电压施加至累积栅极150，因此累积栅极150设计成足够厚，以承受高电压。在一些实施例中，累积栅极150的厚度T2在约30nm至约100nm的范围内。
在一些实施例中，导电谐振器135和累积栅极150之间的横向距离D2在约15nm至约50nm的范围内，使得导电谐振器135对具有低微波源功率的量子比特的自旋具有良好的控制，并且器件100易于制造和具有密集封装密度。另外，在这样的范围内，导电谐振器135和栅极(即，累积栅极150和耗尽栅极132和134)之间仍然具有良好的电隔离。如果横向距离D2小于约15nm，则导电谐振器135和栅极之间可能会发生电流泄漏，从而增加噪声并且降低可控性；如果横向距离D2大于约50nm，则微波源功率可能增加，这可能超过导电谐振器135的临界电流并且破坏其超导特性。
在一些实施例中，累积栅极150和/或耗尽栅极132和134是与导电谐振器135一样的超导材料。也就是说，累积栅极150和/或耗尽栅极132和134可以是II型超导体，并且可以是单晶。因此，超导累积栅极150和/或超导耗尽栅极132和134也改善了量子点量子比特区118附近的局部发热问题。在一些实施例中，累积栅极150、耗尽栅极132和134、以及导电谐振器135通过相同的超导材料制成，使得累积栅极150、耗尽栅极132和134、以及导电谐振器135具有相同的临界温度(即超导转变温度)和相同的临界磁场。在一些实施例中，累积栅极150、耗尽栅极132和134、以及导电谐振器135由不同的超导材料制成。例如，导电谐振器135所具有的临界温度(和/或临界磁场)高于累积栅极150(和/或耗尽栅极132和134)的临界温度(和/或临界磁场)。
在一些实施例中，衬底110和沟道区116均为第一导电类型，而源极区112和漏极区114均为与第一导电类型相反的第二导电类型。例如，衬底110为p型硅衬底(p衬底)。p型掺杂剂可以引入至衬底110中以形成p衬底。沟道区116为p型区，并且所具有的掺杂浓度大于衬底110的掺杂浓度。源极区112和漏极区114均为n型区。在一些其他实施例中，衬底110和沟道区116均为n型，而源极区112和漏极区114均为p型。
在一些实施例中，器件100还包括源极接触件182和漏极接触件184。源极接触件182连接至源极区112，并且在源极接触件182和源极区112之间的界面处形成欧姆接触件。类似地，漏极接触件184连接至漏极区114，并且在漏极接触件184和漏极区114之间的界面处形成欧姆接触件。在一些实施例中，源极接触件182和漏极接触件184也是超导材料。由于超导材料的细节以上已进行了描述，因此下文将不再重复这方面的描述。
在一些实施例中，器件100还包括第一介电层120和第二介电层140。第一介电层120位于衬底110与耗尽栅极132和134之间。因此，第一介电层120在耗尽栅极132和134与沟道区116之间提供良好的电隔离。第二介电层140覆盖耗尽栅极132和134以及导电谐振器135，并且累积栅极150位于第二介电层140之上。也就是说，第二介电层140位于累积栅极150与耗尽栅极132和134之间，以在累积栅极150与其他导电元件(即导电谐振器135与耗尽栅极132和134)之间提供电隔离。
图2A至图8C示出了根据本发明的一些实施例的器件100a的形成中的中间阶段的俯视图和截面图。贯穿各个视图和说明性实施例，相同的附图标记用于表示相同的元件。应当理解，可以在图2A至图8C所示的工艺之前、期间、和之后提供另外的操作，并且对于该方法的另外的实施例，下面描述的一些操作可以进行替换或者去除。操作/工艺的顺序可以进行互换。
图2A、图3A、图4A、图5A、图6A、图7A、和图8A是根据本发明的一些实施例的器件100a处于中间阶段的一些实施例的俯视图。图2B、图3B、图4B、图5B、图6B、图7B、和图8B是器件100a处于中间阶段的沿着线B-B的一些实施例的截面图。图2C、图3C、图4C、图5C、图6C、图7C、和图8C是器件100a处于中间阶段的沿着线C-C的一些实施例的截面图。
参考图2A、图2B、和图2C。提供衬底110。在一些实施例中，衬底110包括硅(Si)。可替代地，衬底110可以包括锗(Ge)、硅锗、砷化镓(GaAs)、或者其他合适的半导体材料。在一些可替代的实施例中，衬底110包括具有或者不具有掺杂剂的外延层。另外，衬底110可以包括其中具有掩埋介电层的绝缘体上半导体(SOI)结构。掩埋介电层可以是例如掩埋氧化物(BOX)层。SOI结构可以通过称之为通过注入氧技术的分离、晶圆键合、选择性外延生长(SEG)的方法、或者其他合适的方法来形成。在一些实施例中，衬底110包括p型硅衬底(p衬底)。例如，p型掺杂剂引入至衬底110中以形成p衬底。
实施注入工艺，以将第一杂质引入衬底110中，以在衬底110中形成阱区116。第一杂质可以是p型杂质或者n型杂质。n型杂质可以是磷、砷等，p型杂质可以是硼、BF2等。例如，阱区116是形成在p衬底中的p型区。如先前所讨论的，阱区116的至少一部分将作为用于器件100的沟道区。
然后实施另一个注入工艺，以将第二杂质引入阱区116中，以在阱区116中形成源极区112和漏极区114。第二杂质可以是n型杂质或者p型杂质。n型杂质可以是磷、砷等，p型杂质可以是硼、BF2等。例如，源极区112和漏极区114是形成在p型阱区116中的n型区，使得位于源极区112和漏极区114之间的阱区116的部分可以被称为沟道区。
参考图3A、图3B、和图3C。第一栅极介电层120和第一导电层130'依次形成在图1A中的结构上方。在一些实施例中，第一栅极介电层120包括二氧化硅、氮化硅、或者其他合适的材料。可替代地，第一栅极介电层120可以是高κ介电层，该高κ介电层所具有的介电常数(κ)高于SiO2的介电常数，即κ>3.9。第一栅极介电层120可以包括LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3(BST)、Al2O3、Si3N4、氮氧化物(SiON)、或者其他合适的材料。通过诸如ALD、CVD、PVD、热氧化、其组合、或者其他合适技术的合适的技术来沉积第一栅极介电层120。
第一导电层130'形成在第一栅极介电层120上方。第一导电层130'包括一层或者多层导电材料。第一导电层130'的示例包括II型超导体，包括MoGe、NbN、TiN、Nb3Sn、或者其他合适的II型超导体。可以通过包括溅射的物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、或者其他合适的方法来形成第一导电层130'。
参考图4A、图4B、和图4C。图案化的光刻胶层PR1形成在衬底110上方，以覆盖第一导电层130'的部分，并且暴露第一导电层130'的其他部分。
参考图5A、图5B、和图5C。通过使用图案化的光刻胶层PR1(参见图4A、图4B、和图4C)作为蚀刻掩模，来对图4A、图4B、和图4C中的第一导电层130'进行图案化，以形成一对耗尽栅极132、134和导电谐振器135。可以通过使用蚀刻工艺来实施第一导电层130'的图案化。在一些实施例中，蚀刻工艺是使用蚀刻气体CF4、SF6、其组合等的干蚀刻工艺。在蚀刻工艺之后，去除图案化的光刻胶层PR1，并且去除方法例如可以通过溶剂剥离或者等离子灰化来实施。一对耗尽栅极132和134形成在源极区112和漏极区114之间。例如，耗尽栅极132部分地覆盖源极区112，而耗尽栅极134部分地覆盖漏极区114。一对耗尽栅极132和134彼此间隔开。导电谐振器135与耗尽栅极132和134间隔开，并且沿着与耗尽栅极132和134的延伸方向不同(例如，基本上垂直于)的方向延伸。
参考图6A、图6B、和图6C。第二栅极介电层140和第二导电层150'依次形成在第一栅极介电层120、耗尽栅极132、134、和导电谐振器135上方。第二栅极介电层140覆盖第一栅极介电层130、耗尽栅极132、134、和导电谐振器135。在一些实施例中，第二栅极介电层140可以是高κ介电层，该高κ介电层所具有的介电常数(κ)高于SiO2的介电常数，即κ>3.9。第二栅极介电层140可以包括LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3(BST)、Al2O3、Si3N4、氮氧化物(SiON)、或者其他合适的材料。可替代地，第二栅极介电层140可以包括二氧化硅、氮化硅、或者其他合适的材料。通过诸如ALD、CVD、PVD、热氧化、其组合、或者其他合适技术的合适的技术来沉积第二栅极介电层140。
第二导电层150'形成在第一栅极介电层120上方。第二导电层150'包括一层或者多层导电材料。第二导电层150'的示例包括II型超导体，该II型超导体包括MoGe、NbN、TiN、Nb3Sn、或者其他合适的II型超导体。可以通过包括溅射的物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、或者其他合适的方法来形成第二导电层150'。
参考图7A、图7B、和图7C。图案化的光刻胶层PR2形成在衬底110上方，以覆盖第二导电层150'的部分，并且暴露第二导电层150'的其他部分。
参考图8A、图8B、和图8C。通过使用图案化的光刻胶层PR2(参见图7A、图7B、和图7C)作为蚀刻掩模，来对图7A、图7B、和图7C中的第二导电层150'进行图案化，以形成累积栅极150。第二导电层150'的图案化可以通过使用蚀刻工艺来形成。在一些实施例中，蚀刻工艺是使用蚀刻气体CF4、SF6、其组合等的干蚀刻工艺。在蚀刻工艺之后，去除图案化的光刻胶层PR2，并且去除方法例如可以通过溶剂剥离或者等离子灰化来实施。累积栅极150部分地覆盖耗尽栅极132、134、沟道区116、源极区112、和漏极区114。另外，累积栅极150在如图8A所示的俯视图中与导电谐振器135间隔开。
在图8A至图8C中，导电谐振器135、耗尽栅极132、134、和累积栅极150中的所有都是超导材料。也就是说，导电谐振器135、耗尽栅极132、134、和累积栅极150的所有临界磁场都高于外部磁场B0(参见图1A)。
在一些实施例中，累积栅极由导电材料制成，而不是由超导材料制成。图9A是根据本发明的一些实施例的器件100b的俯视图，图9B是器件100b沿着线B-B的截面图，并且图9C是器件100b沿着线C-C的截面图。器件100b和100a(参见图8A至图8C)之间的区别在于累积栅极的材料。在图9A至图9C中，器件100b包括由导电材料而不是超导材料制成的累积栅极150a。在操作期间，导电谐振器135和耗尽栅极132、134均处于超导状态，而累积栅极150a处于普通状态。也就是说，在操作期间，累积栅极150a所具有的电阻(或者有效表面电阻)大于导电谐振器135和耗尽栅极132、134的电阻(或者有效表面电阻)。在图9A至图9C中，导电谐振器135和耗尽栅极132、134是超导材料，而累积栅极150a是(普通)导电材料(即非超导材料)，例如W、Ti、TiAlC、TaAlC、Co、TaC、HfTi、其组合等。也就是说，导电谐振器135和耗尽栅极132、134的临界磁场高于外部磁场B0(参见图1A)。另外，导电谐振器135和耗尽栅极132、134的临界温度高于累积栅极150a的临界温度。器件100b的其他部件与图8A至图8C所示的器件100a的那些部件相似或者相同，因此，下文将不提供这方面的描述。
图10A至图14C示出了根据本发明的一些实施例的器件100c的形成中的中间阶段的俯视图和截面图。贯穿各个视图和说明性实施例，相同的附图标记用于表示相同的元件。应当理解，可以在图10A至图14C所示的工艺之前、期间、和之后提供另外的操作，并且对于该方法的另外的实施例，下面描述的一些操作可以进行替换或者去除。操作/工艺的顺序可以进行互换。
图10A、图11A、图12A、图13A、和图14A是根据本发明的一些实施例的器件100c处于中间阶段的一些实施例的俯视图。图10B、图11B、图12B、图13B、和图14B是器件100c处于中间阶段的沿着线B-B的一些实施例的截面图。图10C、图11C、图12C、图13C、和图14C是器件100c处于中间阶段的沿着线C-C的一些实施例的截面图。
参考图10A、图10B、和图10C。首先实施图2A至图3C的制造工艺。由于相关制造细节均与图2A至图3C所示的实施例相同或者相似，并且因此下文将不再重复这方面的描述。随后，图3A至图3C中的第一导电层130'图案化成导电谐振器135，如图10A至图10C所示。关于导电谐振器135的材料、配置、尺寸、工艺、和/或操作与图5A的导电谐振器135相似或者相同。
参考图11A、图11B、和图11C。保护层HM1形成在衬底110上方，并且覆盖导电谐振器135。另外，保护层HM1暴露出第一栅极介电层120的位于源极区112和漏极区114正上方的部分。形成保护层HM1的材料可以包括：氧化物材料，例如氧化钛、氧化硅等；氮化物材料，例如氮化硅、氮化硼、氮化钛、氮化钽；碳化物材料，例如碳化钨、碳化硅；半导体材料，例如硅；金属，例如钛、钽；或其组合。可以使用诸如CVD、ALD等的工艺来形成保护层HM1。
参考图12A、图12B、和图12C。导电层170'形成在第一栅极介电层120和保护层HM1上方。导电层170'包括一层或者多层(普通)导电材料(即非超导材料)。导电层170'的示例包括W、Ti、TiAlC、TaAlC、Co、TaC、HfTi、其组合等。可以通过化学气相沉积(CVD)、包括溅射的物理气相沉积(PVD)、原子层沉积(ALD)、或者其他合适的方法来形成导电层170'。
参考图13A、图13B、和图13C。图12A、图12B、和图12C中的导电层160'进行图案化，以形成一对耗尽栅极132a和134a。导电层160'的图案化可以使用蚀刻工艺来实施。一对耗尽栅极132a和134a形成在源极区112和漏极区114之间。例如，耗尽栅极132a部分地覆盖源极区112，而耗尽栅极134a部分地覆盖漏极区114。一对耗尽栅极132a和134a彼此间隔开。导电谐振器135与耗尽栅极132a和134a间隔开，并且沿着与耗尽栅极132a和134a的延伸方向不同(例如，基本上垂直于)的方向延伸。耗尽栅极132a、134a和导电谐振器135由不同的材料制成。例如，(在操作期间)耗尽栅极132a和134a中的每个所具有的电阻(或者有效表面电阻)大于导电谐振器135的电阻(或者有效表面电阻)。在形成耗尽栅极132a和134a之后，通过使用例如蚀刻工艺去除保护层HM1(参见图12C)。
参考图14A、图14B、和图14C。图13A至图13C所示的结构经历的工艺与图6A至图8C所示的结构经历的工艺类似。也就是说，第二栅极介电层140和第二导电层150'依次形成在第一栅极介电层120、耗尽栅极132a、134a、和导电谐振器135上方。图案化的光刻胶层PR2形成在衬底110上方，以覆盖第二导电层150'的部分，并且暴露第二导电层150'的其他部分。随后，通过使用图案化的光刻胶层PR2作为蚀刻掩模，来对第二导电层150'进行图案化，以形成累积栅极150，如图14A和图14B所示。关于累积栅极150的材料、配置、尺寸、工艺、和/或操作与图8A的累积栅极150相似或者相同。关于第二栅极介电层140的材料、配置、尺寸、工艺、和/或操作与图8A的第二栅极介电层140相似或者相同。
在图14A至图14C中，导电谐振器135和累积栅极150是超导材料，而耗尽栅极132a、134a是(普通)导电材料(即非超导材料)。也就是说，导电谐振器135和累积栅极150的临界磁场高于外部磁场B0(参见图1A)。另外，导电谐振器135和累积栅极150的临界温度高于耗尽栅极132a、134a的临界温度。
在一些实施例中，累积栅极由导电材料制成，而不是由超导材料制成。图15A是根据本发明的一些实施例的器件100d的俯视图，图15B是器件100d沿着线B-B的截面图，并且图15C是器件100d沿着线C-C的截面图。器件100d和100c(参见图14A至图14C)之间的区别在于累积栅极的材料。在图15A至图15C中，器件100d包括由导电材料而不是超导材料制成的累积栅极150a。在操作期间，导电谐振器135处于超导状态，而累积栅极150a处于普通状态。也就是说，在操作期间，累积栅极150a所具有的电阻(或者有效表面电阻)大于导电谐振器135的电阻(或者有效表面电阻)。另外，导电谐振器135为超导材料，而耗尽栅极132a、134a为(普通)导电材料(即非超导材料)。也就是说，导电谐振器135的临界磁场高于外部磁场B0(参见图1A)。另外，导电谐振器135的临界温度高于耗尽栅极132a、134a和累积栅极150a的临界温度。器件100d的其他部件与图14A至图14C所示的器件100c的那些部件相似或者相同，因此，下文将不提供这方面的描述。
图16示出了根据本发明的一些实施例的不同材料的模拟的有效表面电阻与频率的关系。在图16中，线12代表铝在普通状态下的模拟的有效表面电阻，线14代表NbN在超导状态下的模拟的有效表面电阻，并且线16代表MoGe在超导状态下的模拟的有效表面电阻。
基于以上讨论，可以看出本发明提供了优点。然而，应当理解，其他实施例可以提供另外的优点，并且并非所有优点都必须在本文中公开，并且并非特定优点对于所有实施例都是需要的。一个优点是超导谐振器改善了量子点量子比特区附近的局部发热问题。另一个优点是具有较宽的拉比频率范围的微波源可以应用于器件，并且增强了器件的应用性。
根据一些实施例，一种器件包括源极区、漏极区、沟道区、一对耗尽栅极、累积栅极、和超导谐振器。沟道区位于源极区和漏极区之间。耗尽栅极彼此间隔开。耗尽栅极均与沟道区重叠，并且在沟道区中和一对耗尽栅极之间限定量子点量子比特区。累积栅极位于该对耗尽栅极之上并且穿过该对耗尽栅极。超导谐振器量子点量子比特区与横向地相邻。
根据一些实施例，一种器件包括源极区、漏极区、沟道区、导电谐振器、一对耗尽栅极、和累积栅极。源极区和漏极区位于沟道区的相对侧上。导电谐振器位于衬底上方，并且在俯视图中具有与沟道区相邻的线性部分。该对耗尽栅极位于沟道区上方，并且在俯视图中沿着不平行于导电谐振器的线性部分的方向延伸。该对耗尽栅极在沟道区中限定量子点量子比特区。累积栅极覆盖该对耗尽栅极和量子点量子比特区。累积栅极由超导材料制成。
本发明的一些实施例提供了半导体器件，该半导体器件包括：源极区、漏极区、和沟道区，位于衬底中，其中，沟道区位于源极区和漏极区之间；一对耗尽栅极，彼此间隔开，其中，一对耗尽栅极均与沟道区重叠，并且在沟道区中和一对耗尽栅极之间限定量子点量子比特区；累积栅极，位于一对耗尽栅极之上，并且跨越一对耗尽栅极；以及超导谐振器，与量子点量子比特区横向地相邻。
在一些实施例中，超导谐振器是II型超导体。
在一些实施例中，超导谐振器是单晶的。
在一些实施例中，超导谐振器的超导转变温度高于累积栅极的超导转变温度。
在一些实施例中，超导谐振器和累积栅极之间的横向距离在约15nm至约50nm的范围内。
在一些实施例中，累积栅极的厚度大于超导谐振器的厚度。
在一些实施例中，超导谐振器的厚度在约40nm至约100nm的范围内。
在一些实施例中，超导谐振器的宽度在约80nm至约200nm的范围内。
在一些实施例中，超导谐振器的长度在约500nm至约800nm的范围内。
本发明的又一些实施例提供了半导体器件，该半导体器件包括：源极区、漏极区、和沟道区，位于衬底中，其中，源极区和漏极区位于沟道区的相对侧上；导电谐振器，位于衬底上方，并且在俯视图中具有与沟道区相邻的线性部分；一对耗尽栅极，位于沟道区上方，并且在俯视图中沿着不平行于导电谐振器的线性部分的方向延伸；其中，一对耗尽栅极在沟道区中限定量子点量子比特区；以及累积栅极，覆盖一对耗尽栅极和量子点量子比特区，其中，累积栅极由超导材料制成。
在一些实施例中，累积栅极的超导材料包括MoGe、NbN、Nb3Sn、或其组合。
在一些实施例中，导电谐振器包括MoGe、NbN、Nb3Sn、或其组合。
在一些实施例中，在俯视图中，导电谐振器的线性部分所具有的长度大于累积栅极的长度。
在一些实施例中，导电谐振器还包括：第一倾斜部分和第二倾斜部分，位于线性部分的相对侧上，并且都沿着相对于导电谐振器的线性部分倾斜的方向远离量子点量子比特区延伸，其中，导电谐振器的第一倾斜部分和第二倾斜部分之间的距离大于一对耗尽栅极之间的距离。
根据一些实施例，一种方法包括在衬底中形成沟道区、源极区、和漏极区。在衬底上方沉积超导层，以覆盖沟道区、源极区、和漏极区。图案化超导层以形成跨越沟道区的一对耗尽栅极。在该对耗尽栅极上方形成累积栅极，并且累积栅极覆盖沟道区。
在一些实施例中，图案化超导层还形成与一对耗尽栅极相邻的导电谐振器。
在一些实施例中，累积栅极的厚度大于导电谐振器的厚度。
在一些实施例中，一对耗尽栅极的超导转变温度高于累积栅极的超导转变温度。
在一些实施例中，累积栅极是II型超导体。
在一些实施例中，一对耗尽栅极是单晶的。
前面概述了若干实施例的特征，使得本领域的技术人员可以更好地理解本公开的各个方面。本领域的技术人员应该理解，他们可以容易地使用本公开作为用于设计或修改用于执行与本公开相同或类似的目的和/或实现相同或类似优点的其他工艺和结构的基础。本领域的技术人员还应该意识到，这种等效结构不背离本公开的精神和范围，并且可以进行各种改变、替换和变更而不背离本公开的精神和范围。

Claims (10)

1.一种半导体器件，包括：
源极区、漏极区、和沟道区，位于衬底中，其中，所述沟道区位于所述源极区和所述漏极区之间；
一对耗尽栅极，彼此间隔开，其中，所述一对耗尽栅极均与所述沟道区重叠，并且在所述沟道区中和所述一对耗尽栅极之间限定量子点量子比特区；
累积栅极，位于所述一对耗尽栅极之上，并且跨越所述一对耗尽栅极；以及
超导谐振器，与所述量子点量子比特区横向地相邻。
2.根据权利要求1所述的半导体器件，其中，所述超导谐振器是II型超导体。
3.根据权利要求1所述的半导体器件，其中，所述超导谐振器是单晶的。
4.根据权利要求1所述的半导体器件，其中，所述超导谐振器的超导转变温度高于所述累积栅极的超导转变温度。
5.根据权利要求1所述的半导体器件，其中，所述超导谐振器和所述累积栅极之间的横向距离在约15nm至约50nm的范围内。
6.根据权利要求1所述的半导体器件，其中，所述累积栅极的厚度大于所述超导谐振器的厚度。
7.根据权利要求1所述的半导体器件，其中，所述超导谐振器的厚度在约40nm至约100nm的范围内。
8.根据权利要求1所述的半导体器件，其中，所述超导谐振器的宽度在约80nm至约200nm的范围内。
9.一种半导体器件，包括：
源极区、漏极区、和沟道区，位于衬底中，其中，所述源极区和所述漏极区位于所述沟道区的相对侧上；
导电谐振器，位于所述衬底上方，并且在俯视图中具有与所述沟道区相邻的线性部分；
一对耗尽栅极，位于所述沟道区上方，并且在所述俯视图中沿着不平行于所述导电谐振器的所述线性部分的方向延伸；其中，所述一对耗尽栅极在所述沟道区中限定量子点量子比特区；以及
累积栅极，覆盖所述一对耗尽栅极和所述量子点量子比特区，其中，所述累积栅极由超导材料制成。
10.一种制造半导体器件的方法，包括：
在衬底中形成沟道区、源极区、和漏极区；
在衬底上方沉积超导层，以覆盖所述沟道区、所述源极区、和所述漏极区；
图案化所述超导层，以形成跨越所述沟道区的一对耗尽栅极；以及
在所述一对耗尽栅极上方形成累积栅极并且累积栅极覆盖所述沟道区。
CN202210812864.8A 2021-11-03 2022-07-11 半导体器件及其制造方法 Pending CN115768246A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163275075P 2021-11-03 2021-11-03
US63/275,075 2021-11-03
US17/715,897 US20230136676A1 (en) 2021-11-03 2022-04-07 Superconductive qubit device and manufacturing method thereof
US17/715,897 2022-04-07

Publications (1)

Publication Number Publication Date
CN115768246A true CN115768246A (zh) 2023-03-07

Family

ID=85350085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210812864.8A Pending CN115768246A (zh) 2021-11-03 2022-07-11 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20230136676A1 (zh)
CN (1) CN115768246A (zh)
TW (1) TWI825815B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11934916B2 (en) * 2021-03-25 2024-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic device and manufacturing method thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100270534A1 (en) * 2007-12-07 2010-10-28 Japan Science And Technology Agency Electronic device using quantum dot
CN105280718A (zh) * 2014-07-02 2016-01-27 台湾积体电路制造股份有限公司 结型栅场效应晶体管（jfet）、半导体器件及其制造方法
US20170206461A1 (en) * 2016-01-15 2017-07-20 Wisconsin Alumni Research Foundation System and Method for Quantum Computation Using Symmetrical Charge Qubits
WO2018035361A1 (en) * 2016-08-17 2018-02-22 Microsoft Technology Licensing, Llc Quantum computing methods and devices for majorana qubits
US20180330266A1 (en) * 2015-11-27 2018-11-15 Qoherence Instruments Corp. Systems, devices, and methods to interact with quantum information stored in spins
US20190334020A1 (en) * 2016-12-14 2019-10-31 Intel Corporation Quantum well stacks for quantum dot devices
US20190392352A1 (en) * 2018-06-25 2019-12-26 Intel Corporation Adaptive programming of quantum dot qubit devices
US20200220065A1 (en) * 2018-06-20 2020-07-09 equal1.labs Inc. Semiconductor Process Optimized For Quantum Structures
US20200243601A1 (en) * 2019-01-29 2020-07-30 International Business Machines Corporation Qubit-Optical-CMOS Integration Using Structured Substrates

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100270534A1 (en) * 2007-12-07 2010-10-28 Japan Science And Technology Agency Electronic device using quantum dot
CN105280718A (zh) * 2014-07-02 2016-01-27 台湾积体电路制造股份有限公司 结型栅场效应晶体管（jfet）、半导体器件及其制造方法
US20180330266A1 (en) * 2015-11-27 2018-11-15 Qoherence Instruments Corp. Systems, devices, and methods to interact with quantum information stored in spins
US20170206461A1 (en) * 2016-01-15 2017-07-20 Wisconsin Alumni Research Foundation System and Method for Quantum Computation Using Symmetrical Charge Qubits
WO2018035361A1 (en) * 2016-08-17 2018-02-22 Microsoft Technology Licensing, Llc Quantum computing methods and devices for majorana qubits
US20190334020A1 (en) * 2016-12-14 2019-10-31 Intel Corporation Quantum well stacks for quantum dot devices
US20200220065A1 (en) * 2018-06-20 2020-07-09 equal1.labs Inc. Semiconductor Process Optimized For Quantum Structures
US20190392352A1 (en) * 2018-06-25 2019-12-26 Intel Corporation Adaptive programming of quantum dot qubit devices
US20200243601A1 (en) * 2019-01-29 2020-07-30 International Business Machines Corporation Qubit-Optical-CMOS Integration Using Structured Substrates

Also Published As

Publication number Publication date
US20230136676A1 (en) 2023-05-04
TWI825815B (zh) 2023-12-11
TW202320182A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
US8242497B2 (en) Metal transistor device
US11302813B2 (en) Wrap around contact for nanosheet source drain epitaxy
US10205004B2 (en) FinFET isolation structure and method for fabricating the same
US9337309B1 (en) Reducing direct source-to-drain tunneling in field effect transistors with low effective mass channels
US20050051856A1 (en) Semiconductor device
KR101772278B1 (ko) 누설 전류 억제 방법 및 그 관련 구조물들
KR20020092434A (ko) 전계 효과 트랜지스터 및 그 제조 방법
US20070158702A1 (en) Transistor including flatband voltage control through interface dipole engineering
KR102523769B1 (ko) 수직 나노와이어 mosfet의 제조에서의 수직 게이트-라스트 공정을 위한 방법
US8815669B2 (en) Metal gate structures for CMOS transistor devices having reduced parasitic capacitance
US9876115B2 (en) FinFET isolation structure and method for fabricating the same
US20230136676A1 (en) Superconductive qubit device and manufacturing method thereof
US6479847B2 (en) Method for complementary oxide transistor fabrication
Newns et al. The Mott transition field effect transistor: A nanodevice?
US20240341203A1 (en) Semiconductor-superconductor hybrid device including an electrode array
WO2021106190A1 (ja) 電界効果型トランジスタおよびその製造方法
JP2023523691A (ja) ゲートを製造する方法
CN115428156A (zh) 侧栅半导体-超导体混合器件
JP2015035478A (ja) 電界効果トランジスタ
US11934916B2 (en) Electronic device and manufacturing method thereof
US20230320235A1 (en) Superconducting silicon transistor and fabrication thereof
JPH02194665A (ja) 電界効果型超伝導装置及びその製造方法
JP2024528840A (ja) 半導体層の量子スピンホール絶縁体状態への制御
CN112686386A (zh) 电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination