CN115765890A - 一种双通道高功率基站射频系统及方法 - Google Patents

Abstract

本发明提出了一种双通道高功率基站射频系统及方法，涉及射频系统领域。一种双通道高功率基站射频系统，其中射频单元包括依次连接的数字信号处理模块、信号收发芯片和射频通道；射频通道的两个所述信号发射通道分别与天线单元的两个天线振子对应连接；天线单元通过耦合反馈电路连接信号收发芯片,形成各信号发射通道的闭环校准通道；数字信号处理模块的时延调整模块用于调整两个信号发射通道输出信号之间的时延差异，数字信号处理模块的驻波监测模块用于检测两个信号发射通道的驻波比，通过此方法实现的高功率基站射频系统避免了对射频线和射频接头的功率容量及无源交调的高要求，同时还可满足批量可实现性以及驻波检测的要求。

Description

一种双通道高功率基站射频系统及方法

技术领域

本发明涉及射频系统领域，具体而言，涉及一种双通道高功率基站射频系统及方法。

背景技术

在无线接入网系统中，基站射频系统占据着举足轻重的作用。随着无线通信的发展，特别是进入5G时代之后，高频大带宽的基站射频系统逐渐成为主流。而在一定的覆盖面积要求下，更高的频率以及更宽的无线频谱带宽必然要求更高的输出功率，以保证同样的频谱功率密度.因此，在特定的频谱宽度下，我们需要更高输出功率的基站射频系统。

一个典型的传统射频基站系统大致分为射频单元和天线单元。如图1 所示，射频单元负责数字信号和模拟射频信号的转换，天线单元负责发射和接收空间的无线信号。射频单元内数字信号由FPGA处理，在收发芯片内完成数模转换，经过驱动放大器之后，由高功率放大器完成最终的功率放大。隔离器的作用是保护功率放大器不受外界环境或者负载的影响；滤波器是滤除杂散以满足无线通信规范的要求，最终由天线单元将射频信号以无线电波的形式发射出去。典型的宏站射频单元单通道输出功率在3GHz以内大致是40-80W，3GHz受器件限制大致是40-60W。

当我们需要实现3GHz以内单通道120W-160W，3GHz以上单通道 80W-120W的超高功率射频单元时，我们通常会采样几种方式：第一种是当支持的几个频段频率相差较大，我们采用合成不同频率的功率达到总的输出功率要求。此时射频通道数量增加，在滤波器完成异频的功率合成。这种系统仍然存在对滤波器，射频接头，射频线和天线单元的功率容量和无源交调性能存在较大的挑战，甚至是不可批量实现。比如当功率为160W，也就是52dBm时，我们需要交调分量在-108dBm左右，意味着器件的无源交调在52-(-108)＝160dBc，这个交调性能不具备批量可实现性。第二种是当支持的频率是连续的宽谱或者是几个频段之间的差异很低，在不存在合适的功率放大器器件时，我们通常只能采用两个功率放大器功率合成的方式，这种方式的损耗非常大，通常在1dB左右，导致功率放大器的效率低下，整个射频单元的功耗明显上升，同时滤波器，射频接头，射频线以及天线单元的功率容量和无源交调性能的苛刻要求仍然存在。

发明内容

本发明的目的之一在于提供一种双通道高功率基站射频系统，其能够达到高功率射频系统的目的，同时也避免了对射频线和射频接头的功率容量以及无源交调的要求，还满足了射频通道的批量处理以及驻波检测的要求。

本发明的目的之一在于提供一种双通道高功率基站射频方法，其能够达到高功率射频系统的目的，同时也避免了对射频线和射频接头的功率容量以及无源交调的要求，还满足了射频通道的批量处理以及驻波检测的要求。

本发明的目的之一在于提供一种计算机存储介质，其能够达到高功率射频系统的目的，同时也避免了对射频线和射频接头的功率容量以及无源交调的要求，还满足了射频通道的批量处理以及驻波检测的要求。

本发明的目的之一在于提供一种电子设备，其能够达到高功率射频系统的目的，同时也避免了对射频线和射频接头的功率容量以及无源交调的要求，还满足了射频通道的批量处理以及驻波检测的要求。

本发明的实施例是这样实现的：

第一方面，本申请实施例提供一种双通道高功率基站射频系统，其包括射频单元、天线单元和耦合反馈电路；上述射频单元包括依次连接的数字信号处理模块、信号收发芯片和射频通道；上述射频通道包括两个信号发射通道；上述天线单元包括两个天线振子；每个上述射频通道的两个上述信号发射通道均与两个上述天线振子对应连接；上述天线单元通过上述耦合反馈电路连接上述信号收发芯片，形成各上述信号发射通道的闭环校准通道；上述数字信号处理模块内设有时延调整模块和驻波监测模块；上述时延调整模块用于调整两个上述信号发射通道输出信号的时延差异，上述驻波监测模块用于检测两个上述信号发射通道的驻波比。

在本发明的一些实施例中，每个上述信号发射通道均包括依次连接的驱动放大器、高功率放大器、隔离器和滤波器；每组上述驱动放大器的输入连接上述信号收发芯片；上述滤波器的输出连接任意一个上述天线振子。

第二方面，本申请实施例提供一种双通道高功率基站射频系统的方法，其包括如下步骤：上述数字信号处理模块在初始建立载波时发送已知的校准序列，通过自相关算法得到每个上述信号发射通道的时延；在上述时延调整模块中建立初始的时延调整，在正常业务中，上述时延调整模块监控发射信号和反馈信号的自相关性变化，以实时调整时延。

在本发明的一些实施例中，通过自相关算法得到每个上述信号发射通道的时延，具体包括如下步骤：

步骤1：上述时延调整模块生成并发送已知的上述校准序列，采用相关性好且峰均比低的Zadoff-Chu(ZC)序列，表示为：

其中，k＝0，1，...，N_ZC-1，N_ZC表示校准序列的长度，v表示Zadoff-Chu(ZC)序列的根值。

步骤2：获取经过上述耦合反馈电路接收到的校准序列，表示为Y_ZC(k)，其中k＝0，1，...，N_ZC-1；

步骤3：用原始发送的校准序列和经过耦合反馈电路接收到的校准序列做相关运算，得到当前通道整体链路的绝对时延

具体表示为：

在本发明的一些实施例中，上述一种双通道高功率基站射频系统的方法，还包括如下步骤：步骤4：重复步骤1～步骤3，得到每个上述信号发射通道整体链路的绝对时延

其中i表示通道序号。

在本发明的一些实施例中，上述时延调整模块监控发射信号和反馈信号的自相关性以及总功率变化，实时调整时延，具体包括如下步骤：步骤5：上述时延调整模块对各个上述信号发射通道的上述绝对时延进行补偿与对齐调整。

在本发明的一些实施例中，上述驻波监测模块监控发射信号和反馈信号的总功率变化，实时检测驻波比，具体包括如下步骤：在时延校准过程中，通过发射的校准信号功率和反馈接收到的校准信号功率的比值来判断上述射频单元与上述天线单元的连接质量，在正常业务中，上述驻波监测模块监控发射信号功率大小和反馈信号功率大小变化，以实时判断上述射频单元与上述天线单元的连接质量。

在本发明的一些实施例中，上述一种双通道高功率基站射频系统的方法，还包括如下步骤：通过发射的校准信号功率大小和反馈接收的校准信号功率大小检测上述射频单元和上述天线单元的连接质量，具体包括如下步骤：

步骤1：获取经过上述耦合反馈电路接收到的校准序列，表示为Y_ZC(k)，其中k＝0，1，...，N_ZC-1；

步骤2：计算当前通道的反馈接收信号功率：

步骤3：计算当前通道的发射信号功率：

步骤4：计算驻波比：

步骤5：判断驻波比是否小于设定的门限；如判断为是，则表示驻波良好，即射频单元与天线单元连接质量良好；否则，则表示驻波差，即射频单元与天线单元连接质量差，此时上述射频单元删除载波并上报告警。

第三方面，本申请实施例提供一种电子设备，其包括：存储器，用于存储一个或多个程序；处理器；当上述一个或多个程序被上述处理器执行时，实现如第二方面中任一项上述的方法。

第四方面，本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如第二方面中任一项上述的方法。

相对于现有技术，本发明的实施例至少具有如下优点或有益效果：

针对第一方面～第四方面：本发明结合射频单元和天线单元进行分析，由于天线为了支持一定的波束宽度，因此天线内部需要2个以上的天线振子，射频单元给天线的射频信号会通过功分器分配到各个天线振子，最终发射出去。基于此，本发明通过将射频单元的各路输出与天线单元内部的振子分别连接，同时利用数字信号处理模块中的时延调整模块校准不同信号发射通道的时延差异，确保信号到达每个振子的幅度和相位基本一致。从而，使得功率的合成发生在天线输出的空口，达到了高功率射频系统的目的，也避免了对射频线以及射频接头的功率容量和无源交调的苛刻要求，确保了批量可实现性。同时，通过发射功率大小和反馈接收功率大小来确定射频单元和天线单元的连接情况，形成驻波检测的功能。

本发明的发明点主要体现在以下方面：

1.对于支持N个通道的基站射频系统，天线单元对应设有2*N个信号输入口和一个校准耦合输出口(N可以为1以上的整数)，其中每两个信号输入口对应连接到天线单元内的两个同极化振子；

2.对于支持N通道且单通道功率为P的射频单元，射频单元的输出，即信号发射通道有2*N个，每个通道的功率为P/2；

3.射频单元内存在时延调整模块，通过耦合反馈电路形成的反馈通道的信息实时调整输出时延，确保在天线发射时，两个信号发射通道信号的相位一致性；

4.射频单元内存在驻波监测模块，通过耦合反馈电路接收到的反馈信号功率大小和发射信号功率大小来实时监测射频单元与天线单元的连接质量，在计算通道时延的同时，达到了驻波检测的目的。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例现有技术的原理示意图；

图2为本发明实施例1双通道高功率基站射频系统的原理示意图；

图3为本发明实施例2双通道高功率基站射频方法的流程示意图；

图4为本发明实施例3电子设备的原理示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的各个实施例及实施例中的各个特征可以相互组合。

实施例1

如图2所示，为本发明实施例提出的双通道高功率基站射频系统的示意框图。整个基站射频系统包括多个射频通道，每个通道由射频单元的两个输出即信号发射通道组成。如图2所示为当射频通道为两个的示例，对每组射频通道包括两个信号发射通道，两组射频通道分别通过信号发射通道信号发送到天线单元其中的天线振子。同时，天线内有耦合通道，耦合通道通过耦合反馈电路将信号传输回射频单元，从而数字信号处理模块、信号收发芯片通过每组射频通道的两个信号发射通道对应连接到各个天线振子，并且耦合反馈电路通过射频单元的信号收发芯片回到数字信号处理模块，从而供每组射频通道两路输出的信号发射通道分别形成闭环校准通道。一组射频通道的两个信号发射通道对应生成两个闭环校准通道。其中，天线振子对应设置为四个，各信号发射通道与不同天线振子对应连接。数字信号处理模块新增时延调整模块和驻波监测模块，时延调整模块用于调整每组射频通道内两个信号发射通道通路的时延差异，驻波监测模块用于调整每组射频通道内两个信号发射通道的驻波检测。

在本发明的一些实施例中，每个上述信号发射通道均包括依次连接的驱动放大器、高功率放大器、隔离器和滤波器；每组上述驱动放大器的输入连接上述信号收发芯片；上述滤波器的输出连接任意一个上述天线振子。

上述滤波器通过射频接头连接至天线单元的射频接头，从而通过功率耦合器连接天线振子。射频单元利用耦合反馈电路接入到天线单元的耦合端口，从而通过功率耦合器连接各个天线振子，使每个信号发射通道分别形成闭环。

本申请实施例具有如下优点：

1.上述射频通道的数量可以根据实际需要设置，可批量部署的超高功率输出基站射频系统，避免产生滤波器、射频接头、射频线以及天线单元的功率容量和无源交调性能的问题。

2.在射频单元输出功率相同的情况下，基站射频系统的实际输出功率功率提升约0.2dB；在天线输出功率一致的情况下，图2中天线单元内的功率耦合器比图1中的功分器的损耗低大约0.2dB。

3.避免了在射频单元内的功率合成损失，提升了射频单元的效率，使得射频单元的体积降低，从而使成本降低。

4.当前的超高基站射频系统里面的射频单元也可以应用到其他场景，比如图2所示的双射频通道超高射频基站系统，也可以应用到四通道射频基站系统等等。降低了所需研发的产品数量，极大提升了研发的开发效率。

5.应用时延调整模块调整两个信号发射通道输出的信号发射通道的时延差异，天线校准的功能可以代替驻波检测功能，在增加算法功能的同时减少了驻波检测功能的相关硬件，降低了成本。

实施例2

请参阅图3，为本发明实施例提出的双通道高功率基站射频方法的示意框图。其中，信号处理模块实现时延校准的流程通过如下步骤实现：数字信号处理模块在初始建立载波时发送已知的校准序列，通过自相关算法得到每个上述信号发射通道的时延；在上述时延调整模块中建立初始的时延调整，在正常业务中，上述时延调整模块监控发射信号和反馈信号的自相关性变化，以实时调整时延。

上述时延校准流程具体步骤如下：

步骤1：射频单元中，数字信号处理模块(FPGA/ASIC)生成并发送已知的校准序列，该实施例中采用相关性好且峰均比低的Zadoff-Chu(ZC)序列作为校准序列，其可表示为：

其中，k＝0，1，...，N_ZC-1，N_ZC表示校准序列的长度，v 表示Zadoff-Chu(ZC)序列的根值。

步骤2：获取经过耦合反馈电路接收到的校准序列，可表示为Y_ZC(k)，其中k＝0，1，...，N_ZC-1。

步骤3：用原始发送的校准序列和经过耦合反馈电路接收到的校准序列做相关运算，可得到当前通道整体链路的绝对时延

表示为：

步骤4：针对每个信号发射通道，重复以上步骤1～步骤3，可得到每个信号发射通道整体链路的绝对时延

i表示通道序号。

步骤5：在射频单元的数字信号处理模块(FPGA/ASIC)中，通过时延调整模块进行各个信号发射通道的时延进行补偿与对齐调整。

在校准过程中，可以通过总功率变化即发射功率大小和反馈接收功率大小来确定射频单元和天线单元的连接情况，从而形成类似驻波检测的功能。

基于驻波状态检测天线连接质量的具体步骤如下：

步骤1：获取经过耦合反馈电路接收到的校准序列，可表示为Y_ZC(k)，其中k＝0，1，...，N_ZC-1。

步骤2：计算当前通道的反馈接收信号功率：

步骤3：计算当前通道的发射信号功率：

步骤4：计算驻波比(Voltage Standing Waveform Ratio，VSWR)：

步骤5：判断驻波比VSWR是否小于设定的门限，如是，则认为天线连接质量良好，否则，认为驻波较差。当驻波较差时，射频单元会删除载波并上报告警。

实施例3

请参阅图4，图4为本申请实施例提供的电子设备的一种示意性结构框图。电子设备包括存储器101、处理器102和通信接口103，该存储器101、处理器102和通信接口103相互之间直接或间接地电性连接，以实现数据的传输或交互。例如，这些元件相互之间可通过一条或多条通讯总线或信号线实现电性连接。存储器101可用于存储软件程序及模块，如本申请实施例1和2中所提供的数字信号模块对应的程序指令/模块，处理器102通过执行存储在存储器101内的软件程序及模块，从而执行各种功能应用以及数据处理。该通信接口103可用于与其他节点设备进行信令或数据的通信。

其中，存储器101可以是但不限于，随机存取存储器(Random Access Memory，RAM)，只读存储器(Read Only Memory，ROM)，可编程只读存储器(Programmable Read-OnlyMemory，PROM)，可擦除只读存储器 (Erasable Programmable Read-Only Memory，EPROM)，电可擦除只读存储器(Electric Erasable Programmable Read-Only Memory，EEPROM)等。

处理器102可以是一种集成电路芯片，具有信号处理能力。该处理器 102可以是通用处理器，包括中央处理器(Central Processing Unit， CPU)、网络处理器(NetworkProcessor，NP)等；还可以是数字信号处理器(Digital Signal Processing，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，上述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

综上所述，本申请实施例提供的一种双通道高功率基站射频系统及方法：

本发明结合射频单元和天线单元进行分析，由于天线为了支持一定的波束宽度，因此天线内部需要2个以上的天线振子，射频单元给天线的射频信号会通过功分器分配到各个天线振子，最终发射出去。基于此，本发明通过将射频单元的各路输出与天线单元内部的振子分别连接，同时利用数字信号处理模块中的时延调整模块校准不同信号发射通道的时延差异，确保信号到达每个振子的幅度和相位基本一致。从而，使得功率的合成发生在天线输出的空口，达到了高功率射频系统的目的，也避免了对射频线以及射频接头的功率容量和无源交调的苛刻要求，确保了批量可实现性。同时，驻波监测模块利用发射功率大小和反馈接收功率大小来确定射频单元和天线单元的连接情况，形成驻波检测的功能。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (10)

1.一种双通道高功率基站射频系统，其特征在于，包括射频单元、天线单元和耦合反馈电路；所述射频单元包括依次连接的数字信号处理模块、信号收发芯片和射频通道；所述射频通道包括两个信号发射通道；所述天线单元包括两个天线振子；每个所述射频通道的两个所述信号发射通道均与两个所述天线振子对应连接；所述天线单元通过所述耦合反馈电路连接所述信号收发芯片,形成各所述信号发射通道的闭环校准通道；所述数字信号处理模块内设有时延调整模块和驻波监测模块；所述时延调整模块用于调整两个所述信号发射通道输出信号的时延差异；所述驻波监测模块用于检测两个所述信号发射通道的驻波比。

2.基于权利要求1所述的一种双通道高功率基站射频系统，其特征在于，每个所述信号发射通道均包括依次连接的驱动放大器、高功率放大器、隔离器和滤波器；每组所述驱动放大器的输入连接所述信号收发芯片；所述滤波器的输出连接任意一个所述天线振子。

3.基于权利要求1所述的一种双通道高功率基站射频系统的方法，其特征在于，包括如下步骤：所述数字信号处理模块在初始建立载波时发送已知的校准序列，通过自相关算法得到每个所述信号发射通道的时延；在所述时延调整模块中建立初始的时延调整，在正常业务中，所述时延调整模块监控发射信号和反馈信号的自相关性变化，以实时调整时延。

4.基于权利要求3所述的一种双通道高功率基站射频系统的方法，其特征在于，通过自相关算法得到每个所述信号发射通道的时延，具体包括如下步骤：

步骤1：所述数字信号处理模块生成并发送已知的所述校准序列，采用相关性好且峰均比低的Zadoff-Chu(ZC)序列，表示为：

其中，k＝0，1，...，N_ZC-1，N_ZC表示校准序列的长度，v表示Zadoff-Chu(ZC)序列的根值；

步骤2：获取经过所述耦合反馈电路接收到的校准序列，表示为Y_ZC(k)，其中k＝0，1，...，N_ZC-1；

步骤3：用原始发送的校准序列和经过耦合反馈电路接收到的校准序列做相关运算，得到当前通道整体链路的绝对时延

具体表示为：

5.基于权利要求4所述的一种双通道高功率基站射频系统的方法，其特征在于，还包括如下步骤：步骤4：重复步骤1～步骤3，得到每个所述信号发射通道整体链路的绝对时延

其中i表示通道序号。

6.基于权利要求4所述的一种双通道高功率基站射频系统的方法，其特征在于，所述时延调整模块监控发射信号和反馈信号的自相关性变化，实时调整时延，具体包括如下步骤：步骤5：所述时延调整模块对各个所述信号发射通道的所述绝对时延进行补偿与对齐调整。

7.基于权利要求1所述的一种双通道高功率基站射频系统的方法，其特征在于，所述驻波监测模块监控发射信号和反馈信号的总功率变化，实时检测驻波比，具体包括如下步骤：在时延校准过程中，通过发射的校准信号功率和反馈接收到的校准信号功率的比值来判断所述射频单元与所述天线单元的连接质量，在正常业务中，所述驻波监测模块监控发射信号功率大小和反馈信号功率大小变化，以实时判断所述射频单元与所述天线单元的连接质量。

8.基于权利要求7所述的一种双通道高功率基站射频系统的方法，其特征在于，通过发射的校准信号功率大小和反馈接收的校准信号功率大小检测所述射频单元和所述天线单元的连接质量，具体包括如下步骤：

步骤1：获取经过所述耦合反馈电路接收到的校准序列，表示为Y_ZC(k)，其中k＝0，1，...，N_ZC-1；

步骤2：计算当前通道的反馈接收信号功率：

步骤3：计算当前通道的发射信号功率：

步骤4：计算驻波比：

步骤5：判断驻波比是否小于设定的门限；如判断为是，则表示驻波良好，即射频单元与天线单元连接质量良好；否则，则表示驻波差，即射频单元与天线单元连接质量差，此时所述射频单元删除载波并上报告警。

9.一种电子设备，其特征在于，包括：

存储器，用于存储一个或多个程序；

处理器；

当所述一个或多个程序被所述处理器执行时，实现如权利要求3-8中任一项所述的方法。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求3-8中任一项所述的方法。

Images