CN115765772A - 低功耗混频优先型宽带接收机前端模块 - Google Patents

低功耗混频优先型宽带接收机前端模块 Download PDF

Info

Publication number
CN115765772A
CN115765772A CN202211309685.9A CN202211309685A CN115765772A CN 115765772 A CN115765772 A CN 115765772A CN 202211309685 A CN202211309685 A CN 202211309685A CN 115765772 A CN115765772 A CN 115765772A
Authority
CN
China
Prior art keywords
signal
harmonic
frequency
low
end module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211309685.9A
Other languages
English (en)
Inventor
王科平
洪然
武润迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN202211309685.9A priority Critical patent/CN115765772A/zh
Publication of CN115765772A publication Critical patent/CN115765772A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开一种低功耗混频优先型宽带接收机前端模块，基于混频优先架构，不需使用外部匹配网络，实现从天线到接收机前端的阻抗匹配，实现高Q的带通滤波特性，包括三次谐波混频器、12级环形压控振荡器、TIA跨阻运算放大器，所述三次谐波混频器与12级环形压控振荡器、TIA跨阻运算放大器连接，12级环形压控振荡器为三次谐波混频器提供所需的本振信号，三次谐波混频器，用于利用本振的三次谐波分量将RF射频信号下变频为零中频信号，TIA跨阻运算放大器，用于对经三次谐波混频器下变频的零中频信号经过TIA跨阻运算放大器进行有效放大和滤波后输出。本发明比传统宽带接收机功耗更低。

Description

低功耗混频优先型宽带接收机前端模块
技术领域
本发明涉及射频接收机技术领域，特别是涉及一种低功耗混频优先型宽带接收机前端模块。
背景技术
伴随着无线互联芯片的迅猛发展与创新，各种无线设备被广泛应用于工业检测、智能家居、生物医疗等领域。为适配各种领域的应用需求，移动终端的发展逐渐趋向于多功能化和集成化。而由于不同应用中无线通信所遵循的通信标准不同，无线通信系统往往需要支持多个频段的收发通信，并能有效地抑制带外干扰，这就使得宽带抗阻塞射频接收机设计成为研究热点。
窄带射频接收机前端总是利用外部中心频率固定的射频滤波器来防止大的带外信号破坏所需的信号，这就需要多个前端来覆盖现代无线设备所服务的大量频段。对于宽带射频接收机的设计，目前不再需要一个固定的射频滤波器，但射频滤波器的消除会带来增益压缩和互易混频的问题。
由于片外RF滤波器的消除，任何带外干扰信号都将会与期望信号一起被下变频，当干扰信号与LO相位噪声混频时，其会在接收通道中产生与干扰信号幅度成比例的附加噪声。因此需要使宽带接收机前端具有整个频谱上中心频率可调的滤波特性，这也成为学术界一直关注的焦点。
应用N-Path架构的混频优先型接收机可完成这种整个频谱上中心频率可调的带通滤波特性，但因天线上的射频信号直接进入混频器，为了满足整体匹配要求，混频器需要有大尺寸的开关管，这就导致驱动N-Path架构的时钟模块和驱动buffer需要在整个频段上消耗很大的功耗。
综上，为了解决现有宽带混频优先型接收机的高功耗问题，迫切需要一种新的混频优先型接收机前端架构，以在满足线性度、噪声系数、S11等指标下，具有比传统结构更低的功耗。
发明内容
本发明的目的是针对现有技术中存在的技术缺陷，而提供一种低功耗混频优先型宽带接收机前端模块，在保证宽带接收机应有的带外线性度、噪声系数、增益、S11的前提下有着比传统宽带接收机更低的功率消耗。
为实现本发明的目的所采用的技术方案是：
一种低功耗混频优先型宽带接收机前端模块，基于混频优先架构，不需使用外部匹配网络，实现从天线到接收机前端的阻抗匹配，实现高Q的带通滤波特性，包括三次谐波混频器、12级环形压控振荡器、TIA跨阻运算放大器，所述三次谐波混频器与12级环形压控振荡器、TIA跨阻运算放大器连接，12级环形压控振荡器为三次谐波混频器提供所需的本振信号，三次谐波混频器，用于利用本振的三次谐波分量将RF射频信号下变频为零中频信号，TIA跨阻运算放大器，用于对经三次谐波混频器下变频的零中频信号经过TIA跨阻运算放大器进行有效放大和滤波后输出。
本发明的低功耗混频优先型宽带接收机前端模块，是应用三次谐波混频器的混频优先型宽带接收机前端，基于混频优先型架构，保留了传统混频优先结构高线性度、高动态范围、结构简单、小面积的特点；将大尺寸开关管和TIA低输入相结合实现了全频段50欧姆匹配，且混频器与TIA之间的电流模传输与阻抗匹配是系统具有良好的噪声系数；在实现宽带接收机应有的带外线性度、噪声系数、增益、S11、带宽的前提下有着比传统宽带接收机更低的功率消耗。
附图说明
图1是本发明的低功耗混频优先型宽带接收机前端模块的示意图。
图2是现有技术的宽带混频优先接收机架构示意图。
图3是本发明的12级RVCO结构示意图。
图4是本发明的接收机前端中TIA跨阻运算放大器示意图。
图5是本发明的接收机DSB噪声系数展示。
图6是本发明的接收机的转换增益展示。
图7是本发明的三次谐波无源混频器结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1所示，本发明实施例的低功耗混频优先型宽带接收机前端模块，基于混频优先架构，不需要使用外部匹配网络，即可实现从天线到接收机前端的阻抗匹配，实现高Q的带通滤波特性，包括三次谐波混频器、12级环形压控振荡器、TIA跨阻运算放大器，所述三次谐波混频器与12级环形压控振荡器、TIA跨阻运算放大器连接，12级环形压控振荡器为三次谐波混频器提供所需要的本振信号，三次谐波混频器，用于利用本振的三次谐波分量将RF射频信号下变频为零中频信号，TIA跨阻运算放大器，用于对经三次谐波混频器下变频的零中频信号经过TIA跨阻运算放大器进行有效放大和滤波后输出。
工作时，从天线接收到的RF射频信号首先经过一个三次谐波混频器，三次谐波无源混频器利用本振的三次谐波分量将RF射频信号下变频为零中频信号；经三次谐波混频器下变频的零中频信号经过TIA跨阻运算放大器被有效放大和滤波；最终，完成射频信号的带外干扰抑制，下变频混频，基带放大与滤波，实现射频信号到基带信号的转换与处理。
由于第一级的无源混频器噪声直接加在整个系统上，在级间匹配情况下，后级噪声会被大大削弱，为了最大程度上减小系统的噪声系数，在三次谐波混频器与TIA阻运算放大器之间实现了电流模传递的低阻抗匹配。简单的前端结构也提高了系统线性度。低的TIA输入阻抗与无源混频器的大尺寸开关管相结合实现了0.5GHz-2GHz整个频段上的50欧姆阻抗匹配。
其中，三次谐波混频器采用无源架构，直接与天线相连。优选的，该三次谐波混频器由NMOS开关管和电容组成，射频输入信号与驱动开关管的本振信号的傅里叶展开式做乘积，利用积化和差关系将信号在数学上做频率变换，得到的信号累积在电容上并在电容上求和得到输出信号Vout+-Vout-。换句话说，该三次谐波混频器将从天线进入混频器的射频信号与本振信号的三次谐波项进行下变频，因此大大减少了时钟模块的功耗。
三次谐波混频器的结构如图7所示，该三次谐波混频器由NMOS开关管和电容组成，由于混频器N-path结构的输入阻抗特性，在射频输入端，带外干扰信号被有效抑制了；然后带内射频信号与驱动开关管的本振信号的傅里叶展开式做乘积，利用积化和差关系将信号做频率变换，得到的信号累积在电容上并在电容上求和，最终在输出信号分量中消掉了基波分量，保留了本振信号的三次谐波分量。具体的，参见图7所示，三次谐波混频器由两个差分电流路径I+、I-组成的两个差动对，其中I+路径由P<1>、P<3>、<P5>所驱动的三全第一MOS管组成，I-路径由P<2>、P<4>、P<6>所驱动的三个第二MOS管组成。
其中，三个第一MOS管的漏极相接后作为信号输入端以接收VRF信号，三个第一MOS管的源极相接后作为信号输出端以输出VOUT+信号；三个第二MOS管的漏极相接后作为信号输入端以接收VRF信号，三个第二MOS管的源极相接后作为信号输出端以输出VOUT—信号；三个第一MOS管的源极以及三个第二MOS管的源极各自接一个电容CL的一端，电容CL的另一端接地。
驱动信号P<1>、P<2>、P<3>、P<4>、P<5>、P<6>接入MOS管的栅极，依次相差60°，占空比为1/6。两个差动对在下变频后抑制了偶数次谐波，每个差动对通过将来自3个路径的信号与各自以360°/3相位差工作的混频器相结合，这样3个路径的3*(2n-1)次谐波分量的信号在基带同向而其他谐波分量在基带相异而抵消。
下面，从数学角度去直观说明上述解释并给出三次谐波混频器的输出表达式。
首先，考虑一个占空比1/6的方波信号，并写出它的傅里叶展开式为：
Figure BDA0003907510640000051
其中，an和bn为傅里叶展开式系数。Ω为方波的角频率。
进一步研究I+路径时，开关信号P1(t)、P3(t)、P5(t)可以分别写成下式：
Figure BDA0003907510640000052
Figure BDA0003907510640000053
Figure BDA0003907510640000054
其中，n1≠3K,n2≠6K,K∈Z。
当输入信号为VRF(t)时，输出信号VOUT(t)可由下式给出：
Figure BDA0003907510640000055
假设射频输入信号是一个正弦信号，由上式推导可以发现，LO函数的cos项不提供6n-3(n∈Z)次谐波项，最终的结果相当于射频输入信号与LO信号中sin函数的6n-3次谐波项混频，然后混频器开关电阻与负载电容构成的低通节点滤掉了sin函数积化和差中的求和项，保留了相减项，所以整体表现为下变频性质。
上述推导中，LO函数的6n-3次谐波项保留，其余项消失。由傅里叶系数求得b3＝(2/3π)，从而变频增益为(2/π)，与传统下变频混频器增益相同，并且对于零中频混频来说，相较于正交结构，在S11结果中不再有RF信号的偶次谐波项，这也很好地增强了带外抑制能力，同时混频优先接收机的LO-RF泄漏现象比较严重，但因3次谐波混频更好的选频特性，LO泄漏到RF端的大量谐波项被滤除了。所以3次谐波混频在混频优先接收机中是一个非常有意义的应用。
图2是现有技术下宽带混频优先接收机架构。本发明用三次谐波无源混频器替代传统正交无源混频器，使整个接收机实现了低功耗效果。三次谐波无源混频器，用本振的三次谐波分量与射频信号进行混频，实现了与普通的差分混频器一样的混频效果，但却使时钟模块在射频频率的三分之一处工作，因为时钟模块是宽带混频优先接收机最大功率消耗模块，所以这种架构极大降低了系统的功耗。
如图3所示，12级环形压控振荡器采用12级反相器环形连接，在每一级反相器后取振荡后的输出信号PHI<1>、PHQ<1>、PHI<2>、PHQ<2>、…、PHI<6>、PHQ<6>，每级相位差30°且占空比为二分之一，这12相输出经过相互组合通过或非门电路，或非门电路将二分之一占空比调节为六分之一，最后经过驱动缓冲器得到输出信号PI<1>、PQ<1>、PI<2>、PQ<2>、…、PI<6>、PQ<6>。同时，在振荡器环路中加入注入锁定结构降低了整个频段上的相位噪声；最终12级环形压控振荡器为I/Q路径的三次谐波无源混频器提供占空比六分之一的六相方波信号。
其中，所述TIA跨阻运算放大器由简单的基于反相器结构的放大器组成，提供整个系统所需要的电压增益和10MHz的信号带宽，同时提供较小的输入阻抗与低通滤波特性。具体的，如图4所示，所述TIA跨阻运算放大器采用自偏置电流复用反相器结构的跨阻运算放大器，由一个差分放大器和反馈电阻RF、反馈电容CF组成。该差分放大器利用PMOS与NMOS的堆叠实现较小的输入阻抗与较大的电压增益，RF反馈电阻使得其电流可通过反馈电阻实现电流电压增益的转换，提供了较低输入阻抗，大尺寸MOS器件使得其通过电流增大，输入参考噪声减小，减小了噪声系数；反馈电阻可为TIA跨阻运算放大器提供一个自偏置电压，不需要额外的电压偏置。为避免共模干扰而引起的静态工作点不稳定现象，在输出端加一个共模反馈电路，主要通过输出环路的负反馈来稳定共模电平，整体电路如图4所示。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点,对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明；
因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (7)

1.低功耗混频优先型宽带接收机前端模块，其特征在于，基于混频优先架构，不需使用外部匹配网络，实现从天线到接收机前端的阻抗匹配，实现高Q的带通滤波特性，包括三次谐波混频器、12级环形压控振荡器、TIA跨阻运算放大器，所述三次谐波混频器与12级环形压控振荡器、TIA跨阻运算放大器连接，12级环形压控振荡器为三次谐波混频器提供所需的本振信号，三次谐波混频器，用于利用本振的三次谐波分量将RF射频信号下变频为零中频信号，TIA跨阻运算放大器，用于对经三次谐波混频器下变频的零中频信号经过TIA跨阻运算放大器进行放大和滤波后输出。
2.根据权利要求1所述低功耗混频优先型宽带接收机前端模块，其特征在于，所述三次谐波混频器采用无源架构，直接与天线相连，将从天线进入三次谐波混频器的射频信号与本振信号的三次谐波项进行下变频。
3.根据权利要求2所述低功耗混频优先型宽带接收机前端模块，其特征在于，所述将从天线进入三次谐波混频器的射频信号与本振信号的三次谐波项进行下变频是：
射频输入信号与三次谐波混频器的驱动开关管的本振信号的傅里叶展开式做乘积，利用积化和差关系将信号在数学上做频率变换，得到的信号累积在电容上并在电容上求和得到输出信号Vout+-Vout-。
4.根据权利要求3所述低功耗混频优先型宽带接收机前端模块，其特征在于，所述三次谐波混频器包括两个差分电流路径I+、I-形成的两个差动对；I+路径由P<1>、P<3>、<P5>驱动的三个第一MOS管组成，I-路径由P<2>、P<4>、P<6>驱动的三个第二MOS管组成；P<1>、P<2>、P<3>、P<4>、P<5>、P<6>依次相差60°，占空比为1/6；两个差动对在下变频后抑制了偶数次谐波，每个差动对通过将来自3个路径的信号与各自以360°/3相位差工作的混频器相结合，使3个路径的3*(2n-1)次谐波分量的信号在基带同向而其他谐波分量在基带相异而抵消。
5.根据权利要求4所述低功耗混频优先型宽带接收机前端模块，其特征在于，三个第一MOS管的漏极相接后作为信号输入端以接收VRF信号，三个第一MOS管的源极相接后作为信号输出端以输出VOUT+信号；
三个第二MOS管的漏极相接后作为信号输入端以接收VRF信号，三个第二MOS管的源极相接后作为信号输出端以输出VOUT—信号；
三个第一MOS管的源极以及三个第二MOS管的源极各自接一个电容CL的一端，电容CL的另一端接地。
6.根据权利要求1所述低功耗混频优先型宽带接收机前端模块，其特征在于，12级环形压控振荡器采用12级反相器环形连接，每一级反相器后取振荡后的输出信号PHI<1>、PHQ<1>、PHI<2>、PHQ<2>、…、PHI<6>、PHQ<6>，每级相位差30°且占空比为二分之一，12相输出经过相互组合通过或非门电路；
或非门电路将二分之一占空比调节为六分之一，最后经驱动缓冲器得到输出信号PI<1>、PQ<1>、PI<2>、PQ<2>、…、PI<6>、PQ<6>；同时，在振荡器环路中加入注入锁定结构降低整个频段上的相位噪声；最终12级环形压控振荡器为I/Q路径的三次谐波无源混频器提供占空比六分之一的六相方波信号。
7.根据权利要求1所述低功耗混频优先型宽带接收机前端模块，其特征在于，所述TIA跨阻运算放大器提供整个系统所需要的电压增益和10MHz的信号带宽，采用自偏置电流复用反相器结构的跨阻运算放大器。
CN202211309685.9A 2022-10-25 2022-10-25 低功耗混频优先型宽带接收机前端模块 Pending CN115765772A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211309685.9A CN115765772A (zh) 2022-10-25 2022-10-25 低功耗混频优先型宽带接收机前端模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211309685.9A CN115765772A (zh) 2022-10-25 2022-10-25 低功耗混频优先型宽带接收机前端模块

Publications (1)

Publication Number Publication Date
CN115765772A true CN115765772A (zh) 2023-03-07

Family

ID=85353130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211309685.9A Pending CN115765772A (zh) 2022-10-25 2022-10-25 低功耗混频优先型宽带接收机前端模块

Country Status (1)

Country Link
CN (1) CN115765772A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116996082A (zh) * 2023-09-26 2023-11-03 中国科学技术大学 差分输出的唤醒接收机射频电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116996082A (zh) * 2023-09-26 2023-11-03 中国科学技术大学 差分输出的唤醒接收机射频电路
CN116996082B (zh) * 2023-09-26 2023-12-05 中国科学技术大学 差分输出的唤醒接收机射频电路

Similar Documents

Publication Publication Date Title
US9014653B2 (en) High-IF superheterodyne receiver incorporating high-Q complex band pass filter
JP5666534B2 (ja) 送信信号リーケージの影響を低減するためのノッチ・フィルタを有する無線受信機
US7474885B2 (en) Passive subharmonic mixer
US8212602B2 (en) System and method for signal mixing based on high order harmonics
US7542521B2 (en) Direct-conversion frequency mixer
EP2308169A2 (en) Systems and methods for implementing a harmonic rejection mixer
Parsa et al. A 60GHz CMOS receiver using a 30GHz LO
CN104467686A (zh) 一种低功耗、低噪声的混频器
US7085548B1 (en) Harmonic mixer
US20060091944A1 (en) I/Q quadrature demodulator
JP2009284059A (ja) フィルタ回路、無線送信機および無線受信機
CN115765772A (zh) 低功耗混频优先型宽带接收机前端模块
US7689189B2 (en) Circuit and method for signal reception using a low intermediate frequency reception
Zhang et al. A 930 MHz CMOS DC-offset-free direct-conversion 4-FSK receiver
Kitsunezuka et al. A 5–9-mw, 0.2–2.5-GHz CMOS low-if receiver for spectrum-sensing cognitive radio sensor networks
US11057069B2 (en) Radio frequency (RF) front end of low power consumption and fully automatic adjustable broadband receiver
Jen et al. A 2.2 GHz sub-harmonic mixer for directconversion receivers in 0.13/spl mu/m CMOS
US6970687B1 (en) Mixer
Ying et al. A reconfigurable receiver with 38 dB frequency-independent blocker suppression and enhanced in-B and linearity and power efficiency
US7519333B2 (en) Radio architecture for use with frequency division duplexed systems
Yishay et al. High-performance 81–86 GHz transceiver chipset for Point-to-Point communication in SiGe BiCMOS technology
Meena et al. Design and Simulation of Down Conversion Mixer for LoRa Band IOT System
CN215010176U (zh) 一种下变频系统
Ye et al. A 10Gb/s QPSK Carrier Recovery Circuit for 60GHz Millimeter-Wave Receiver in 65nm CMOS
Yu et al. A BW-Extended Blocker-Tolerant Receiver with RF Passive-Gain and High-Order BB Impedance Achieving 30dBm OOB-IIP3 and 110MHz RF-BW

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination