CN115765630A - 具有串联谐振电路的压控振荡器 - Google Patents

Abstract

本公开涉及具有串联谐振电路的压控振荡器。一种压控振荡器包括具有谐振频率的串联谐振电路和耦合到串联谐振电路的有源电压驱动器件。有源电压驱动器件提供驱动电压并且在谐振频率处在工作电压范围内具有输出负电阻。有源电压驱动器件包括具有提供驱动电压的电压供应端子的交叉耦合的差分对。串联谐振电路耦合在交叉耦合的差分对的电压供应端子之间。

Description

具有串联谐振电路的压控振荡器

相关申请的交叉引用

本申请要求于2021年9月6日提交的意大利专利申请第102021000023000号的优先权，其内容在法律允许的最大范围内通过引用整体并入本文。

技术领域

本文中的实施例涉及具有串联谐振电路的压控振荡器。

背景技术

众所周知，压控振荡器(VCO)是射频(RF)系统中的基本组件，并且用在用于通信、感测和雷达应用的传输器和接收器中。例如，在电信领域，压控振荡器通常是用于建立频率载波、时钟生成和比特恢复的基础。

相位噪声越来越多地成为压控振荡器的一个关键方面，特别是在无线通信中，因为对频带资源和频率信道的需求的巨大增长对最大限度地减少通信错误提出了非常严格的要求。例如，在高阶相移键控(PSK)或正交幅度调制(QAM)中，相位噪声可能导致在解码相邻符号时出现错误。从图1所示的示例可以理解，相位噪声可能导致与给定符号相对应的载波偏移到相邻符号的幅度和相位范围，从而导致解释错误。

因此，降低相位噪声是开发在高达毫米波载波频率处具有更高容量(因为带宽更宽)和频谱高效调制方案的通信系统的关键目标。根据一个简单的解决方案，压控振荡器中的相位噪声可以通过按比例缩小并联谐振电路的电感器并且增加给定电源电压的功耗来降低。然而，品质因数Q会因使用太小的电感器而劣化，并且给出了相位噪声的下限。

为了克服这个限制，已经提出了具有并联谐振电路的多核振荡器，其中N个相同振荡器以对称模式耦合，以将相位噪声按比例缩小10log(N)。多核振荡器已经被证明是有效的，但即使是振荡器之间的轻微失配也可能会显著削弱相位噪声并且影响品质因数。此外，振荡器所需要的对称布置限制了可以耦合在一起的核心的数目，因此也限制了可以实现的相位噪声降低。虽然在很多应用中，多核振荡器提供了一个很好的解决方案，但不能指望可以满足由电信发展给出的严格要求。

因此，本领域需要提供一种允许克服或至少减弱上述限制的压控振荡器。

发明内容

在一个实施例中，一种压控振荡器包括：具有谐振频率的串联谐振电路；以及有源电压驱动器件，该有源电压驱动器件耦合到串联谐振电路并且被配置为提供驱动电压并且在谐振频率处在工作电压范围内具有输出负电阻。有源电压驱动器件包括具有电压供应端子的交叉耦合的差分对，并且串联谐振电路耦合到交叉耦合的差分对的电压供应端子。

附图说明

为了更好地理解本发明，现在将纯粹通过非限制性示例并且参考附图来描述其一些实施例，在附图中：

图1是示出调制方式中相位噪声的影响的图表；

图2是压控振荡器的简化框图；

图3是示出图2的压控振荡器的量的图表；

图4是图2的压控振荡器的电路图；

图5是压控振荡器的不同实施例的部分电路图；

图6是压控振荡器的另一实施例的部分电路图；以及

图7是包括图6的压控振荡器的电子设备的框图。

具体实施方式

参考图2，根据实施例的压控振荡器1包括串联谐振电路2和有源电压驱动器件3。串联谐振电路2耦合在有源电压驱动器件的电压供应端子3a、3b之间。更具体地，串联谐振电路2包括串联耦合在电压供应端子3a、3b之间的电容组件5、电感组件6和电阻组件7。电阻组件7还包括电容组件5的电阻和电感组件6的电阻。虽然为了清楚起见在图2中已经明确指示，但是根据设计偏好，不需要包括电阻器作为单独组件，并且电阻组件7可以专门由电容组件5的电阻和电感组件6的电阻来限定。串联电阻R_S与电阻组件7相关联。

串联谐振电路2被配置为在谐振频率ω₀处谐振并且具有串联品质因数Q_S。在一个示例中，串联品质因数Q_S为15。

如图3所示，有源电压驱动器件3被配置为提供驱动电压V_X并且在工作电压范围V_R内具有负电阻。在工作电压范围V_R之外，驱动电压V_X饱和到±V_MAX。在平衡条件下，驱动电压V_X和对应驱动电流I_X均为零，并且负电阻相对于串联谐振电路2的串联电阻R_S来选择以允许建立振荡。

参考图4，其中更详细地示出了压控振荡器1，串联谐振电路2设置有调谐端子10和偏置端子11，偏置端子11通过相应偏置组件(例如，偏置电感器11b)耦合到偏置节点11a。为了降低每个电容构件上的电压降，在一个实施例中，电容组件5包括多个电容器12和一对调谐变容二极管13，该对调谐变容二极管13相对于调谐端子10对称地彼此串联耦合。具体地，变容二极管13具有耦合到调谐端子10的相应第一端子和耦合到偏置节点11中的相应偏置节点的第二端子。电容器12对称地耦合到变容二极管13的相对侧的偏置节点11a、11b，以形成平衡电容结构。

在图4的实施例中，电感组件6包括两个电感器15，这两个电感器15对称地耦合到电容组件5的相对端子并且进一步耦合到有源电压驱动器件3的电压供应端子3a、3b中的相应电压供应端子。

电阻组件7进而包括两个电阻器17，每个电阻器17与电感器15中的相应电感器串联。电阻器17考虑为相应电感器15在谐振频率ω₀处的电阻，并且根据与设计偏好，可以包括附加的单独组件。例如，在低至千赫兹范围的低频应用中，可以提供单独的电阻器，而在较高频率处，电阻组件7可以仅由电感器15的电阻限定。

有源电压驱动器件3包括交叉耦合的差分对20、负载电阻器21、扼流电感器23和饱和二极管25、26。

在图4的实施例中，交叉耦合的差分对20包括双极晶体管27，双极晶体管27的相应基极端子耦合到另一晶体管的集电极端子。双极晶体管27的发射极端子限定有源电压驱动器件3的电压供应端子3a、3b(即，以便作为发射极跟随器来驱动电压，而不是电流)。双极晶体管27的集电极端子为负载电阻器21限定电流供应端子3c、3d。可以理解，双极晶体管可以替换为交叉耦合的差分对中的场效应晶体管，如图5所示，在这种情况下，电压供应端子3a、3b和电流供应端子3c、3d分别由场效应晶体管的源极端子(即，以便作为源极跟随器来驱动电压，而不是电流)和漏极端子限定。

与相应晶体管27的基极端子串联的偏置电容器28以及在相应晶体管27的基极端子与偏置端子30之间的偏置电感器29提供适当的DC偏置以防止晶体管27在饱和区中工作。扼流电感器23与交叉耦合的差分对20的相应晶体管27的发射极端子串联，并且除了将DC偏置电流分量I_B耦合到交叉耦合的差分对20中以避免晶体管27饱和之外，还允许其发射极端子(即，电压供应端子3a、3b)从接地电压移动。

负载电阻器21耦合在相应晶体管27的集电极端子与电压供应线32之间，以提供DC电源电压V_CC。负载电阻器具有匹配的负载电阻R_L，由此在工作电压范围V_R(图3)内，电压供应端子3a、3b处的差分输出电阻R₀为

R₀＝-2R_L+2/gm≈-2R_L，

这是由于交叉耦合的差分对20的作用。此外，负载电阻RL被选择为满足用于触发振荡建立的条件，即

|R₀|＝|2R_L|＞R_S

饱和二极管25、26以反并联配置耦合在晶体管27的集电极端子之间，并且被选择为精确地设置驱动电压V_X的工作电压范围V_R的边界、最大电压值+V_MAX和最小电压值-V_MAX，如图3所示。

在与谐振频率ω₀的给定频率偏移Δ处，与振荡器相关联的相位噪声的估计通常可以从Leeson公式如下推导：

其中

是相位噪声，F是噪声因子，k是玻尔兹曼常数，P_S是与振荡器的谐振电路相关联的信号功率。

在电压驱动的串联谐振电路2中，串联信号功率P_SS由下式给出

其中L是电感组件的电感。

对于电流驱动的并联谐振电路，其电阻值、电容值和电感值与串联谐振电路2相同，谐振频率ω₀相同，并联品质因数Q_P等于串联品质因数Q_S，并联信号功率P_SP为

因此

P_SS＝P_SPQ_P ²＝P_SPQ_S ²

Leeson公式表明，与具有相同电路参数、谐振频率和品质因数的双电流驱动的并联谐振电路相比，由电压驱动的串联谐振电路2提供的相位噪声降低：

相位噪声的降低如此显著，以至于电压驱动的串联谐振电路2的性能甚至比多核配置的双电流驱动的并联谐振电路还要好。因此，一方面，电路结构和布局更简单，并且占用的芯片面积也更少。另一方面，电压驱动的串联谐振电路2的设计不受对称性要求的限制，而基于双电流驱动的并联谐振电路的振荡器必须应对核心数目超过若干单元可能会非常困难(如果可能的话)的问题。

有源电压驱动器件3通过交叉耦合的差分对的电压供应端子(即，发射极端子(或FET的源极端子))来提供适当的驱动电压以及能够引起振荡建立的负电阻。因此，压控振荡器1允许通过简单但有效并且可靠的驱动来利用串联谐振电路2的优点。

对于高频应用，寄生组件的作用在某些情况下可能不容忽视。串联谐振电路耦合到基于交叉耦合的差分对的有源电压驱动器件的电压供应端子的方案也适用。

根据图6的实施例，压控振荡器100包括串联谐振电路102和有源电压驱动器件103。

基本上如已经参考图2和图4所述，串联谐振电路102耦合在有源电压驱动器件103的电压供应端子103a、103b之间，并且包括串联电容组件105、串联电感组件106和串联电阻组件107。此外，电路102具有谐振频率ω₀(例如，10GHz)和串联品质因数Q_S。这里，在谐振频率ω₀处，串联电阻组件107与串联电感组件106的寄生串联电阻R_S基本一致。串联电阻组件107可以具有与图4的电阻组件7相同的结构。

有源电压驱动器件103被配置为提供驱动电压V_X并且具有负电阻，其V-I特性与图3所示的在性质上相似。

有源电压驱动器件103包括交叉耦合的差分对120、并联谐振电路121、扼流电感123和饱和二极管125、126。

交叉耦合的差分对20包括双极晶体管127，双极晶体管127的相应基极端子耦合到另一晶体管的集电极端子。双极晶体管127的发射极端子限定有源电压驱动器件3的电压供应端子103a、103b。双极晶体管127的集电极端子限定并联谐振电路121的电流供应端子103c、103d。

可以提供此处未示出的偏置组件以施加适当的DC偏置以防止晶体管127在饱和区中工作。扼流电感器123耦合在交叉耦合的差分对120的相应晶体管127的发射极端子与接地之间，并且除了将DC偏置电流分量I_B耦合到交叉耦合的差分对120以避免晶体管127饱和之外，还允许其发射极端子(即，电压供应端子103a、103b)从接地电压移动。

并联谐振电路121耦合在晶体管127的集电极端子之间，并且包括并联电容组件128、并联电感组件129和并联电阻组件130。

并联电容组件128考虑晶体管127的集电极端子处的寄生电容，即，电流供应端子103c、103d处的寄生电容。寄生电容实际上在较高频率(例如，千兆赫或更高频率)下具有实际并且可观的影响。

并联电感组件129被选择为以串联谐振电路102的串联谐振频率ω₀调谐并联谐振电路121的谐振频率。并联电感组件129的中心点耦合到电压供应线132，以提供DC电源电压V_CC。

并联电阻组件130可以基本上由并联电感组件129的寄生电阻确定并且被选择为满足用于在串联谐振频率ω₀下在串联谐振电路103中建立振荡的条件。更准确地，并联电阻组件130在串联谐振频率ω₀下的并联电阻RP被选择为使得在工作电压范围V_R，电压供应端子103a、103b处的差分输出电阻R₀如下：

R₀＝-R_P+2/gm≈-R_P，

并且满足用于触发振荡建立的条件，即

|R₀|＝|R_P|＞R_S

饱和二极管25、26以反并联配置耦合在晶体管127的集电极端子之间，并且被选择为精确地设置驱动电压V_X的工作电压范围V_R的边界以及最大电压值+V_MAx和最小电压值-V_MAX，如图3所示。

在谐振频率ω₀下，压控振荡器100的振荡由串联谐振电路102主导。并联谐振电路121也在谐振频率ω₀处被调谐，并且在谐振条件下，相关阻抗实际上是并联电阻组件130的并联电阻RP。实际上，并联谐振电路121用于消除寄生组件的影响，使得在谐振频率ω₀下，并联谐振电路121限定纯电阻负载并且阻抗产生建立和维持振荡所需要的负电阻。因此允许在非常高的频率处操作并且可以保持与电压驱动的串联谐振电路102相关联的相位噪声的减少。

例如，在图7中，压控振荡器100被配置为以10GHz的谐振频率ω₀振荡，并且耦合到倍频器150，该倍频器150提供8倍的频率增加。控制单元160控制压控振荡器100的操作，例如，提供操作、调谐、测试等的启用/禁用。

对于压控振荡器100，偏离谐振频率1MHz处的相位噪声是-138dBc/Hz，这在倍频器150的输出处在80GHz处产生-120dBc/Hz。上述相位噪声水平允许例如实现以下调制方案：

最后，很明显，可以对所描述的压控振荡器进行修改和变化，而不会因此偏离如所附权利要求中所限定的本发明的范围。

Claims (21)

1.一种压控振荡器，包括：

串联谐振电路，具有谐振频率；以及

有源电压驱动器件，在所述谐振频率处在工作电压范围内具有输出负电阻，所述有源电压驱动器件耦合到所述串联谐振电路并且被配置为提供驱动电压；

其中所述有源电压驱动器件包括交叉耦合的差分对，所述交叉耦合的差分对具有输出所述驱动电压的电压供应端子；以及

其中所述串联谐振电路耦合在所述交叉耦合的差分对的所述电压供应端子之间。

2.根据权利要求1所述的振荡器，其中所述交叉耦合的差分对包括处于差分跟随器配置的晶体管对，并且所述电压供应端子由所述晶体管对的输出导电端子限定。

3.根据权利要求2所述的振荡器，其中所述晶体管对为双极晶体管，并且所述电压供应端子由所述双极晶体管的发射极端子限定。

4.根据权利要求2所述的振荡器，其中所述晶体管对为场效应晶体管，并且所述电压供应端子由所述场效应晶体管的源极端子限定。

5.根据权利要求2所述的振荡器，其中所述有源电压驱动器件包括偏置组件，所述偏置组件耦合在所述交叉耦合的差分对的相应晶体管的所述输出导电端子与参考电压线之间，并且其中所述偏置组件将DC偏置电流分量耦合到所述交叉耦合的差分对中以避免所述晶体管对的饱和。

6.根据权利要求1所述的振荡器，其中所述交叉耦合的差分对具有电流供应端子，并且所述有源电压驱动器件包括耦合到所述电流供应端子的负载。

7.根据权利要求6所述的振荡器，其中所述负载是在谐振频率处的电阻负载。

8.根据权利要求6所述的振荡器，其中所述负载包括耦合到所述交叉耦合的差分对的所述电流供应端子的电阻器。

9.根据权利要求6所述的振荡器，其中所述负载包括并联谐振电路，所述并联谐振电路耦合在所述交叉耦合的差分对的所述电流供应端子之间并且以所述谐振频率被调谐。

10.根据权利要求9所述的振荡器，其中所述并联谐振电路包括并联电容组件，并且其中所述晶体管的寄生电容形成所述并联电容组件的至少一部分。

11.根据权利要求10所述的振荡器，其中所述并联谐振电路包括并联电感组件，所述并联电感组件被选择为以所述串联谐振频率调谐所述并联谐振电路。

12.根据权利要求11所述的振荡器，其中所述并联电感组件的中心点耦合到被配置为提供DC电源电压的电压供应线。

13.根据权利要求11所述的振荡器，其中所述并联谐振电路包括并联电阻组件，所述并联电阻组件包括所述并联电感组件的寄生电阻。

14.根据权利要求6所述的振荡器，其中所述串联谐振电路具有串联电阻，并且其中所述负载被选择为使得在所述谐振频率处，所述有源电压驱动器件的所述输出负电阻的绝对值大于所述串联谐振电路的所述串联电阻。

15.根据权利要求6所述的振荡器，其中所述有源电压驱动器件包括以反并联配置耦合在所述有源电压驱动器件的所述电流供应端子之间的第一饱和二极管和第二饱和二极管。

16.一种电子系统，包括：

根据权利要求1所述的压控振荡器；以及

控制单元，耦合到所述压控振荡器。

17.根据权利要求16所述的电子系统，包括倍频器，所述倍频器耦合到所述压控振荡器并且被配置为将所述谐振频率乘以倍增因子。

18.一种压控振荡器，包括：

串联谐振电阻器-电容器-电感器电路，具有谐振频率；

交叉耦合的晶体管差分对，包括第一晶体管和第二晶体管，所述第一晶体管具有连接到所述串联谐振电路的第一节点的第一发射极或漏极端子，所述第二晶体管具有连接到所述串联谐振电路的第二节点的第二发射极或漏极端子；

第一电感器，耦合在所述第一节点与接地节点之间；

第二电感器，耦合在所述第二节点与所述接地节点之间；

第一电容器，耦合在所述第一晶体管的控制端子与所述第二晶体管的集电极或源极端子之间；以及

第二电容器，耦合在所述第二晶体管的控制端子与所述第一晶体管的集电极或源极端子之间。

19.根据权利要求18所述的振荡器，还包括第三电感器，所述第三电感器具有耦合到所述第一晶体管的所述控制端子的第一端子、耦合到所述第二晶体管的所述控制端子的第二端子、以及耦合到偏置电压节点的中心抽头端子。

20.根据权利要求18所述的振荡器，还包括第三电感器，所述第三电感器具有耦合到所述第一晶体管的所述集电极或漏极端子的第一端子、耦合到所述第二晶体管的所述集电极或漏极端子的第二端子、以及耦合到电源电压节点的中心抽头端子。

21.根据权利要求18所述的振荡器，其中所述交叉耦合的晶体管差分对在所述谐振频率处在工作电压范围内呈现输出负电阻。

Images