CN115763364A - 半导体结构及制备方法 - Google Patents

半导体结构及制备方法 Download PDF

Info

Publication number
CN115763364A
CN115763364A CN202111032017.1A CN202111032017A CN115763364A CN 115763364 A CN115763364 A CN 115763364A CN 202111032017 A CN202111032017 A CN 202111032017A CN 115763364 A CN115763364 A CN 115763364A
Authority
CN
China
Prior art keywords
layer
protective film
supporting substrate
metal column
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111032017.1A
Other languages
English (en)
Inventor
赵梦波
尹佳山
周祖源
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202111032017.1A priority Critical patent/CN115763364A/zh
Publication of CN115763364A publication Critical patent/CN115763364A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种半导体结构及制备方法,半导体结构包括支撑衬底、重新布线层、封装结构及保护膜,其中,支撑衬底包括第一面及相对的第二面,重新布线层位于支撑衬底的第一面上,封装结构位于重新布线层上,封装结构包括金属柱及塑封层,且金属柱的第一端与重新布线层电连接,塑封层包覆所述金属柱并显露金属柱的第二端,保护膜位于支撑衬底的第二面上,且保护膜覆盖支撑衬底的第二面。本发明通过在支撑衬底的背面贴附保护膜,从而在进行塑封结构的研磨工艺中,可对支撑衬底的背面形成有效的保护,以避免支撑衬底的损伤,提高产品质量,提高良率;进一步的,基于保护膜的保护,还可对支撑衬底进行循环应用,以降低生产成本。

Description

半导体结构及制备方法
技术领域
本发明属于半导体封装领域,涉及一种半导体结构及制备方法。
背景技术
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来,集成电路封装将通过不断减小特征尺寸来提高各种电子元器件的集成密度。目前,常用的封装方法包括:晶圆级封装(Wafer Level Packaging,WLP),叠层封装(Package onPackage,POP)等。
晶圆级封装(Wafer Level Packaging,WLP)的一般定义为:直接在晶圆(Wafer)上进行大多数或全部的封装及测试程序,之后再进行切割(Singulation)制成单颗芯片(Chip)。由于WLP具有较高的封装密度、较快的封装速度及较低的封装成本,已成为目前较为先进的封装方法之一,得到了广泛的应用。
随着先进封装技术的发展,各种晶圆载体被引入到工艺中,随之而来的是新的挑战。作为先进封装的重要工艺场所,研磨过程中作为支撑载体的晶圆经常会遇到磨损或开裂等缺陷,导致产品报废,且支撑载体难以重复使用,从而也会造成资源的浪费。
因此,提供一种半导体结构及制备方法,实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种半导体结构及制备方法,用于解决现有技术中支撑衬底在封装中所面临的缺陷的问题。
为实现上述目的,本发明提供一种半导体结构的制备方法,包括以下步骤:
提供支撑衬底,所述支撑衬底包括第一面及相对的第二面;
于所述支撑衬底的第一面上形成重新布线层;
于所述重新布线层上形成封装结构,所述封装结构包括金属柱及塑封层,且所述金属柱的第一端与所述重新布线层电连接,所述塑封层包覆所述金属柱;
于所述支撑衬底的第二面上贴附保护膜,且所述保护膜覆盖所述支撑衬底的第二面;
对所述封装结构的表面进行研磨,显露所述金属柱的第二端。
可选地,贴附所述保护膜的方法包括压合法;所述保护膜包括蓝膜或UV膜。
可选地,还包括去除所述保护膜的步骤,且在去除所述保护膜之后,还包括进行清洗处理的步骤。
可选地,所述支撑衬底与所述重新布线层之间具有分离层,所述分离层覆盖所述支撑衬底的第一面,其中,所述分离层包括光热转换层。
可选地,对所述封装结构的表面进行研磨的方法包括CMP及物理研磨中的一种或组合。
本发明还提供一种半导体结构,所述半导体结构包括:
支撑衬底,所述支撑衬底包括第一面及相对的第二面;
重新布线层,所述重新布线层位于所述支撑衬底上的第一面上;
封装结构,所述封装结构位于所述重新布线层上,所述封装结构包括金属柱及塑封层,且所述金属柱的第一端与所述重新布线层电连接,所述塑封层包覆所述金属柱;
保护膜,所述保护膜位于所述支撑衬底的第二面上,且所述保护膜覆盖所述支撑衬底的第二面。
可选地,所述保护膜包括蓝膜或UV膜。
可选地,所述支撑衬底与所述重新布线层之间具有分离层,且所述分离层覆盖所述支撑衬底的第一面。
可选地,所述分离层包括光热转换层。
可选地,所述封装结构还包括贴合于所述重新布线层上的芯片,所述芯片与所述重新布线层电连接或所述芯片的焊盘显露于所述塑封层的表面。
如上所述,本发明的半导体结构及制备方法,半导体结构包括支撑衬底、重新布线层、封装结构及保护膜,其中,支撑衬底包括第一面及相对的第二面,重新布线层位于支撑衬底的第一面上,封装结构位于重新布线层上,封装结构包括金属柱及塑封层,且金属柱的第一端与重新布线层电连接,塑封层包覆所述金属柱并显露金属柱的第二端,保护膜位于支撑衬底的第二面上,且保护膜覆盖支撑衬底的第二面。本发明通过在支撑衬底的背面贴附保护膜,从而在进行塑封结构的研磨工艺中,可对支撑衬底的背面形成有效的保护,以避免支撑衬底的损伤,提高产品质量,提高良率;进一步的,基于保护膜的保护,还可对支撑衬底进行循环应用,以降低生产成本。
附图说明
图1显示为本发明实施例中的半导体结构的制备工艺流程图。
图2显示为本发明实施例中形成封装结构后的结构示意图。
图3显示为本发明实施例中贴附保护膜后的结构示意图。
图4显示为本发明实施例中对封装结构进行研磨后的结构示意图。
图5显示为本发明实施例中去除保护膜后的结构示意图。
元件标号说明
100 支撑衬底
200 分离层
300 重新布线层
400 封装结构
401 金属柱
402 塑封层
500 保护膜
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1~图5。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图1,本实施例提供一种半导体结构的制备方法,所述半导体结构的制备方法包括以下步骤:
S1:提供支撑衬底,所述支撑衬底包括第一面及相对的第二面;
S2:于所述支撑衬底的第一面上形成重新布线层;
S3:于所述重新布线层上形成封装结构,所述封装结构包括金属柱及塑封层,且所述金属柱的第一端与所述重新布线层电连接,所述塑封层包覆所述金属柱;
S4:于所述支撑衬底的第二面上贴附保护膜,且所述保护膜覆盖所述支撑衬底的第二面;
S5:对所述封装结构的表面进行研磨,显露所述金属柱的第二端。
本实施例的所述半导体结构的制备方法,通过在所述支撑衬底的背面贴附保护膜,从而在进行所述塑封层的研磨工艺中,可对所述支撑衬底的背面形成有效的保护,以避免所述支撑衬底的损伤,提高产品质量,提高良率;进一步的,基于所述保护膜的保护,还可对所述支撑衬底进行循环应用,以降低生产成本。
以下结合附图2~图5,对本实施例制备所述半导体结构的具体步骤进行进一步的说明。
首先,参阅图2,执行步骤S1,提供支撑衬底100,所述支撑衬底100包括第一面及相对的第二面。其中,有关所述支撑衬底100的材质、厚度及尺寸可根据工艺的制程需要进行选择,如所述支撑衬底100可选用晶圆级的8英寸、12英寸的玻璃衬底、硅衬底等,厚度可为微米级或厘米级,关于所述支撑衬底100的具体种类此处不作过分限制。
接着,执行步骤S2,于所述支撑衬底100的第一面上形成重新布线层300。
作为示例,所述支撑衬底100与所述重新布线层300之间可具有分离层200,所述分离层200覆盖所述支撑衬底100的第一面,其中,优选所述分离层200为光热转换层。
具体的,所述分离层200的作用为提供一种具有粘合作用的材料层,以将所述支撑衬底100与后续形成的所述重新布线层300进行粘合,以便于后续通过如撕裂、光照等处理方式,剥离所述支撑衬底100。本实施例中,优选所述分离层200采用所述光热转换层,即后续工艺可基于所述光热转换层在采用光加热的处理后,使所述支撑衬底100与所述重新布线层300进行分离,从而可提供一种便捷的分离方法,但所述分离层200的种类并非局限于此,可根据具体需要进行选择。当然,根据工艺需要,也可不设置所述分离层200。其中,所述重新布线层300包括介质层及位于所述介质层中的金属布线层,有关所述重新布线层300的结构及材质可根据需要进行设置,此处不作过分限制。
接着,执行步骤S3,于所述重新布线层300上形成封装结构400,所述封装结构400包括金属柱401及塑封层402,且所述金属柱401的第一端与所述重新布线层300电连接,所述塑封层402包覆所述金属柱401。
具体的,如图2,本实施例中,所述封装结构400包括与所述重新布线层300相电连接的所述金属柱401及塑封层402,但所述封装结构400的结构并非局限于此,如所述封装结构400中还可包括贴合于所述重新布线层300上的芯片(未图示)等元件,具体可根据需要进行设置,此处不作过分限制。所述塑封层402包覆所述金属柱401,以通过所述塑封层402可对所述金属柱401进行保护,并提供固定支承作用,其中,所述塑封层402的材质可采用较为常用的环氧树脂,形成所述塑封层402的方法可包括如模塑成型、真空层压成型及旋涂成型等,关于所述塑封层402的材质及形成方法此处不作限制。通过所述金属柱401可实现所述封装结构400的双面电性引出,以进行后续的双面电性连接,关于所述封装结构400的具体结构此处不作过分限制。
接着,参阅图3,执行步骤S4,于所述支撑衬底100的第二面上贴附保护膜500,且所述保护膜500覆盖所述支撑衬底100的第二面。
具体的,由于形成的所述封装结构400需要进行研磨工艺,以减薄所述封装结构400的厚度、获得平整表面、显露所述封装结构400中的所述金属柱401的第二端以进行后续的电性引出。因此,在进行研磨的工艺中,所述支撑衬底100的第二面会因为研磨工艺而造成损伤,如产生划痕等,这些划痕会使得后续工艺难以获得高质量的产品,甚至于造成碎片的风险,从而会导致产品报废。另外,所述支撑衬底100也难以重复使用,从而也会造成资源的浪费。当在所述支撑衬底100的第二面形成所述保护膜500时,基于所述保护膜500的良好粘合性,以及较为成熟的贴合及去除工艺,可较为便捷的实现对所述支撑衬底100的保护。
作为示例,所述保护膜500可包括蓝膜或UV膜,其中,贴附所述保护膜500的方法可包括压合法。
具体的,本实施例中,所述保护膜500优选为一面具有粘性的、较为常用的、价格较低的所述蓝膜,以降低生产成本,但所述保护膜500的种类并非局限于此,如所述保护膜500还可采用UV膜等,具体可根据需要进行选择。
接着,参阅图4,执行步骤S5,对所述封装结构400进行研磨,显露所述金属柱401的第二端。
具体的,由于所述支撑衬底100的第二面上具有所述保护膜500,从而在对所述封装结构400进行研磨的步骤中,如采用CMP、物理研磨、或物理研磨与CMP相结合的方式进行研磨时,可通过所述保护膜500对所述支撑衬底100的第二面进行保护,避免损伤所述支撑衬底100,避免划痕、碎片等风险,以最终提高产品质量。
进一步的,还可包括以下步骤:
如图5,进行步骤S6:去除所述保护膜500,显露所述支撑衬底100的第二面。
具体的,根据工艺的需要,在进行所述封装结构400的研磨工艺之后,可包括去除所述保护膜500的步骤,以避免所述保护膜500对后续工艺的影响。其中,去除所述保护膜500的工艺与所选用的所述保护膜500的种类相关,例如,当所述保护膜500采用蓝膜时,可采用物理剥离法去除所述保护膜500,当所述保护膜500采用UV膜时,则可通过紫外线照射,去除所述保护膜500。本实施例中由于所述支撑衬底100与所述重新布线层300之间包括所述分离层200,即所述光热转换层,从而为避免在去除所述保护膜500时对所述分离层200的影响,所述保护膜500优选为所述蓝膜,从而可采用物理剥离法去除。当然,根据需要所述保护膜500还可采用所述UV膜,从而在去除所述UV膜时,则可通过紫外线照射,以降低所述UV膜的粘性,从而降低所述保护膜500的去除难度。
进一步的,为避免对所述支撑衬底100的表面的污染,在去除所述保护膜500之后还可包括清洗处理的步骤,如采用5%的酒精对所述支撑衬底100的表面进行处理,以去除所述保护膜500残留的粘合胶等杂质。
进一步的,还可包括进行步骤S7的步骤,即剥离所述支撑衬底100。
具体的,本实施例中,由于所述分离层200采用光热转换层,从而根据需要在采用光照射的处理方法后,即可将所述支撑衬底100与所述重新布线层300进行分离。且由于采用所述保护膜500,在将所述支撑衬底100剥离后,能够获得可重复利用的所述支撑衬底100,以降低成本。关于步骤S6及S7的工艺和步骤的先后顺序,与所述分离层200的材质及后续的制备工艺有关,此处不作过分限制。
如图4,本实施例还提供一种半导体结构,所述半导体结构包括支撑衬底100、重新布线层300、封装结构400及保护膜500。其中,所述支撑衬底100包括第一面及相对的第二面;所述重新布线层300位于所述支撑衬底100的第一面上;所述封装结构400位于所述重新布线层300上,所述封装结构400包括金属柱401及塑封层402,且所述金属柱401的第一端与所述重新布线层300电连接,所述塑封层402包覆所述金属柱401并显露所述金属柱401的第二端;所述保护膜500位于所述支撑衬底100的第二面上,且所述保护膜500覆盖所述支撑衬底100的第二面。
本实施例中,所述半导体结构可采用上述制备方法制备,但并非局限于此,因此有关所述半导体结构的制备、材质等的选择均可参阅上述制备方法。
本实施中,通过位于所述支撑衬底100的第二面上的所述保护膜500可实时对所述支撑衬底100的保护,有效避免所述支撑衬底100在制程工艺过程中所造成的划痕及碎片等缺陷,从而可提供产品质量。
作为示例,所述保护膜包括可蓝膜或UV膜。
作为示例,所述支撑衬底100与所述重新布线层300之间具有分离层200,且所述分离层200覆盖所述支撑衬底100的第一面。其中,所述分离层200可包括光热转换层,通过所述光热转换层可便捷的分离所述支撑衬底100及重新布线层300,以便于所述支撑衬底100的重复再利用,从而可降低成本。
作为示例,所述封装结构400还可包括贴合于所述重新布线层300上的芯片(未图示),所述芯片与所述重新布线层300电连接或所述芯片的焊盘显露于所述塑封层402的表面。
进一步的,如图5,还可去除所述保护膜500,以显露所述支撑衬底100的第二面。
具体的,根据工艺的需要,在进行所述封装结构400的研磨工艺之后,可包括去除所述保护膜500的步骤,以避免所述保护膜500对后续工艺的影响。本实施例中由于所述支撑衬底100与所述重新布线层300之间包括所述分离层200,即所述光热转换层,从而为避免在去除所述保护膜500时对所述分离层200的影响,所述保护膜500优选为所述蓝膜,从而可采用物理剥离法去除。当然,根据需要所述保护膜500还可采用所述UV膜,从而在去除所述UV膜时,则可通过紫外线照射,以降低所述UV膜的粘性,从而降低所述保护膜500的去除难度。
进一步的,在去除所述保护膜500之后还可包括清洗处理的步骤,如采用5%的酒精对所述支撑衬底100的表面进行处理,以去除残留的粘合胶等杂质,以及剥离所述支撑衬底100的步骤,从而基于所述保护膜500的保护,在将所述支撑衬底100剥离后,能够获得可重复利用的所述支撑衬底100,以降低成本。
综上所述,本发明的半导体结构及制备方法,半导体结构包括支撑衬底、重新布线层、封装结构及保护膜,其中,支撑衬底包括第一面及相对的第二面,重新布线层位于支撑衬底的第一面上,封装结构位于重新布线层上,封装结构包括金属柱及塑封层,且金属柱的第一端与重新布线层电连接,塑封层包覆所述金属柱并显露金属柱的第二端,保护膜位于支撑衬底的第二面上,且保护膜覆盖支撑衬底的第二面。本发明通过在支撑衬底的背面贴附保护膜,从而在进行塑封结构的研磨工艺中,可对支撑衬底的背面形成有效的保护,以避免支撑衬底的损伤,提高产品质量,提高良率;进一步的,基于保护膜的保护,还可对支撑衬底进行循环应用,以降低生产成本。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种半导体结构的制备方法,其特征在于,包括以下步骤:
提供支撑衬底,所述支撑衬底包括第一面及相对的第二面;
于所述支撑衬底的第一面上形成重新布线层;
于所述重新布线层上形成封装结构,所述封装结构包括金属柱及塑封层,且所述金属柱的第一端与所述重新布线层电连接,所述塑封层包覆所述金属柱;
于所述支撑衬底的第二面上贴附保护膜,且所述保护膜覆盖所述支撑衬底的第二面;
对所述封装结构的表面进行研磨,显露所述金属柱的第二端。
2.根据权利要求1所述的半导体结构的制备方法,其特征在于:贴附所述保护膜的方法包括压合法;所述保护膜包括蓝膜或UV膜。
3.根据权利要求1所述的半导体结构的制备方法,其特征在于:还包括去除所述保护膜的步骤,且在去除所述保护膜之后,还包括进行清洗处理的步骤。
4.根据权利要求1所述的半导体结构的制备方法,其特征在于:所述支撑衬底与所述重新布线层之间具有分离层,所述分离层覆盖所述支撑衬底的第一面,其中,所述分离层包括光热转换层。
5.根据权利要求1所述的半导体结构的制备方法,其特征在于:对所述封装结构的表面进行研磨的方法包括CMP及物理研磨中的一种或组合。
6.一种半导体结构,其特征在于,所述半导体结构包括:
支撑衬底,所述支撑衬底包括第一面及相对的第二面;
重新布线层,所述重新布线层位于所述支撑衬底的第一面上;
封装结构,所述封装结构位于所述重新布线层上,所述封装结构包括金属柱及塑封层,且所述金属柱的第一端与所述重新布线层电连接,所述塑封层包覆所述金属柱并显露所述金属柱的第二端;
保护膜,所述保护膜位于所述支撑衬底的第二面上,且所述保护膜覆盖所述支撑衬底的第二面。
7.根据权利要求6所述的半导体结构,其特征在于:所述保护膜包括蓝膜或UV膜。
8.根据权利要求6所述的半导体结构,其特征在于:所述支撑衬底与所述重新布线层之间具有分离层,且所述分离层覆盖所述支撑衬底的第一面。
9.根据权利要求8所述的半导体结构,其特征在于:所述分离层包括光热转换层。
10.根据权利要求6所述的半导体结构,其特征在于:所述封装结构还包括贴合于所述重新布线层上的芯片,所述芯片与所述重新布线层电连接或所述芯片的焊盘显露于所述塑封层的表面。
CN202111032017.1A 2021-09-03 2021-09-03 半导体结构及制备方法 Pending CN115763364A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111032017.1A CN115763364A (zh) 2021-09-03 2021-09-03 半导体结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111032017.1A CN115763364A (zh) 2021-09-03 2021-09-03 半导体结构及制备方法

Publications (1)

Publication Number Publication Date
CN115763364A true CN115763364A (zh) 2023-03-07

Family

ID=85332503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111032017.1A Pending CN115763364A (zh) 2021-09-03 2021-09-03 半导体结构及制备方法

Country Status (1)

Country Link
CN (1) CN115763364A (zh)

Similar Documents

Publication Publication Date Title
KR100337412B1 (ko) 저면보호막을가진반도체웨이퍼,집적회로디바이스및그제조방법
CN105514038B (zh) 切割半导体晶片的方法
CN102163559B (zh) 堆叠装置的制造方法及装置晶片处理方法
US10553458B2 (en) Chip packaging method
JP3456462B2 (ja) 半導体装置及びその製造方法
US6946328B2 (en) Method for manufacturing semiconductor devices
US20080085572A1 (en) Semiconductor packaging method by using large panel size
JPH11204551A (ja) 半導体装置の製造方法
JP2001127206A (ja) チップスケールパッケージの製造方法及びicチップの製造方法
CN112071746B (zh) 晶圆键合方法
KR100590198B1 (ko) 수축성 이형필름을 갖는 다이싱 필름 및 이를 이용한반도체 패키지 제조방법
TWI713849B (zh) 半導體製程及半導體結構
TWI421956B (zh) 晶片尺寸封裝件及其製法
CN107958891B (zh) 芯片封装
US7087464B2 (en) Method and structure for a wafer level packaging
JP2013149877A (ja) ウエーハの加工方法
US7498236B2 (en) Silicon wafer thinning end point method
CN215933562U (zh) 半导体结构
US8912653B2 (en) Plasma treatment on semiconductor wafers
US7393774B2 (en) Method of fabricating microconnectors
CN115763364A (zh) 半导体结构及制备方法
US7825010B2 (en) Die singulation methods
CN109300794B (zh) 封装结构及其形成方法
CN111668110B (zh) 半导体芯片的封装方法
CN215418102U (zh) 半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination