CN115755570A - 多冗余度异构调度裁决器的调度裁决方法及装置 - Google Patents
多冗余度异构调度裁决器的调度裁决方法及装置 Download PDFInfo
- Publication number
- CN115755570A CN115755570A CN202211365503.XA CN202211365503A CN115755570A CN 115755570 A CN115755570 A CN 115755570A CN 202211365503 A CN202211365503 A CN 202211365503A CN 115755570 A CN115755570 A CN 115755570A
- Authority
- CN
- China
- Prior art keywords
- scheduling
- target data
- mcus
- data
- redundancy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明实施例涉及一种多冗余度异构调度裁决器的调度裁决方法及装置,包括:接收多个接口传输的目标数据,并基于预设格式对目标数据进行数据格式处理,得到格式化处理后的目标数据;检测多冗余度构调度裁决器中的多个MCU分别对应的流量信息;基于检测到的多个MCU分别对应的流量信息以及多个MCU的工作模式确定调度裁决策略;基于调度裁决策略,对格式化处理后的目标数据进行数据分发。由此,通过调度裁决器的数据分析完成各接口的输入输出数据的格式解析,最终呈现在上行、下行传输接口为AXI总线格式,通过多组数据解析模块实现数据的复制分发,保证功能和性能的正常,具备良好的抗攻击以及自我恢复能力,同时满足可靠性和安全性的广义鲁棒特性。
Description
技术领域
本发明实施例涉及网络通信和信息安全领域,尤其涉及一种多冗余度异构调度裁决器的调度裁决方法及装置。
背景技术
当前网络空间安全存在四个本源性问题,受软硬件构件设计水平的局限,信息系统设计缺陷的漏洞难以避免,在开放生态环境中,信息系统无法做到完全自主可控,软硬件后门的可能性长期存在,现阶段的技术尚无法做到彻查所有的漏洞后门,产品和系统的安全质量难以得到有效控制。
拟态防御通过在“动态-异构-冗余”的架构上引入多模裁决机制,对攻击者形成测不准防御迷雾,有效地将网络空间的不确定威胁问题归一化为利用鲁棒控制理论能解决的工程技术问题。
DHR本质上是一种择多表决冗余结构,在考虑系统复杂度的情况下,比较常见的采用三模冗余TMR(Triple Modular Redundancy,TMR)。基于DHR构建的应用系统多是采用TMR结构,理论上可证明在常规扰动和恢复模式下具备足够的广义鲁棒性。不过,TMR结构的最大问题在于当清洗恢复的异构执行体还未完成时,剩余的两个异构执行体又出现了输出不一致,此时,一般采用暂停输出或者随机输出某个异构执行体的方式处理。在DHR系统中,为克服可能出现的“协同关联攻击”(即同时有两个以上的异构执行体输出错误结果),经常会采用“定时清洗”的方式进行后向验证,因此,出现这种情况的机率很大,但是很多应用场景不允许输出中断,而随机输出较高错误率造成较差体验。
发明内容
鉴于此,为解决上述技术问题或部分技术问题,本发明实施例提供一种多冗余度异构调度裁决器的调度裁决方法及装置。
第一方面,本发明实施例提供一种多冗余度异构调度裁决器的调度裁决方法,包括:
接收多个接口传输的目标数据,并基于预设格式对所述目标数据进行数据格式处理,得到格式化处理后的目标数据;
检测多冗余度构调度裁决器中的多个MCU分别对应的流量信息;
基于检测到的多个MCU分别对应的流量信息以及多个MCU的工作模式确定调度裁决策略;
基于所述调度裁决策略,对格式化处理后的目标数据进行数据分发。
在一个可能的实施方式中,所述方法还包括:
实时检测所述多冗余度构调度裁决器中投入工作的MCU是否出现工作异常;
对检测出现工作异常的MCU更换为备份MCU。
在一个可能的实施方式中,所述方法还包括:
对检测出现工作异常的MCU进行清洗重置处理,重新释放所述出现工作异常的MCU。
在一个可能的实施方式中,所述方法还包括:
基于所述多个接口的接口类型,将所述目标数据处理成与所述接口类型对应的数据格式,得到上行数据格式的目标数据和下行数据格式的目标数据。
在一个可能的实施方式中,所述方法还包括:
基于所述调度裁决策略,将所述上行数据格式的目标数据通过上行通道完成业务数据的输入代理;
将所述下行数据格式的目标数据通过下行通道完成异构MCU响应数据的输出代理。
在一个可能的实施方式中,所述方法还包括:
对所述多个MCU进行流量均衡监测,并检测工作异常的MCU;
获取所述多个MCU的当前工作模式;
基于所述多个MCU的流量均衡监测结果和所述当前工作模式确定调度裁决策略,其中,调度裁决策略用于对工作异常的MCU进行更换。
第二方面,本发明实施例提供一种多冗余度异构调度裁决器的调度裁决装置,包括:
处理模块,用于接收多个接口传输的目标数据,并基于预设格式对所述目标数据进行数据格式处理,得到格式化处理后的目标数据;
检测模块,用于检测多冗余度构调度裁决器中的多个MCU分别对应的流量信息;
确定模块,用于基于检测到的多个MCU分别对应的流量信息以及多个MCU的工作模式确定调度裁决策略;
调度模块,用于基于所述调度裁决策略,对格式化处理后的目标数据进行数据分发。
在一个可能的实施方式中,所述调度模块还用于实时检测所述多冗余度构调度裁决器中投入工作的MCU是否出现工作异常;对检测出现工作异常的MCU更换为备份MCU。
在一个可能的实施方式中,所述调度模块还用于对检测出现工作异常的MCU进行清洗重置处理,重新释放所述出现工作异常的MCU。
在一个可能的实施方式中,所述处理模块还用于基于所述多个接口的接口类型,将所述目标数据处理成与所述接口类型对应的数据格式,得到上行数据格式的目标数据和下行数据格式的目标数据。
在一个可能的实施方式中,所述调度模块还用于基于所述调度裁决策略,将所述上行数据格式的目标数据通过上行通道完成业务数据的输入代理;将所述下行数据格式的目标数据通过下行通道完成异构MCU响应数据的输出代理。
在一个可能的实施方式中,所述确定模块还用于对所述多个MCU进行流量均衡监测,并检测工作异常的MCU;获取所述多个MCU的当前工作模式;基于所述多个MCU的流量均衡监测结果和所述当前工作模式确定调度裁决策略,其中,调度裁决策略用于对工作异常的MCU进行更换。
第三方面,本发明实施例提供一种多冗余度异构调度裁决器,包括:处理器和存储器,所述处理器用于执行所述存储器中存储的多冗余度异构调度裁决器的调度裁决程序,以实现上述第一方面中所述的多冗余度异构调度裁决器的调度裁决方法。
第四方面,本发明实施例提供一种存储介质,包括:所述存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现上述第一方面中所述的多冗余度异构调度裁决器的调度裁决方法。
本发明实施例提供的多冗余度异构调度裁决器的调度裁决方案,通过接收多个接口传输的目标数据,并基于预设格式对所述目标数据进行数据格式处理,得到格式化处理后的目标数据;检测多冗余度构调度裁决器中的多个MCU分别对应的流量信息;基于检测到的多个MCU分别对应的流量信息以及多个MCU的工作模式确定调度裁决策略;基于所述调度裁决策略,对格式化处理后的目标数据进行数据分发。相比于现有的采用暂停输出或者随机输出某个异构执行体的调度方法无法克服某些不允许输出中断的场景并且输出错误率较高的问题,由本方案,通过调度裁决器的数据分析完成各接口的输入输出数据的格式解析,最终呈现在上行、下行传输接口为AXI总线格式,通过多组数据解析模块实现数据的复制分发,在保证功能和性能正常的前提下,具备良好的抗攻击以及自我恢复能力,同时满足可靠性和安全性的广义鲁棒特性。
附图说明
图1为本发明实施例提供的一种多冗余度异构调度裁决器的架构图;
图2为本发明实施例提供的一种多冗余度异构调度裁决器的调度裁决方法的流程示意图;
图3为本发明实施例提供的一种异构MCU运行状态定义及切换图;
图4为本发明实施例提供的另一种多冗余度异构调度裁决器的调度裁决方法的流程示意图;
图5为本发明实施例提供的一种多冗余度异构调度裁决器的调度裁决装置的结构示意图;
图6为本发明实施例提供的一种多冗余度异构调度裁决器的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为便于对本发明实施例的理解,下面将结合附图以具体实施例做进一步的解释说明,实施例并不构成对本发明实施例的限定。
图1为本发明实施例提供的一种多冗余度异构调度裁决器的架构图。
如图1所示,调度裁决器由四个不同底层架构的MCU,运行异构操作系统(根据具体应用也可无操作系统)和经过多样化编译的控制程序;采用一个统一的调度裁决器,将DHR结构中的输入代理、输出代理以及反馈控制等功能在一个组件上实现。
其具体工作流程包括:通过调度裁决器的数据分析完成各接口的输入输出数据的格式解析,最终呈现在上行、下行传输接口为AXI总线格式,通过多组数据解析模块实现数据的复制分发。通过上行通道用于完成用户业务数据的输入代理,主要包括经由CAN、SPI、UART等数据总线输入的数据缓存管理、流量均衡以及数据调度分发等功能模块;通过下行通道用于异构MCU响应数据的输出代理,主要包括流量均衡以及标签分发、描述符生成及管理、策略裁决和数据传输控制等功能模块。通过策略控制完成裁决比对策略及清洗调度控制,以及异构MCU的同步控制,主要包括流量均衡检测、调度策略、同步控制、训练数据管理以及看门狗电路。
上述工作流程可采用带有嵌入式处理器内核的FPGA实现,嵌入式处理器内核用于运行策略控制模块中的诸如调度策略、同步处理等算法软件(策略控制模块与业务传输通路不需进行直接连通,可以认为“攻击不可达”),其它处于业务通路上的给模块均通过硬件逻辑实现。FPGA集成在多冗余度异构调度裁决器中。
图2为本发明实施例提供的一种多冗余度异构调度裁决器的调度裁决方法的流程示意图,如图2所示,该方法具体包括:
S21、接收多个接口传输的目标数据,并基于预设格式对所述目标数据进行数据格式处理,得到格式化处理后的目标数据。
本发明实施例中,多冗余度异构调度裁决器接收多个接口传输的目标数据,目标数据包括输入或输出数据,通过数据解析完成SPI/I2C/Uart等接口输入或输出数据的格式解析,最终呈现在上行、下行传输接口为AXI总线格式,并通过多组数据解析模块实现数据的复制分发。
S22、检测多冗余度构调度裁决器中的多个MCU分别对应的流量信息。
S23、基于检测到的多个MCU分别对应的流量信息以及多个MCU的工作模式确定调度裁决策略。
本发明实施例中,需要对出现工作异常的MCU进行清洗调度控制,首先检测多冗余度构调度裁决器中的多个MCU分别对应的流量信息,通过策略控制完成裁决比对策略及清洗调度控制,以及异构MCU的同步控制,主要包括流量均衡检测、调度策略、同步控制、训练数据管理以及看门狗电路;其中调度裁决策略根据多冗余度异构调度裁决器中可投入工作的异构MCU数量、异构MCU可能出现故障失效(无法通过重启等操作进行恢复)将多冗余度MCU分为一级工作模式、二级工作模式、三级工作模式和四级工作模式。不同工作模式下,需要调度和清洗恢复的MCU不同,考虑整个系统的稳定性和安全性,每种工作模式的调度策略是不尽相同的。
例如,一种四模冗余QMR(Quadruple Modular Redundancy,QMR)的DHR-MCU结构,在一级工作模式下(即四个MCU都可以投入工作)的调度策略,其它工作模式下的调度策略类似。一级工作模式下,DHR-MCU中的异构MCU有三个参与输出比对,另一个处于热备份状态,随时替换某个出问题被清洗的MCU。运行状态定义如图3所示,分为A级运行、A级恢复、B级运行、B级恢复、C级运行、C级恢复六种状态。
S24、基于所述调度裁决策略,对格式化处理后的目标数据进行数据分发。
通过上行通道完成用户业务数据的输入代理,主要包括经由CAN、SPI、UART等数据总线输入的数据缓存管理、流量均衡以及数据调度分发等功能模块;通过下行通道完成异构MCU响应数据的输出代理,主要包括流量均衡以及标签分发、描述符的生成以及管理、策略裁决和数据传输控制等功能模块。标签指MCU处理后数据的标签,标明该数据从哪种接口类型输入,这样可以将数据从相应接口输出。
本发明实施例提供的多冗余度异构调度裁决器的调度裁决方法,通过接收多个接口传输的目标数据,并基于预设格式对所述目标数据进行数据格式处理,得到格式化处理后的目标数据;检测多冗余度构调度裁决器中的多个MCU分别对应的流量信息;基于检测到的多个MCU分别对应的流量信息以及多个MCU的工作模式确定调度裁决策略;基于所述调度裁决策略,对格式化处理后的目标数据进行数据分发。相比于现有的采用暂停输出或者随机输出某个异构执行体的调度方法无法克服某些不允许输出中断的场景并且输出错误率较高的问题,由本方法,通过调度裁决器的数据分析完成各接口的输入输出数据的格式解析,最终呈现在上行、下行传输接口为AXI总线格式,通过多组数据解析模块实现数据的复制分发,在保证功能和性能正常的前提下,具备良好的抗攻击以及自我恢复能力,同时满足可靠性和安全性的广义鲁棒特性。
图4为本发明实施例提供的另一种多冗余度异构调度裁决器的调度裁决方法的流程示意图,如图4所示,该方法具体包括:
S41、对所述多个MCU进行流量均衡监测,并检测工作异常的MCU。
本发明实施例中,首先对多个MCU进行流量均衡监测,实时检测多冗余度构调度裁决器中投入工作的MCU是否出现工作异常。对检测出现工作异常的MCU更换为备份MCU。对检测出现工作异常的MCU进行清洗重置处理,重新释放出现工作异常的MCU。
S42、获取所述多个MCU的当前工作模式。
S43、基于所述多个MCU的流量均衡监测结果和所述当前工作模式确定调度裁决策略,其中,调度裁决策略用于对工作异常的MCU进行更换。
调度裁决策略根据多冗余度异构调度裁决器中可投入工作的异构MCU数量、异构MCU可能出现故障失效(无法通过重启等操作进行恢复)将多冗余度MCU分为一级工作模式、二级工作模式、三级工作模式和四级工作模式。不同工作模式下,需要调度和清洗恢复的MCU不同。
例如,一种四模冗余QMR(Quadruple Modular Redundancy,QMR)的DHR-MCU结构,在一级工作模式下(即四个MCU都可以投入工作)的调度策略,其它工作模式下的调度策略类似。一级工作模式下,DHR-MCU中的异构MCU有三个参与输出比对,另一个处于热备份状态,随时替换某个出问题被清洗的MCU。
S44、基于所述调度裁决策略,将所述上行数据格式的目标数据通过上行通道完成业务数据的输入代理。
基于多个接口的接口类型,将目标数据处理成与接口类型对应的数据格式,得到上行数据格式和下行数据格式。具体的,多冗余度异构调度裁决器接收多个接口传输的目标数据,目标数据包括输入或输出数据,通过数据解析完成SPI/I2C/Uart等接口输入或输出数据的格式解析,最终呈现在上行、下行传输接口为AXI总线格式,并通过多组数据解析模块实现数据的复制分发。通过上行通道用于完成用户业务数据的输入代理,主要包括经由CAN、SPI、UART等数据总线输入的数据缓存管理、流量均衡以及数据调度分发等功能模块。
S45、将所述下行数据格式的目标数据通过下行通道完成异构MCU响应数据的输出代理。
通过下行通道用于异构MCU响应数据的输出代理,主要包括流量均衡以及标签分发、描述符生成及管理、策略裁决和数据传输控制等功能模块。
本发明实施例提供的多冗余度异构调度裁决器的调度裁决方法,通过接收多个接口传输的目标数据,并基于预设格式对所述目标数据进行数据格式处理,得到格式化处理后的目标数据;检测多冗余度构调度裁决器中的多个MCU分别对应的流量信息;基于检测到的多个MCU分别对应的流量信息以及多个MCU的工作模式确定调度裁决策略;基于所述调度裁决策略处理后的目标数据进行数据分发。由本方法,通过调度裁决器的数据分析完成各接口的输入输出数据的格式解析,最终呈现在上行、下行传输接口为AXI总线格式,通过多组数据解析模块实现数据的复制分发,在保证功能和性能正常的前提下,具备良好的抗攻击以及自我恢复能力,同时满足可靠性和安全性的广义鲁棒特性。
图5示出了本发明实施例的一种多冗余度异构调度裁决器的调度裁决装置的结构示意图。如图5所示,该装置包括:
处理模块501,用于接收多个接口传输的目标数据,并基于预设格式对所述目标数据进行数据格式处理,得到格式化处理后的目标数据。详细说明参见上述方法实施例对应的相关描述,此处不再赘述。
检测模块502,用于检测多冗余度构调度裁决器中的多个MCU分别对应的流量信息。详细说明参见上述方法实施例对应的相关描述,此处不再赘述。
确定模块503,用于基于检测到的多个MCU分别对应的流量信息以及多个MCU的工作模式确定调度裁决策略。详细说明参见上述方法实施例对应的相关描述,此处不再赘述。
调度模块504,用于基于所述调度裁决策略,对格式化处理后的目标数据进行数据分发。详细说明参见上述方法实施例对应的相关描述,此处不再赘述。
本发明实施例提供的多冗余度异构调度裁决器的调度裁决装置,用于执行上述实施例提供的多冗余度异构调度裁决器的调度裁决方法,其实现方式与原理相同,详细内容参见上述方法实施例的相关描述,不再赘述。
图6示出了本发明实施例的一种多冗余度异构调度裁决器,如图6所示,该多冗余度异构调度裁决器可以包括处理器901和存储器902,其中处理器901和存储器902可以通过总线或者其他方式连接,图6中以通过总线连接为例。
处理器901可以为中央处理器(Central Processing Unit,CPU)。处理器901还可以为其他通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等芯片,或者上述各类芯片的组合。
存储器902作为一种非暂态计算机可读存储介质,可用于存储非暂态软件程序、非暂态计算机可执行程序以及模块,如本发明实施例中所提供方法所对应的程序指令/模块。处理器901通过运行存储在存储器902中的非暂态软件程序、指令以及模块,从而执行处理器的各种功能应用以及数据处理,即实现上述方法实施例中的方法。
存储器902可以包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需要的应用程序;存储数据区可存储处理器901所创建的数据等。此外,存储器902可以包括高速随机存取存储器,还可以包括非暂态存储器,例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施例中,存储器902可选包括相对于处理器901远程设置的存储器,这些远程存储器可以通过网络连接至处理器901。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
一个或者多个模块存储在存储器902中,当被处理器901执行时,执行上述方法实施例中的方法。
上述多冗余度异构调度裁决器具体细节可以对应参阅上述方法实施例中对应的相关描述和效果进行理解,此处不再赘述。
本领域技术人员可以理解,实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)、随机存储记忆体(Random Access Memory,RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive,缩写:HDD)或固态硬盘(Solid-StateDrive,SSD)等;存储介质还可以包括上述种类的存储器的组合。
虽然结合附图描述了本发明的实施例,但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型,这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (10)
1.一种多冗余度异构调度裁决器的调度裁决方法,其特征在于,包括:
接收多个接口传输的目标数据,并基于预设格式对所述目标数据进行数据格式处理,得到格式化处理后的目标数据;
检测多冗余度构调度裁决器中的多个MCU分别对应的流量信息;
基于检测到的多个MCU分别对应的流量信息以及多个MCU的工作模式确定调度裁决策略;
基于所述调度裁决策略,对格式化处理后的目标数据进行数据分发。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
实时检测所述多冗余度构调度裁决器中投入工作的MCU是否出现工作异常;
对检测出现工作异常的MCU更换为备份MCU。
3.根据权利要求2所述的方法,其特征在于,所述对检测出现工作异常的MCU更换为备份MCU之后,所述方法还包括:
对检测出现工作异常的MCU进行清洗重置处理,重新释放所述出现工作异常的MCU。
4.根据权利要求1所述的方法,其特征在于,所述接收多个接口传输的目标数据,并基于预设格式对所述目标数据进行数据格式处理,得到格式化处理后的目标数据,包括:
基于所述多个接口的接口类型,将所述目标数据处理成与所述接口类型对应的数据格式,得到上行数据格式的目标数据和下行数据格式的目标数据。
5.根据权利要求4所述的方法,其特征在于,所述基于所述调度裁决策略,对格式化处理后的目标数据进行数据分发,包括:
基于所述调度裁决策略,将所述上行数据格式的目标数据通过上行通道完成业务数据的输入代理;
将所述下行数据格式的目标数据通过下行通道完成异构MCU响应数据的输出代理。
6.根据权利要求1所述的方法,其特征在于,所述基于检测到的多个MCU分别对应的流量信息以及多个MCU的工作模式确定调度裁决策略,包括:
对所述多个MCU进行流量均衡监测,并检测工作异常的MCU;
获取所述多个MCU的当前工作模式;
基于所述多个MCU的流量均衡监测结果和所述当前工作模式确定调度裁决策略,其中,调度裁决策略用于对工作异常的MCU进行更换。
7.一种多冗余度异构调度裁决器的调度裁决装置,其特征在于,包括:
处理模块,用于接收多个接口传输的目标数据,并基于预设格式对所述目标数据进行数据格式处理,得到格式化处理后的目标数据;
检测模块,用于检测多冗余度构调度裁决器中的多个MCU分别对应的流量信息;
确定模块,用于基于检测到的多个MCU分别对应的流量信息以及多个MCU的工作模式确定调度裁决策略;
调度模块,用于基于所述调度裁决策略,对格式化处理后的目标数据进行数据分发。
8.根据权利要求7所述的多冗余度异构调度裁决器的调度裁决装置,其特征在于,所述调度模块还用于实时检测所述多冗余度构调度裁决器中投入工作的MCU是否出现工作异常;对检测出现工作异常的MCU更换为备份MCU。
9.一种多冗余度异构调度裁决器,其特征在于,包括:处理器和存储器,所述处理器用于执行所述存储器中存储的多冗余度异构调度裁决器的调度裁决程序,以实现权利要求1~6中任一项所述的多冗余度异构调度裁决器的调度裁决方法。
10.一种存储介质,其特征在于,所述存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现权利要求1~6中任一项所述的多冗余度异构调度裁决器的调度裁决方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211365503.XA CN115755570A (zh) | 2022-11-02 | 2022-11-02 | 多冗余度异构调度裁决器的调度裁决方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211365503.XA CN115755570A (zh) | 2022-11-02 | 2022-11-02 | 多冗余度异构调度裁决器的调度裁决方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115755570A true CN115755570A (zh) | 2023-03-07 |
Family
ID=85356037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211365503.XA Pending CN115755570A (zh) | 2022-11-02 | 2022-11-02 | 多冗余度异构调度裁决器的调度裁决方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115755570A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116893663A (zh) * | 2023-09-07 | 2023-10-17 | 之江实验室 | 一种主控异常检测方法、装置、存储介质及电子设备 |
-
2022
- 2022-11-02 CN CN202211365503.XA patent/CN115755570A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116893663A (zh) * | 2023-09-07 | 2023-10-17 | 之江实验室 | 一种主控异常检测方法、装置、存储介质及电子设备 |
CN116893663B (zh) * | 2023-09-07 | 2024-01-09 | 之江实验室 | 一种主控异常检测方法、装置、存储介质及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3520327B1 (en) | Monitoring and analyzing watchdog messages in an internet of things network environment | |
US9823983B2 (en) | Electronic fault detection unit | |
US8166459B2 (en) | Apparatus and method of generating self-debugging computer software | |
US11010273B2 (en) | Software condition evaluation apparatus and methods | |
Gainaru et al. | Fault prediction under the microscope: A closer look into HPC systems | |
CN110784331B (zh) | 一种共识流程恢复方法及相关节点 | |
CN110807064B (zh) | Rac分布式数据库集群系统中的数据恢复装置 | |
JP3290052B2 (ja) | ソフトウエア故障回復のための再使用可能なソフトウエアモジュールを持つプログレッシブ再試行法及び装置 | |
US9514023B2 (en) | Message flow control in a multi-node computer system | |
US8738968B2 (en) | Configuration based service availability analysis of AMF managed systems | |
CN111314125A (zh) | 用于容错通信的系统和方法 | |
US9256489B2 (en) | Synchronized debug information generation | |
EP3956771B1 (en) | Timeout mode for storage devices | |
US7886181B2 (en) | Failure recovery method in cluster system | |
CN103678031A (zh) | 二乘二取二冗余系统及方法 | |
CN115755570A (zh) | 多冗余度异构调度裁决器的调度裁决方法及装置 | |
CN113672471A (zh) | 一种软件监控方法、装置、设备及存储介质 | |
US20100162269A1 (en) | Controllable interaction between multiple event monitoring subsystems for computing environments | |
KR100943213B1 (ko) | 홈네트워크에서의 오류 모델과 규칙 기반의 오류 관리 장치및 그 방법 | |
Weber et al. | Diagnosis and repair of dependent failures in the control system of a mobile autonomous robot | |
Lu et al. | Iaso: an autonomous fault-tolerant management system for supercomputers | |
Dinu et al. | Hadoop’s overload tolerant design exacerbates failure detection and recovery | |
US8099637B2 (en) | Software fault detection using progress tracker | |
US12047226B2 (en) | Systems and methods for arbitrated failover control using countermeasures | |
KR101925237B1 (ko) | 디지털 집적회로에 적용되는 esd 검출 장치, 방법 및 집적회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |