CN115752457A - 一种用于捷联惯导系统的开关机控制装置及控制方法 - Google Patents
一种用于捷联惯导系统的开关机控制装置及控制方法 Download PDFInfo
- Publication number
- CN115752457A CN115752457A CN202211681985.XA CN202211681985A CN115752457A CN 115752457 A CN115752457 A CN 115752457A CN 202211681985 A CN202211681985 A CN 202211681985A CN 115752457 A CN115752457 A CN 115752457A
- Authority
- CN
- China
- Prior art keywords
- navigation system
- inertial navigation
- strapdown inertial
- control device
- arm processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
Abstract
本发明公开一种用于捷联惯导系统的开关机控制装置,用于控制捷联惯导系统的开关机,包括ARM处理器、W5500网络模块以及开关机控制模块;所述ARM处理器用于收集指令、发送指令、数据处理以及数据中转;所述W5500网络模块用于作为所述ARM处理器的一个外设RAM;所述开关机控制模块用于将ARM处理器传输的信号传递至捷联惯导系;本发明优化了电路结构,降低了开发难度,同时也降低了电路制作、调试的难度,有效地缩短了开发周期;本发明公开的还减小了开关机控制装置的体积,降低了生产成本以及使用成本,本发明操作简单且能够实现有效控制,提高了工作稳定性,提升了系统利用率及可靠性。
Description
技术领域
本发明涉及惯性导航设备的开关控制领域,具体涉及一种用于捷联惯导系统的开关机控制装置及控制方法。
背景技术
惯导系统是一种不依赖于任何外部信息、也不向外部辐射能量的自主式导航系统,具有隐蔽性好,可在空中、地面、水下等各种复杂环境下工作的特点,主要分为平台式惯导系统和捷联式惯导系统两大类。
其中,捷联惯导系统(SINS)是在平台式惯导系统基础上发展而来的,它是一种无框架系统,由三个速率陀螺、三个线加速度计和微型计算机组成,其中陀螺仪和加速度计直接固连在运载体上,作为测量基准,陀螺和加速度计分别用来测量运载体的角运动信息和线运动信息,机载计算机根据这些测量信息解算出运载体的航向、姿态、速度和位置。
与平台惯导系统相比,它不再采用机电平台,惯性平台的功能由计算机完成,即在计算机内建立一个数学平台取代机电平台的功能,其飞行器姿态数据通过计算机计算得到,故有时也称其为"数学平台",这是捷联惯导系统区别于平台式惯导系统的根本点。
捷联惯导系统由于省去了复杂的机电平台,结构简单、体积小、重量轻、成本低、维护简单、可靠性高、还可以通过冗余技术提高其容错能力。并且,由于诸如激光陀螺、光纤陀螺等固态惯性器件的出现,计算机技术的快速发展和计算理论的日益完善,捷联惯导系统的优越性日趋显露。
因此,目前捷联惯导系统在各类民用的航天飞行器、运载火箭、客/货机上都已被广泛采用。随着航空航天技术的发展及新型惯性器件的关键技术的陆续突破进而被大量应用,捷联惯导系统的可靠性、精度将会更高,成本将更低,同时,随着计算机容量和处理速度的提高,许多惯性器件的误差技术也可走向实用,它可进一步提高捷联惯导系统的精度。
在捷联惯导系统运行过程中,往往需要以太网通讯的开关机控制装置,是捷联惯导系统运行时的一个重要组成部分,其主要功能是完成捷联惯导系统与安装对象的数据交互以及控制命令的传递,并根据指令完成自动开关机功能。
目前现有技术中,捷联惯导系统的开关机控制装置基于VxWorks操作系统,以PC104总线板卡为核心对捷联惯导系统进行开关机控制。
所述PC104总线是嵌入式PC机所用的总线标准,有两个总线插头,其中P1 有64个引脚,P2 有40个引脚,共有104个引脚,共具有104个总线信号,来完成数据通讯以及自动开关机功能,但是PC104总线板卡成本太高,而且自身的体积尺寸大。
所述VxWorks操作系统是由美国的WindRiver推出的一种嵌入式强实时操作系统,它存在多任务调度的方式,可以管理多个外设,而且它可根据应用程序的需求对操作系统进行裁剪, 最大程度的压缩代码,实现程序的优化。
但是VxWorks功能不强,扩展性差,在驱动支持、新的芯片、设备和通信方式上的支持比较弱,比如一般设备和芯片厂家不提供VxWorks下的驱动,又比如不支持wifi或NANDFlash不支持等等,开发难度较大。
因此,需要开发一种开关机控制装置,降低开发难度,提升系统利用率及可靠性,同时还能够降低生产成本,并能够缩小体积尺寸。
发明内容
本发明目的在于提供一种用于捷联惯导系统的开关机控制装置及控制方法,以解决现有技术中捷联惯导系统的开关机控制装置开发难度较大,进而导致开发周期较长的技术问题。
为了解决上述技术问题,本发明采用了如下的技术方案:
一种用于捷联惯导系统的开关机控制装置,用于控制捷联惯导系统的开关机,其特征在于,包括ARM处理器、W5500网络模块以及开关机控制模块;
所述ARM处理器用于收集指令、发送指令、数据处理以及数据中转;
所述W5500网络模块用于作为所述ARM处理器的一个外设RAM,包括W5500芯片,所述W5500芯片通过SPI接口与ARM处理器连接;
所述开关机控制模块用于将ARM处理器传输的信号传递至捷联惯导系,包括光耦隔离电路和继电器,所述光耦隔离电路的前端通过GPIO接口与ARM处理器连接,光耦隔离电路的后端与继电器的输入端连接,继电器控制端与捷联惯导系统的电源连接。
本发明的工作原理是,当捷联惯导系统有开关机命令时,ARM处理器控制GPIO口电平的高低变化,来控制继电器吸合与断开,以此来控制捷联惯导系统的电源通断,完成开关机。
优选的,还包括外部接口电路模块,外部接口电路模块主要是为开关机控制装置提供一些辅助功能,所述外部接口电路模块包括串口模块、LED模块、单片机最小系统电路以及电源;
所述串口模块通过UART接口与ARM处理器连接,串口模块用于完成与捷联惯导系统的数据通讯;
所述LED模块通过GPIO接口与ARM处理器连接,所述LED模块用于对开关机控制装置的状态进行显示;
所述单片机最小系统电路通过CLK电路与ARM处理器连接,所述单片机最小系统电路为ARM处理器运行起来的基础电路;
所述电源与ARM处理器电连接,所述电源用于为ARM处理器提供外接电源。
优选的,所述W5500网络模块还包括网络变压器,所述W5500网络模块与网络变压器电连接。
一方面能够增强信号,使信号传输的距离更远;另一方面使W5500芯片端与外部隔离,抗干扰能力大大增强,而且对芯片增加了很大的保护作用(如雷击);另外,当接到不同电平(如有的PHY芯片是2.5V,有的PHY芯片是3.3V)的网口时,不会对彼此设备造成影响。
优选的,所述W5500芯片的中断信号和复位信号的引脚分别连接到ARM处理器任一GPIO口。
当W5500网络模块无法复位时,ARM处理器可以通过对IO的配置来硬复位W5500芯片。
本发明还公开了一种用于捷联惯导系统的开关机控制装置的控制方法,利用如上所述用于捷联惯导系统的开关机控制装置,包括以下步骤:
S1、开机时,开机前开关机控制装置和捷联惯导系统都处于关机状态;
S2、打开开关机控制装置控制电源并传输开机信号至开关机控制装置;
S3、开关机控制装置加电启动,处理器GPIO口电平拉高,吸合继电器,导通捷联惯导系统电源,捷联惯导系统加电完成;
S4、关机时,开关机控制装置的网络数据通过捷联惯导系统的通讯接口和捷联惯导系连接,关机前开关机控制装置和捷联惯导系统都处于开机状态;
S5、捷联惯导系统通过W5500网络模块发送关机命令;
S6、关机命令通过通讯接口传输到开关机控制装置,开关机控制装置将关机需求发送给捷联惯导系统;
S7、捷联惯导系统回告可以关机命令后,开关机控制装置处理器GPIO口电平拉低,断开继电器,断开捷联惯导系统电源,此时开关机控制装置再通过网络通信回告捷联惯导系可以关机;
S8、捷联惯导系统再断开开关机控制装置控制电源,开关机控制装置关机,捷联惯导系统关机完成。
本发明具有以下有益效果:
本发明公开的用于捷联惯导系统的开关机控制装置,采用“W5500+ARM”架构的设计方案,基于ARM的Cortex-M3平台,实现以太网通讯功能,以及自动开关机功能,优化了电路结构,降低了开发难度,同时也降低了电路制作、调试的难度,有效地缩短了开发周期;本发明公开的还减小了开关机控制装置的体积,降低了生产成本以及使用成本。
本发明公开的用于捷联惯导系统的开关机控制装置的控制方法,通过以太网通讯能够根据接收指令进行自动开关机,操作简单且能够实现有效控制,提高了工作稳定性,提升了系统利用率及可靠性。
附图说明
为了使发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步的详细描述,其中:
图1为本发明的开关机控制装置功能组成框图。
图2为本发明应用于捷联惯导系统时的框图。
图3 为本发明W5500网络模块功能配置流程框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。此外,术语“水平”、“竖直”等术语并不表示要求部件绝对水平或悬垂,而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平,并不是表示该结构一定要完全水平,而是可以稍微倾斜。在本发明的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
本发明解决了现有技术中捷联惯导系统的开关机控制装置开发难度较大,进而导致开发周期较长的技术问题。
如图1所示,基于以上要解决的技术问题,本发明公开了一种用于捷联惯导系统的开关机控制装置,用于控制捷联惯导系统的开关机,包括ARM处理器、W5500网络模块以及开关机控制模块;
所述ARM处理器用于收集指令、发送指令、数据处理以及数据中转;
所述W5500网络模块用于作为所述ARM处理器的一个外设RAM,包括W5500芯片,所述W5500芯片通过SPI接口与ARM处理器连接;
所述开关机控制模块用于将ARM处理器传输的信号传递至捷联惯导系,包括光耦隔离电路和继电器,所述光耦隔离电路的前端通过GPIO接口(通用输入输出接口)与ARM处理器连接,光耦隔离电路的后端与继电器的输入端连接,继电器控制端与捷联惯导系统的电源连接。
本发明的工作原理是,当捷联惯导系统有开关机命令时,ARM处理器控制GPIO口电平的高低变化,来控制继电器吸合与断开,以此来控制捷联惯导系统的电源通断,完成开关机。
如图2所示,本发明是通过“W5500+ARM”架构的设计方案,来解决捷联惯导系统以太网通讯和对捷联惯导系统的开关机进行控制。开关机控制装置通过初始化W5500芯片以及配置网络通讯的参数设置后,就能实现以太网通讯。开关机控制装置通过接收捷联惯导系的24V遥控加电信号,来控制捷联惯导系统的开机;通过网络通讯接收捷联惯导系的关机命令后,对捷联惯导系统进行关机操作。
作为开关机控制装置的优选方案,所述开关机控制装置还包括外部接口电路模块,外部接口电路模块主要是为开关机控制装置提供一些辅助功能,所述外部接口电路模块包括串口模块、LED模块、单片机最小系统电路以及电源;
所述串口模块通过UART接口与ARM处理器连接,串口模块用于完成与捷联惯导系统的数据通讯;
所述LED模块通过GPIO接口与ARM处理器连接,所述LED模块用于对开关机控制装置的状态进行显示;
所述单片机最小系统电路通过CLK电路与ARM处理器连接,所述单片机最小系统电路为ARM处理器运行起来的基础电路;
所述电源与ARM处理器电连接,所述电源用于为ARM处理器提供外接电源,所述电源能够提供的电压有15V或5V或3.3V。
具体实施时,所述单片机最小系统电路是指以单片机为核心基础硬件的最小系统构架电路:包括电源、主板和CPU以及内存;在这个系统中,没有任何信号线的连接,只有电源到主板的电源连接,在判断的过程中通过声音来判断这一核心组成部分是否可正常工作。
本申请文件中所述串口模块是一个TTL电平转以太网的模组,可以使单片机快速的联连因特网不再有地域的局限性。
本申请文件中所述UART接口是指,Universal Asynchronous Receiver/Transmitter,通用异步接收/发送装置,计算机内部采用并行数据,经过UART整理进行异步传输后,发送至Modem。
本申请文件中所述的W5500芯片是一款集成全硬件TCP/IP协议栈的嵌入式以太网控制器,用于支持以太网的连接;其内部自带TCP/IP硬件协议栈(所谓的硬件协议栈,就是通过硬件的方式实现的协议栈,与之对应的自然是软件协议栈),并支持高速标准4线SPI接口与主机进行通信,该SPI速率理论上可以达到80MHz;其内部还集成了以太网数据链路层(MAC)和10BaseT/100BaseTX以太网物理层(PHY),支持自动协商(10/100-Based全双工/半双工)、掉电模式和网络唤醒功能;同时W5500芯片内嵌的8个独立硬件Socket可以进行8路独立通信,该8路Socket的通信效率互不影响,可以通过W5500片上32K字节的收/发缓存灵活定义各个Socket的大小。
本申请文件中所述的RAM是指随机存取存储器(random access memory,RAM)又称作"随机存储器",是与CPU直接交换数据的内部存储器,也叫主存(内存),它可以随时读写,而且速度很快,通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。
本申请文件中所述SPI接口是指串行外设接口(Serial Peripheral Interface),是一种同步外设接口,它可以使单片机与各种外围设备以串行方式进行通信以交换信息,外围设备例如Flash RAM,网络控制器、LCD显示驱动器、A/D转换器和MCU等。
作为SPI接口的一个实施例,所述SPI接口为80MHz高速SPI接口。
本申请文件所述ARM处理器能够应用于在嵌入式系统设计,低耗电节能,适用移动通讯领域,所述ARM处理器是32位精简指令集计算机(RISC)单片机;ARM处理器能够应用的设备比如:可携式装置(PDA、移动电话、多媒体播放器、掌上型电子游戏,和计算机),电脑外设(硬盘、桌上型路由器),甚至导弹的弹载计算机等军用设施。
ARM处理器采用Jazelle技术,与基于软件的Java虚拟机(JVM)相比,使Java加速得到较高性能,与同等的非Java加速核相比,功耗能够降低约80%;ARM处理器在CPU功能上增加DSP指令集,从而能够提供增强的16位和32位算术运算能力,提高了性能和灵活性。ARM处理器还提供嵌入式ICE-RT逻辑和嵌入式跟踪宏核(ETMS)系列来辅助带深嵌入处理器的高集成SoC器件的调试。
ARM处理器具有以下优点:体积小、低功耗、低成本、高性能;支持Thumb(16位)/ARM(32位)双指令集,能很好的兼容8位/16位器件;大量使用寄存器,指令执行速度更快;大多数数据操作都在寄存器中完成;寻址方式灵活简单,执行效率高;指令长度固定。
本申请文件所述的ARM处理器基于Cortex-M3平台,Cortex-M3平台是一个32位的核,在传统的单片机领域中,有一些不同于通用32位CPU应用的要求。Cortex-M3采用了Tail-Chaining中断技术,完全基于硬件进行中断处理,最多可减少12个时钟周期数,在实际应用中可减少70%中断。
作为处理器的一个实施例,处理器采用STM32F407芯片,该ARM运算速度快,外设资源丰富。所述STM32F407拥有(F407ZGT6)1MB内置flash,以及192+4KB的运行内存;STM32F407的主频通过PLL倍频后能够达到168MHz,而且芯片内置一个16MHz的晶振和一个32KHz的晶振;有3个12位精度的快速ADC(模拟转数字信号编码芯片),每一个ADC都拥有多个通道,并且这些ADC可以联合使用;拥有2个12位的DAC(数字转模拟信号解码芯片);拥有2个DMA(Direct Memory Access,直接存储器访问)控制器,每个控制器都有属于自己的通道,每一个通道也就不同的流,这样就可以实现各种外设到内存,内存到外设等等不同的需求;STM32F407还拥有17个定时器,其中有2个32位的定时器,定时器主频可以达到168MHz;STM32F407还拥有120个GPIO,每一个GPIO可以复用成不同的外设引脚;STM32F407还内置有I2C,SPI,USART,I2S,CAN和SDIO等通讯协议接口、全速USB2.0以及互联网硬件以及RTC外设。
作为W5500网络模块的优选方案,所述W5500网络模块还包括网络变压器,所述W5500网络模块与网络变压器电连接。
具体的,W5500芯片的TXP/TXN,RXP/RXN差分信号传输对,连接网络变压器H1102NL的输入接口,将信号通过滤波后,对外隔离传输,以达到保护电路的目的。
连接网络变压器一方面能够增强信号,使信号传输的距离更远;另一方面使W5500芯片端与外部隔离,抗干扰能力大大增强,而且对芯片增加了很大的保护作用(如雷击);另外,当接到不同电平(如有的PHY芯片是2.5V,有的PHY芯片是3.3V)的网口时,不会对彼此设备造成影响。
作为优选,所述W5500芯片的中断信号和复位信号的引脚分别连接到ARM处理器任一GPIO口,当W5500网络模块无法复位时,ARM处理器可以通过对IO的配置来硬复位W5500芯片。
本申请文件中所述的GPIO是指通用型之输入输出(General-purpose input/output),其接脚可以供使用者由程控自由使用。GPIO具有以下优点:低功耗(GPIO具有更低的功率损耗,大约为1μA),集成IIC从机接口(GPIO内置IIC从机接口,即使在待机模式下也能够全速工作),GPIO器件封装尺寸小(3×3mm),低成本,可预先确定响应时间(缩短或确定外部事件与中断之间的响应时间),布线简单(仅需使用2条就可以组成IIC总线或3条组成SPI总线)。
如图3所示,ARM处理器对W5500芯片的软件驱动配置如下:1、通过SPI_Configuration()函数对连接W5500的SPI接口进行初始化,STM32F407有两路SPI接口,任选其中一路进行初始化即可;2、通过network_init()函数配置W5500的网络参数:mac地址、IP地址、子网掩码、网关等;3、通过socket()函数初始化需要调用的套接字,并配置网络UDP/TCP协议;4、通过sendto()和recvfrom()两个函数完成对数据报文的发送与接收。
本发明还公开了一种用于捷联惯导系统的开关机控制装置的控制方法,利用如上所述一种用于捷联惯导系统的开关机控制装置,包括以下步骤:
S1、开机时,开机前开关机控制装置和捷联惯导系统都处于关机状态;
S2、打开开关机控制装置控制电源并传输开机信号至开关机控制装置;
S3、开关机控制装置加电启动,处理器GPIO口电平拉高,吸合继电器,导通捷联惯导系统电源,捷联惯导系统加电完成;
S4、关机时,开关机控制装置的网络数据通过捷联惯导系统的通讯接口和捷联惯导系连接,关机前开关机控制装置和捷联惯导系统都处于开机状态;
S5、捷联惯导系统通过W5500网络模块发送关机命令;
S6、关机命令通过通讯接口传输到开关机控制装置,开关机控制装置将关机需求发送给捷联惯导系统;
S7、捷联惯导系统回告可以关机命令后,开关机控制装置处理器GPIO口电平拉低,断开继电器,断开捷联惯导系统电源,此时开关机控制装置再通过网络通信回告捷联惯导系可以关机;
S8、捷联惯导系统再断开开关机控制装置控制电源,开关机控制装置关机,捷联惯导系统关机完成。
具体的,所述捷联惯导系统具有24V遥控加电控制线,开关机控制装置的24V遥控加控制线通过捷联惯导系统的电源接口和捷联惯导系连接。
采用本发明所公开的一种用于捷联惯导系统的开关机控制装置及控制方法具有如下技术效果:
与现有的开关机控制装置比较,本发明公开的用于捷联惯导系统的开关机控制装置,通过采用ARM+W5500的设计,W5500使用硬件逻辑门电路实现TCP/IP协议栈的传输层及网络层,其本身集成了数据链路层,物理层,以及32K字节片上RAM作为数据收发缓存,从而把网络数据流量的处理工作全部转移到W5500集成硬件中进行。使得ARM处理器,只需承担TCP/IP应用层控制信息的处理任务。从而大大节省了数据复制、协议处理和中断处理等方面的工作量,提升了系统利用率及可靠性,降低了开发难度。同时W5500的生产成本也比PC104便宜得多,体积尺寸也比PC104小得多。采用ARM+继电器来控制开关机,外围电路简单,程序控制更快速,开关机响应更快。
本发明公开的用于捷联惯导系统的开关机控制装置,采用“W5500+ARM”架构的设计方案,基于ARM的Cortex-M3平台,实现以太网通讯功能,以及自动开关机功能,优化了电路结构,降低了开发难度,提高了工作稳定性,提升了系统利用率及可靠性,同时也降低了电路制作、调试的难度,有效地缩短了开发周期;本发明公开的还减小了开关机控制装置的体积,降低了生产成本以及使用成本。
可以理解,本发明是通过一些实施例进行描述的,本领域技术人员知悉的,在不脱离本发明的精神和范围的情况下,可以对这些特征和实施例进行各种改变或等效替换。在本发明的教导下,可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明的精神和范围。本发明所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。因此,本发明不受此处所公开的具体实施例的限制,基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
Claims (5)
1.一种用于捷联惯导系统的开关机控制装置,用于控制捷联惯导系统的开关机,其特征在于,包括ARM处理器、W5500网络模块以及开关机控制模块;
所述ARM处理器用于收集指令、发送指令、数据处理以及数据中转;
所述W5500网络模块用于作为所述ARM处理器的一个外设RAM,包括W5500芯片,所述W5500芯片通过SPI接口与ARM处理器连接;
所述开关机控制模块用于将ARM处理器传输的信号传递至捷联惯导系,包括光耦隔离电路和继电器,所述光耦隔离电路的前端通过GPIO接口与ARM处理器连接,光耦隔离电路的后端与继电器的输入端连接,继电器控制端与捷联惯导系统的电源连接。
2.根据权利要求1所述的用于捷联惯导系统的开关机控制装置,其特征在于,还包括外部接口电路模块,外部接口电路模块主要是为开关机控制装置提供一些辅助功能,所述外部接口电路模块包括串口模块、LED模块、单片机最小系统电路以及电源;
所述串口模块通过UART接口与ARM处理器连接,串口模块用于完成与捷联惯导系统的数据通讯;
所述LED模块通过GPIO接口与ARM处理器连接,所述LED模块用于对开关机控制装置的状态进行显示;
所述单片机最小系统电路通过CLK电路与ARM处理器连接,所述单片机最小系统电路为ARM处理器运行起来的基础电路;
所述电源与ARM处理器电连接,所述电源用于为ARM处理器提供外接电源。
3.根据权利要求1所述的用于捷联惯导系统的开关机控制装置,其特征在于,所述W5500网络模块还包括网络变压器,所述W5500网络模块与网络变压器电连接。
4.根据权利要求3所述的用于捷联惯导系统的开关机控制装置,其特征在于,所述W5500芯片的中断信号和复位信号的引脚分别连接到ARM处理器任一GPIO口。
5.一种用于捷联惯导系统的开关机控制装置的控制方法,利用如权利要求1所述用于捷联惯导系统的开关机控制装置,其特征在于,包括以下步骤:
S1、开机时,开机前开关机控制装置和捷联惯导系统都处于关机状态;
S2、打开开关机控制装置控制电源并传输开机信号至开关机控制装置;
S3、开关机控制装置加电启动,处理器GPIO口电平拉高,吸合继电器,导通捷联惯导系统电源,捷联惯导系统加电完成;
S4、关机时,开关机控制装置的网络数据通过捷联惯导系统的通讯接口和捷联惯导系连接,关机前开关机控制装置和捷联惯导系统都处于开机状态;
S5、捷联惯导系统通过W5500网络模块发送关机命令;
S6、关机命令通过通讯接口传输到开关机控制装置,开关机控制装置将关机需求发送给捷联惯导系统;
S7、捷联惯导系统回告可以关机命令后,开关机控制装置处理器GPIO口电平拉低,断开继电器,断开捷联惯导系统电源,此时开关机控制装置再通过网络通信回告捷联惯导系可以关机;
S8、捷联惯导系统再断开开关机控制装置控制电源,开关机控制装置关机,捷联惯导系统关机完成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211681985.XA CN115752457A (zh) | 2022-12-27 | 2022-12-27 | 一种用于捷联惯导系统的开关机控制装置及控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211681985.XA CN115752457A (zh) | 2022-12-27 | 2022-12-27 | 一种用于捷联惯导系统的开关机控制装置及控制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115752457A true CN115752457A (zh) | 2023-03-07 |
Family
ID=85347788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211681985.XA Pending CN115752457A (zh) | 2022-12-27 | 2022-12-27 | 一种用于捷联惯导系统的开关机控制装置及控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115752457A (zh) |
-
2022
- 2022-12-27 CN CN202211681985.XA patent/CN115752457A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109891399B (zh) | 在相同的物理串行总线集线器上产生多个虚拟串行总线集线器实例的装置和方法 | |
CN1818894B (zh) | 数据处理系统和数据处理器 | |
CN108089940B (zh) | 处理超时的系统、方法和装置 | |
KR101995623B1 (ko) | 고속 구성 메커니즘을 위한 장치, 방법, 및 시스템 | |
JP5085334B2 (ja) | Usb・otgコントローラ | |
US7529862B2 (en) | System for providing access of multiple data buffers to a data retaining and processing device | |
CN102819312B (zh) | 用于一异质性电脑系统的超级作业系统 | |
US20060195625A1 (en) | Unified USB OTG controller | |
JP2013214168A (ja) | 情報処理装置、演算装置および情報転送方法 | |
CN101943941A (zh) | 信息处理装置及其功率控制方法以及计算机可执行程序 | |
CN104571333A (zh) | 基于1553b总线的控制计算机 | |
CN101661304B (zh) | 一种计算机及其输入设备共用方法 | |
CN115733549B (zh) | Pcie网卡及其接口模式的切换方法、电子设备及存储介质 | |
CN201383075Y (zh) | 基于PowerPC处理器的PC104-plus控制器 | |
US20200209947A1 (en) | Information processing system with a plurality of platforms | |
TWI463322B (zh) | 具有雙主機之電腦系統 | |
CN115752457A (zh) | 一种用于捷联惯导系统的开关机控制装置及控制方法 | |
CN105578012B (zh) | 基于X86平台通用cpu的高性能嵌入式相机系统 | |
CN111679995B (zh) | 一种基于1553b总线的空间计算机嵌入式管理执行单元 | |
CN112771470A (zh) | 用于对多个知识产权主体和共享电源轨进行共同功率控制的系统、装置及方法 | |
US20060282601A1 (en) | Information processing apparatus and power-saving controlling method | |
RU167666U1 (ru) | Процессорный модуль (MBE2S-PC) | |
CN210691255U (zh) | 一种同步唤醒装置 | |
KR101352140B1 (ko) | 데이터 통신 시스템 | |
CN102841878A (zh) | 基于plb总线的isa接口ip核 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |