CN115735329A - 使用砷化镓的高性能可调谐滤波器 - Google Patents

使用砷化镓的高性能可调谐滤波器 Download PDF

Info

Publication number
CN115735329A
CN115735329A CN202180045970.1A CN202180045970A CN115735329A CN 115735329 A CN115735329 A CN 115735329A CN 202180045970 A CN202180045970 A CN 202180045970A CN 115735329 A CN115735329 A CN 115735329A
Authority
CN
China
Prior art keywords
conductors
gaas
tunable filter
disposed
gaas substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180045970.1A
Other languages
English (en)
Inventor
J-H·兰
金钟海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN115735329A publication Critical patent/CN115735329A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0123—Frequency selective two-port networks comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
    • H03H7/487—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source particularly adapted as coupling circuit between transmitters and antennas
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0064—Constructional details comprising semiconductor material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H2009/02165—Tuning
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02244—Details of microelectro-mechanical resonators
    • H03H2009/02283—Vibrating means
    • H03H2009/02291—Beams
    • H03H2009/02322—Material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/025—Capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种砷化镓(GaAs)使能的可调谐滤波器，用于例如6GHz Wi‑Fi RF前端，具有集成的高性能变容器、金属‑绝缘体‑金属(MIM)电容器和3D螺线管电感器。可调谐滤波器包括具有高电容调谐比的超突变可变电容器(120)(变容器)。可调谐滤波器还包括GaAs衬底，其中形成有GaAs通孔(160)(TGV)。变容器与MIM电容器和3D电感器(142)一起形成在GaAs衬底的上表面上的上部导电结构(150)中。包括下部导体的下部导电结构(170)形成在GaAs衬底的下表面上。下部导电结构与上部导电结构之间的电耦合由TGV提供。可调谐滤波器可以与射频前端(RFFE)器件集成。

Description

使用砷化镓的高性能可调谐滤波器
相关申请的交叉引用
本专利申请要求2020年7月7日提交的、题目为“HIGH PERFORMANCE TUNABLEFILTER”的美国非临时申请号16/922471的权益，其被转让给本申请的受让人，并且通过引用以其整体明确并入本文。
技术领域
本公开总体涉及天线，并且更具体地但不排他地涉及高性能可调谐滤波器及其制造技术。
背景技术
通过有源组件的小型化，集成电路技术在提高计算能力方面取得了长足的进步。封装器件可以在许多电子设备中找到，包括处理器、服务器、射频(RF)集成电路等。封装技术在高引脚数器件和/或高产量组件中变得具有成本效益。
具有可变电容器(变容器，其是压控电容器)的可调谐滤波器对于蜂窝通信和Wi-Fi通信在其RF前端(RFFE)应用中是期望的，以覆盖多个频带和多个频率。具有大Cmax/Cmin调谐比(TR)、良好隔离度、线性度和Q因数以及高功率处理能力的变容器是技术基准的关键性能指标(KPI)。
对于具有RF KPI的高性能变容器，很少有技术选项用于RFFE考虑。例如，已经开发了硅衬底上的绝缘体上硅(SOI)和微机电系统(MEMS)变容器以及玻璃衬底上的MEMS变容器。MEMS变容器显示出高调谐能力(例如，TR>8)。遗憾的是，它需要高压电荷泵(例如>20V)来进行电容器调谐。
建立在低损耗和高导热衬底上的高Q 3D衬底通孔(TSuV)电感器对于TX路径中使用的RF滤波器也是期望的，其不仅允许低插入损耗，而且还使能了高功率处理能力。在可用的3D TSuV衬底当中，硅和玻璃都不能满足高Q和高功率处理要求两者。可以使用蓝宝石或氧化铝作为衬底。然而，它们使用传统光刻(批处理)的低TSuV蚀刻率意味着使用顺序激光扫描/钻孔工艺，这导致低产量。
因此，需要克服常规可调谐滤波器封装的缺陷的系统、装置和方法，包括本文提供的方法、系统和装置。
发明内容
以下呈现与一个或多个方面和/或示例有关的简化概述，该一个或多个方面和/或示例与本文公开的装置和方法相关联。如此，以下概述不应当被视为与所有预期的方面和/或示例有关的详尽概览，也不应当被认为标识与所有预期的方面和/或示例有关的关键或重要元素，或描绘与任何特定方面和/或示例相关联的范围。相应地，以下概述具有如下唯一目的：在下面呈现的详细描述之前，以简化形式呈现与关于本文公开的装置和方法的一个或多个方面和/或示例有关的某些概念。
公开了一种示例性可调谐滤波器。可调谐滤波器可以包括砷化镓(GaAs)衬底。可调谐滤波器还可以包括被布置在GaAs衬底的上表面上的可变电容器(变容器)。可调谐滤波器还可以包括被布置在GaAs衬底的上表面上的上部导电结构。上部导电结构可以包括一个或多个上部导体和一个或多个上部绝缘体，该一个或多个上部导体和一个或多个上部绝缘体被配置为形成包括金属-绝缘体-金属(MIM)电容器和3D电感器的一个或多个无源组件。可调谐滤波器还可以包括被布置成从GaAs衬底的上表面到GaAs衬底的下表面穿过GaAs衬底的一个或多个GaAs通孔(TGV)。可调谐滤波器还可以包括被布置在GaAs衬底的下表面上的下部导电结构。下部导电结构可以包括一个或多个下部导体和一个或多个下部绝缘体，该一个或多个下部导体和一个或多个下部绝缘体被配置为形成下部再分布层(RDL)。变容器、MIM电容器和3D电感器被电耦合，以形成射频(RF)滤波器电路。
公开了一种示例性装置。装置可以包括可调谐滤波器和一个或多个射频前端(RFFE)器件，射频前端(RFFE)器件被配置为在电耦合到可调谐滤波器时控制可调谐滤波器。可调谐滤波器可以包括砷化镓(GaAs)衬底。可调谐滤波器还可以包括被布置在GaAs衬底的上表面上的可变电容器(变容器)。可调谐滤波器还可以包括被布置在GaAs衬底的上表面上的上部导电结构。上部导电结构可以包括一个或多个上部导体和一个或多个上部绝缘体，该一个或多个上部导体和一个或多个上部绝缘体被配置为形成包括金属-绝缘体-金属(MIM)电容器和3D电感器的一个或多个无源组件。可调谐滤波器还可以包括被布置成从GaAs衬底的上表面到GaAs衬底的下表面穿过GaAs衬底的一个或多个GaAs通孔(TGV)。可调谐滤波器还可以包括被布置在GaAs衬底的下表面上的下部导电结构。下部导电结构可以包括一个或多个下部导体和一个或多个下部绝缘体，该一个或多个下部导体和一个或多个下部绝缘体被配置为形成下部再分布层(RDL)。变容器、MIM电容器和3D电感器被电耦合，以形成射频(RF)滤波器电路。
公开了一种制造可调谐滤波器的方法。方法可以包括在GaAs衬底的上表面上形成可变电容器(变容器)。方法还可以包括在GaAs衬底的上表面上形成上部导电结构。上部导电结构可以包括一个或多个上部导体和一个或多个上部绝缘体，该一个或多个上部导体和一个或多个上部绝缘体被配置为形成包括金属-绝缘体-金属(MIM)电容器和3D电感器的一个或多个无源组件。方法还可以包括形成一个或多个GaAs通孔(TGV)，该一个或多个GaAs通孔(TGV)从GaAs衬底的上表面到GaAs衬底的下表面穿过GaAs衬底。方法还可以包括在GaAs衬底的下表面上形成下部导电结构。下部导电结构可以包括一个或多个下部导体和一个或多个下部绝缘体，该一个或多个下部导体和一个或多个下部绝缘体被配置为形成下部再分布层(RDL)。变容器、MIM电容器和3D电感器被电耦合，以形成射频(RF)滤波器电路。
基于附图和详细描述，与本文公开的装置和方法相关联的其他特征和优点对于本领域技术人员将是明显的。
附图说明
对本公开的方面及其许多伴随优点的更完整理解将因其在参考结合附图考虑的以下详细描述时变得更好理解而易于获得，附图仅出于图示目的被呈现，而不是对本公开的限制。
图1图示了根据本公开的一个或多个方面的示例可调谐滤波器。
图2A-图2B图示了根据本公开的一个或多个方面的一个或多个可调谐滤波器与射频前端器件的示例集成。
图3A-图3G、图4A-图4F和图5A-图5F图示了根据本公开的一个或多个方面制造可调谐滤波器的示例阶段。
图6-图9图示了根据本公开的一个或多个方面的制造可调谐滤波器的示例方法的流程图。
图10图示了可以利用本公开的一个或多个方面的各种电子设备。
基于附图和详细描述，与本文公开的方面相关联的其他目的和优点对于本领域技术人员来说将是明显的。按照惯例，附图所描绘的特征可能未按比例绘制。因此，为了清楚起见，可以任意扩大或缩小所描绘特征的尺寸。按照惯例，为了清楚起见，附图中的一些附图被简化。因此，附图可能未描绘特定装置或方法的所有组件。此外，贯穿说明书和附图，相同的附图标记表示相同的特征。
具体实施方式
本公开的方面在以下针对特定实施例的描述和相关附图中被说明。在不脱离本文教导的范围的情况下，可以设计备选的方面或实施例。此外，本文的说明性实施例的众所周知的元素可以未被详细描述或可以被省略，以免混淆本公开中的教导的相关细节。
在某些描述的示例实施方式中，标识了实例，在实例中，各种组件结构和操作的部分可以取自已知的常规技术，然后根据一个或多个示例性实施例进行布置。在这种情况下，已知的常规组件结构和/或操作部分的内部细节可以被省略，以帮助避免对本文公开的说明性实施例中所示构思的潜在混淆。
本文使用的术语仅出于描述特定实施例的目的，并不旨在进行限制。如本文所使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另有明确指示。应当进一步理解，当术语“包括”、“包含”、“构成”和/或“具有”在本文中被使用时，指定所述特征、整数、步骤、操作、元素和/或组件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或它们的组的存在或添加。
根据本文公开的各个方面，为了解决与常规可调谐滤波器相关联的问题，提出了一种新型可调谐滤波器，具有高性能砷化镓(GaAs)超突变结变容器、金属-绝缘体-金属(MIM)电容器和3D螺线管电感器穿GaAs衬底通孔(TGV)。所提出的可调谐滤波器可以以非常高的频率(例如，6GHz)被用在诸如RFFE的应用中。所提出的可调谐滤波器允许高Q(HQ)和高调谐比(HTR)可调谐谐振器/滤波器器件与各种CMOS/硅驱动器和控制器和RFFE器件(诸如CMOS电荷泵、低噪声放大器(LNA)、开关等)集成。
所提出的可调谐滤波器的独特特征中的一些独特特征包括：
·GaAs使能的可调谐滤波器，用于例如6GHz Wi-Fi RF前端，具有集成的高性能变容器、MIM电容器和螺线管电感器；
·GaAs超突变结变容器，具有高电容调谐比(例如，HTR：Cmax/Cmin>4)；
·建立在低损耗导热GaAs衬底上的HQ 3D螺线管电感器，利用成熟的高产量GaAs通孔(TGV)技术；
·建立在TGV电感器的顶部上的超突变结变容器的HQ和HTR谐振器；
·CMOS电荷泵(CHP)、控制器、LNA和开关芯片，具有到可调谐RF滤波器的裸片到晶圆(D2W)集成；
·TX路径中滤波器的高功率处理，具有良好导热性的GaAs衬底；
·与关键RFFE器件的集成方案：(i)类似中介层的方法，(ii)类似“CIL”的方法。
图1图示了根据本公开的一个或多个方面的示例可调谐滤波器100。可调谐滤波器100可以包括GaAs衬底110、GaAs衬底110上方的上部导电结构150，以及GaAs衬底110下方的下部导电结构170。应当注意，诸如“下部”、“上部”、“左”、“右”、“下方”、“上方”、“水平”、“垂直”等的术语或短语是为了方便而被使用。除非另有具体指示，否则这种术语/短语不旨在指示绝对定向或方向。此外，虽然GaAs被用于描述目的，但预期也可以使用其他iii-v族化合物。
简而言之，可以在上部导电结构150中形成组件(例如，GaAs变容器120、MIM电容器130、3D电感器140等)，下部导电结构170用作再分布层并且提供到外部器件的连接性，并且GaAs衬底110可以提供上部导电结构150与下部导电结构170之间的电耦合。
可以在上部导电结构150中形成GaAs可变电容器(变容器)120，GaAs可变电容器(变容器)120是一种其电容可通过电压的施加来控制的电容器。所图示的GaAs变容器120可以包括GaAs缓冲层122、GaAs有源层124和变容器接触126。GaAs缓冲层122被布置在GaAs衬底110的上表面112上。即GaAs缓冲层122可以与GaAs衬底110接触。GaAs缓冲层122可以为n+掺杂。
可以是n掺杂GaAs有源层124可以被布置在GaAs缓冲层122上。GaAs有源层124可以是超突变的。因此，GaAs变容器120也可以被称为超突变(HA)GaAs变容器。GaAs有源层124可以呈台面形状。变容器接触126可以被布置在GaAs有源层124上。在一方面，变容器接触126可以是肖特基接触。
注意，GaAs有源层124不完全覆盖GaAs缓冲层122。可以在GaAs缓冲层122没有被GaAs有源层124覆盖的部分上形成欧姆接触(上部导电结构150的上部接触，下面进一步解释)。欧姆接触可以用作阴极接触，这意味着变容器接触126可以用作阳极接触。如所见的，GaAs变容器120可以被上部导电结构150的一个或多个上部绝缘体包封(也在下面进一步解释)。虽然图示了一个GaAs变容器120，但是可以形成任何数目的GaAs变容器120。
GaAs衬底110可以包括一个或多个GaAs通孔(TGV)160，GaAs通孔(TGV)160形成在GaAs衬底110内的作为孔的一个或多个过孔115中。导电的TGV 160可以延伸GaAs衬底110的整个高度，即，从上表面112到下表面114。TGV 160可以被配置成：将GaAs变容器120、MIM电容器130和3D电感器140中的一个或多个与形成在下部导电结构170中的下部RDL 190电耦合。
每个TGV 160可以包括导电柱162，导电柱162填充对应的过孔115并且可以在过孔115内从上表面112延伸到下表面114。导电柱162可以由铜(Cu)、银(Ag)、金(Au)、铝(Al)、钨(W)、镍(Ni)或它们的组合形成。在一方面，导电柱162和下部导电结构170的下部RDL 190可以由相同的材料形成。实际上，它们可以一体地形成。
每个TGV 160还可以包括垂直地布置在过孔115的壁116上的导电层164，使得导电柱162被布置在过孔115内的导电层164上和导电层164的内部。导电层164也可以被水平地布置在对应的导电柱162与上部导电结构150的第一上部导体152中的一个第一上部导体之间。备选地或除此之外，导电层164可以被水平地布置在GaAs衬底110的下表面114与形成在下部导电结构170中的下部RDL 190之间。GaAs衬底的导电层164可以通过镀覆TiW种子层、接着镀覆金(Au)、铜(Cu)或其组合来形成。Au的第一导电层164通常可以被用在GaAs生产线中。当第一导电层164未被提供时，导电柱162可以被布置在壁116上和第一上部导体152上。
注意，TGV 160(并且具体地导电柱162)也可以具有填充有绝缘塞161的中心腔165。绝缘塞161可以从下表面114下方延伸，但不完全到达GaAs衬底110的上表面112。即，绝缘塞161可以从下表面114下方延伸到上表面112下方。在一方面，绝缘塞161和下部导电结构170的下部绝缘体171可以由相同的材料形成。实际上，它们可以一体地形成。
可以被布置在GaAs衬底110的下表面114上的下部导电结构170可以包括一个或多个下部导体172和一个或多个下部绝缘体171，一个或多个下导体172和一个或多个下部绝缘体171被配置成形成下部再分布层(RDL)190。即，下部RDL 190可以包括一个或多个下部导体172。在一方面，一个或多个下部导电层和一个或多个下部绝缘层可以被图案化，以形成包括一个或多个下部导体172的下部RDL190。
下部RDL 190以及因此一个或多个下部导体172可以被布置在GaAs衬底110的下表面114上。下部导体172可以由铜(Cu)、银(Ag)、金(Au)、铝(Al)或其组合形成。实际上，如上所述，下部RDL 190和TGV 160的导电柱162可以由相同的材料形成。
一个或多个绝缘体171可以被布置在GaAs衬底110的下表面114上和下部RDL 190上(即，在下部导体172上)。下部绝缘体171可以由二氧化硅(SiO2)、有机聚合物电介质、聚酰亚胺(PI)、聚降冰片烯、苯并环丁烯(BCB)、聚四氟乙烯(PTFE)、聚苯并恶唑(PBO)、硅基聚合物电介质或其组合中的任何一种或多种形成。注意，TGV 160的绝缘塞161也可以由相同的材料形成。
在一方面，一个或多个外部连接件195可以被布置在下部导体172中的一些下部导体172的下表面上。更一般地，外部连接件195可以被布置在下部RDL 190上。外部连接件195可以被配置为将下部RDL 190电耦合到可调谐滤波器100外部的一个或多个组件。以该方式，外部连接件195可以提供在外部组件与调谐滤波器100的组件(GaAs变容器120、MIM电容器130和/或3D电感器140)之间的电耦合路径。一个或多个外部连接件195可以是晶圆级封装(WLP)球、铜(Cu)柱和焊料凸块中的任何一种或多种。在一方面，下部绝缘体171可以被配置为：将除了下部RDL 190的下表面的其上布置一个或多个外部连接件195的部分之外的一个或多个外部连接件195包封。
可以被布置在GaAs衬底110的上表面112上的上部导电结构150可以包括一个或多个上部导体和一个或多个上部绝缘体，该一个或多个上部导体和一个或多个上部绝缘体两者可以被配置成形成无源组件，诸如(多个)MIM电容器130和(多个)3D电感器140。如上所述，GaAs变容器120可以形成在上部导电结构150内。GaAs变容器120、MIM电容器130和3D电感器140可以被电耦合，以形成射频(RF)滤波器电路。
在一方面，多个上部导电层可以被图案化以形成上部导体。例如，如图1中所示，第一上部导电层可以被图案化以形成一个或多个第一上部导体152，第二上部导电层可以被图案化以形成一个或多个第二上部导体154，第三上部导电层可以被图案化以形成一个或多个第三上部导体156，并且第四上部导电层可以被图案化以形成一个或多个第四上部导体158。这只是示例，并且上部导电层的实际数目不必限于4。
构成上部导电层中的每个上部导电层(并且因此构成上部导体)的导电材料可以变化。例如，第一上部导体至第四上部导体中的每个上部导体可以由铜(Cu)、银(Ag)、金(Au)、铝(Al)或其组合形成。
类似地，多个上部绝缘层可以被图案化以形成上部绝缘体。同样例如，如图1中所示，第一上部绝缘层可以被图案化以形成一个或多个第一上部绝缘体153，第二上部绝缘层可以被图案化以形成一个或多个第二上部绝缘体155，第三上部绝缘层可以被图案化以形成一个或多个第三上部绝缘体157，并且第四上部绝缘层可以被图案化以形成一个或多个第四上部绝缘体159。
这是一个示例，并且上部绝缘层的实际数目不必限于4。作为绝缘层的数目的灵活性的说明，图1还示出了第零上部绝缘层，第零上部绝缘层可以被图案化以形成被布置在GaAs衬底110的上表面112上的一个或多个第零上部绝缘体151。如果被施加，第零上部绝缘体151可以帮助减轻泄漏电流。但是即使第零上部绝缘体151不存在，所公开的可调谐滤波器100仍将运行良好。即，第零上部绝缘体151是可选的。
构成上部绝缘层中的每个上部绝缘层(并且因此构成上部绝缘体)的绝缘材料可以变化并且可以包括电介质。例如，第一(或第零)上部绝缘体至第四上部绝缘体中的每个上部绝缘体可以由二氧化硅(SiO2)、有机聚合物电介质、聚酰亚胺(PI)、聚降冰片烯、苯并环丁烯(BCB)、聚苯并恶唑(PBO)、聚四氟乙烯(PTFE)、硅树脂基聚合物电介质或其组合形成。
第一上部导体152中的一个或多个第一上部导体可以被布置在TGV 160中的对应的一个或多个TGV上。注意，第一上部导体152可以用于为上部导电结构150内的组件提供到TGV 160的电连接性。例如，第一上部导体152中的一个第一上部导体可以被配置成：将GaAs变容器120的GaAs缓冲层122与TGV 160中的一个TGV电耦合。
第二上部导体154中的一个或多个第二上部导体可以被布置在对应的一个或多个第一上部导体152上或对应的一个或多个第一上部导体152之上。即，一些第二上部导体154可以与其对应的第一上部导体152接触。然而，对于一些其他的第二上部导体154，可以在第一上部导体152与第二上部导体154之间形成有第一绝缘体153。换句话说，一个或多个第一上部绝缘体153可以被布置在它们对应的一个或多个第一上部导体152上。在一方面，这可以出现在上部导电结构150的形成MIM电容器130的区域中。当存在时，第一绝缘体153可以防止第一上部导体152与第二上部导体154之间的电耦合。
一个或多个第三上部导体156可以被布置在对应的一个或多个第二上部导体154上或对应的一个或多个第二上部导体154之上。即，一些第三上部导体156可以与其对应的第二上部导体154接触。对于其他的第三上部导体156，在第二上部导体154与第三上部导体156之间可以有第二上部绝缘体155。即，可以有一个或多个第二上部绝缘体155被布置在它们对应的一个或多个第二上部导体154上。同样，这可以出现在上部导电结构150的形成MIM电容器130的区域中。当存在时，第二上部绝缘体155可以防止第二上部导体154与第三上部导体156之间的电耦合。
一个或多个第四上部导体158可以被布置在一个或多个第三上部导体156上。在一方面，第四上部导体158可以用作上部RDL 180，以提供上部导电结构150内的电耦合。例如，第四上部导体158可以提供电路径以向GaAs变容器120施加电压。注意，第四上部导体158中的一个第四上部导体可以电耦合到GaAs缓冲层122(GaAs变容器120的阴极)，并且第四上部导体158中的另一个第四上部导体可以电耦合到变容器接触126(GaAs变容器120的阳极)。
第一上部绝缘体153中的一个或多个第一上部绝缘体可以被布置在GaAs衬底110的上表面112上，或者可以被布置在一个或多个第零上部绝缘体151(如果它们存在)上。一个或多个第二上部绝缘体155在一个或多个第一上部绝缘体153上，以便将GaAs变容器120至少部分钝化。同样如上所述，一些第一上部绝缘体153可以被布置在第一上部导体152与第二上部导体154之间，并且一个或多个第二上部绝缘体155可以被布置在第二上部导体154与第三上部导体156之间，例如，在形成MIM电容器130的区域中。
可以通过图案化第三上部绝缘层来形成一个或多个第三上部绝缘体157。第三上部绝缘体157可以被布置在GaAs衬底上或GaAs衬底之上，以将第一上部导体152、第二上部导体154和第三上部导体156包封。可以通过图案化第四上部绝缘层来形成一个或多个第四上部绝缘体159。第四上部绝缘体159可以被布置在第四上部导体158上和第三上部绝缘体157上。在一方面，第四绝缘层可以完全覆盖电耦合到MIM电容器130的第四上部导体158的上表面，并且完全覆盖形成3D电感器140的第四上部导体158。
在一方面，一个或多个接触焊垫185可以被布置在一个或多个第四上部导体158上。接触焊垫185可以在第四绝缘层上方暴露。更一般地，外部连接件195可以被布置在上部RDL 190上。接触焊垫185可以被配置为将第四上部导体148电耦合到可调谐滤波器100外部的一个或多个组件。以该方式，接触焊垫185可以在外部组件与调谐滤波器100的组件(GaAs变容器120、MIM电容器130和/或3D电感器140)之间提供电耦合路径。一个或多个接触焊垫185可以由铜(Cu)、银(Ag)、金(Au)、铝(Al)、钨(W)、镍(Ni)或其组合形成。
MIM电容器130可以包括下极板134、上极板136和被布置在下极板134与上极板136之间的电介质135。在一方面，第二上部导体154中的一个第二上部导体可以用作下极板134，第二上部绝缘体155中的一个第二上部绝缘体可以用作电介质135，并且第三上部导体156中的一个第三上部导体可以用作上极板134。
MIM电容器130可以电耦合到GaAs变容器120和3D电感器140。在该特定实例中，图1图示了耦合到GaAs变容器120的下极板134和耦合到3D电感器140的上极板。然而，也可以出现相反的情况。即，通常，下极板134和上极板136中的一个极板可以电耦合到GaAs变容器120和3D电感器140中的一个，并且下极板134和上极板136中的另一个极板可以电耦合到GaAs变容器120和3D电感器140中的另一个。
为了提供电气完整性，注意，第一上部绝缘体153中的一个第一上部绝缘体可以被布置在下极板134上和下方，使得下极板134不接触第一上部导体152中的任何。虽然图示了一个MIM电容器130，但可以有任何数目的MIM电容器130。
3D电感器140可以包括一个或多个环路。在一方面，3D电感器140的每个环路可以包括多个环路分段——上部水平环路分段142、第一垂直环路分段144和第二垂直环路分段146，以及下部水平环路分段148——在图1中用虚线框突出显示。上部水平环路分段142可以包括第四上部导体158中的一个第四上部导体，第一垂直环路分段144可以包括TGV 160中的一个TGV，第二垂直环路分段146可以包括TGV 160中的另一TGV，并且下部水平环路分段148包括构成下部RDL 190的下部导体172中的一个下部导体。在该实例中，第一垂直环路分段144和第二垂直环路分段146还可以包括它们各自对应的第一上部导体152、第二上部导体154和第三上部导体156。
虽然图示了一个3D电感器140，但可以存在任何数目的3D电感器140。此外，尽管图示了仅一个环路，但是对于3D电感器140可以存在任何数目的环路。此外，一个3D电感器140的环路数目可以独立于另一个3D电感器140的环路数目。
可调谐滤波器100可以与一个或多个射频前端(RFFE)器件集成，如图2A和图2B中所示。在这些图中，为简单起见省略了可调谐滤波器100的细节。当被电耦合到可调谐滤波器100时，RFFE器件可以控制可调谐滤波器100。RFFE器件可以被制造为CMOS器件，并且可以包括电荷泵/控制器210、低噪声放大器(LNA)220、开关230等。当RFFE器件和可调谐滤波器100被集成时，RFFE器件可以通过外部连接件195和/或接触焊垫185电耦合到GaAs变容器120、MIM电容器130和3D电感器140中的任何一个。
图2A图示了装置200A，装置200A描绘了用于集成的类似中介器层的方法的示例结果。在该方法中，个体RFFE器件(电荷泵/控制器210、LNA 220、开关230等中的任何一个或多个)可以通过一个或多个接触焊垫185电耦合到可调谐滤波器100。
图2B图示了装置200B，装置200B描绘了用于集成的类似中介层的方法的示例结果。在该方法中，个体RFFE功能可以被组合到单个RFFE器件240中。即，电荷泵/控制器210、LNA 220、开关230等的功能可以被组合到单个RFFE器件240中。单个RFFE器件240可以与一个或多个可调谐滤波器100一起集成。即，单个RFFE器件240本身可以被配置成与多个可调谐滤波器100电耦合。
图3A-图5F图示了根据本公开的一个或多个方面的制造可调谐滤波器的示例阶段。概括地，图3A-图3G图示了与形成GaAs变容器120有关的阶段，图4A-图4F图示了与形成无源元件(MIM电容器130、3D电感器140)有关的阶段，并且图5A-图5F图示了与形成TGV 160和下部导电结构170有关的阶段。形成GaAs变容器120(图3A-图3G)和无源元件130、140(图4A-图4F)可以被称为正面工艺，并且形成TGV 160和下部导电结构170(图5A-图5F)可以被称为背面工艺。
图3A图示了一个阶段，在该阶段中可以在GaAs衬底110的上表面112上沉积n+掺杂GaAs层322，并且可以在n+掺杂GaAs层322上沉积n掺杂GaAs层324。n+掺杂GaAs层322和/或n掺杂GaAs层324可以是通过金属有机化学气相沉积(MOCVD)沉积的外延层。n掺杂GaAs层324可以是超突变的。
图3A图示了一个阶段，在该阶段中可以在GaAs衬底110的上表面112上沉积n+掺杂GaAs层322，并且可以在n+掺杂GaAs层322上沉积n掺杂GaAs层324。n+掺杂GaAs层322和/或n掺杂GaAs层324可以是通过金属有机化学气相沉积(MOCVD)生长的外延层。n掺杂GaAs层324可以是超突变的。
图3B图示了一个阶段，在该阶段中变容器接触126可以形成在n掺杂GaAs层324上。变容器接触126可以是肖特基接触。
图3C图示了一个阶段，在该阶段中n掺杂GaAs层324被蚀刻成台面形状以形成GaAs有源层124。
图3D图示了一个阶段，在该阶段中n+掺杂GaAs层324被蚀刻以形成GaAs缓冲层122。GaAs缓冲层122可以被图案化以用于阴极接触。
图3E图示了一个阶段，在该阶段中可以在GaAs衬底110上和在GaAs缓冲层122上形成欧姆接触。欧姆接触可以是上部导电结构150的第一上部导体152中的一个第一上部导体。
图3F类似于图3E，因为它图示了可以在GaAs衬底110上和在GaAs缓冲层122上形成欧姆接触的阶段。不同之处在于，在图3F中，可以在GaAs衬底110上沉积第零绝缘层351。在一方面，图3E和图3F可以被视为备选方案。
图3G图示了一个阶段，在该阶段中GaAs变容器120可以利用上部导电结构150的一个或多个上部绝缘体(例如，第一绝缘体153和第二绝缘体155)来进行钝化。在图3G中示出了第零绝缘层351。因此，图3G可以被视为图3F的后续阶段。然而，虽然未被示出，但GaAs变容器120可以在不存在第零绝缘层351的图3E的后续阶段时被钝化。
图4A图示了一个阶段，在该阶段中第一上部导电层可以被沉积和图案化，以形成被布置在GaAs衬底110的上表面112上的第一上部导体152。图4A还图示了第一上部绝缘层453(例如，电介质层)可以被沉积在上方以水平地填充第一上部导体152之间的空间。
图4A示出了第零绝缘层351可以被图案化为第零绝缘体151，第零绝缘体151被水平地布置在第一上部导体152之间的GaAs衬底120上，并且第一上部绝缘层453(被图案化以形成第一上部绝缘体153)可以被布置在第零绝缘体151上。在备选方案中，当不存在第零绝缘体151时，第一上部绝缘层453可以被水平地布置在第一上部导体152(未示出)之间的GaAs衬底120上。
图4B图示了一个阶段，在该阶段中可以形成一个或多个第一上部绝缘体153和一个或多个第二上部导体154。如所见的，第一上部绝缘层453可以被图案化，以在第一上部导体153中的一些第一上部导体上形成第一上部绝缘体153。此外，可以例如通过沉积和图案化第二上部导电层来形成第二上部导体155。第二上部导体154中的一些第二上部导体可以接触它们对应的第一上部导体152，并且其他第二上部导体154可以在与它们对应的第一上部导体152之间(例如，在形成MIM电容器130的区域中)具有第一上部绝缘体153。即，第二上部导体154可以被布置在它们的第一上部导体152上或它们的第一上部导体152之上。
图4C图示了一个阶段，在该阶段中可以形成一个或多个第二上部绝缘体155和一个或多个第三上部导体156。为了形成第二上部绝缘体155，可以沉积和图案化第二上部绝缘层。第二上部绝缘体155可以被布置在第一上部绝缘体153上或第一上部绝缘体153之上。在形成MIM电容器120之处，第二上部绝缘体155中的一个第二上部绝缘体(被配置成用作电介质135)可以被布置在第二上部导体154(用作下极板134)上。
为了形成第三上部导体156，可以沉积和图案化第三上部导电层。第三上部导体156可以被布置在第二上部导体154上或第二上部导体154之上。在形成MIM电容器120之处，第三上部导体156中的一个第三上部导体(被配置成用作上极板136)可以被布置在第二上部绝缘体155(用作电介质135)上。
图4D图示了一个阶段，在该阶段中可以形成一个或多个第三上部绝缘体157。为了形成第三上部绝缘体157，可以沉积和图案化第三上部绝缘层。第三上部绝缘层可以是诸如聚酰亚胺的层间电介质(ILD)。第三上部绝缘层可以被图案化以暴露第三上部导体156的上表面。
图4E图示了一个阶段，在该阶段中可以形成一个或多个第四上部导体158。为了形成第四上部导体158，可以沉积和图案化第四导电层。例如，可以沉积和图案化非常厚的铜(Cu)层。第四上部导体158可以被布置在第三上部导体156上，以便提供上部导电结构150内的组件当中的电耦合。因此，第四上部导体158可以被视为起到上部RDL 180的作用。
图4F图示了一个阶段，在该阶段中可调谐滤波器组件(例如，GaAs变容器120、MIM电容器130、3D电感器140等)可以被钝化。例如，第四上部绝缘层可以被沉积和图案化以形成一个或多个第四上部绝缘体157，以将第四上部导体158包封。
为了提供与诸如RFFE器件210、220、230、240的外部组件的连接性，第四上部导体158中的一些第四上部导体的上表面可以保留为暴露，并且一个或多个接触焊垫185可以形成在暴露的第四上部导体158上。
图5A图示了一个阶段，在该阶段中可以使GaAs衬底110达到期望高度。例如，可以在GaAs衬底110的背面(其是与上表面112相对的一侧)执行背面研磨工艺。
图5B图示了一个阶段，在该阶段中GaAs衬底110可以被蚀刻以在GaAs衬底内形成过孔(即，孔)115。例如，可以执行深反应离子蚀刻(DRIE)。第一上部导体151可以被用作蚀刻停止件。即，上部导电结构150的第一上部导体151可以被暴露。
图5C图示了一个阶段，在该阶段中导电层164可以形成在过孔115的壁116上、形成在暴露的第一上部导体115上，以及形成在GaAs衬底110的下表面114的一些部分上。例如，可以镀覆导电层164。如上所述，导电层164可以是可选的。
图5D图示了一个阶段，其中可以形成导电柱162和下部RDL 190(其包括下导体172)。例如，可以沉积和图案化厚金属层(例如Cu)。金属层可以被沉积和图案化，使得在导电柱162内形成中心腔165。当形成下部导体172时，这可以完成3D电感器140的环路。
图5E图示了一个阶段，在该阶段中下部RDL 190(下部导体172)可以被钝化。例如，下部绝缘层可以被沉积和图案化，以形成一个或多个下部绝缘体171，下部绝缘体171被布置在GaAs衬底110的下表面112上和下部RDL 190上。下部绝缘层也可以被图案化以形成填充中心腔165的绝缘塞161。
图5F图示了一个阶段，在该阶段中可以形成一个或多个外部连接195。为了提供外部连接性，一些下部导体172的下表面可以被保留为暴露，并且一个或多个外部连接件195可以形成在暴露的下部导体172上。
图6图示了制造可调谐滤波器(诸如可调谐滤波器100)的示例方法600的流程图。在框610中，可以在GaAs衬底110的上表面上形成GaAs变容器120。
图7图示了用于实现框610的示例过程的流程图。在框710中，n+掺杂GaAs层322可以被沉积在GaAs衬底110的上表面112上，并且n掺杂GaAs层324可以被沉积在n+掺杂GaAs层322上。n掺杂GaAs层324可以是超突变的。框710可以对应于图3A。
在框720中，可以在n掺杂GaAs层324上形成变容器接触126。框720可以对应于图3B。
在框730中，n掺杂GaAs层324可以被蚀刻成例如台面形状，以形成GaAs有源层124。框730可以对应于图3C。
在框740中，n+掺杂GaAs层322可以被图案化，以形成GaAs缓冲层122。框740可以对应于图3D。
在框750中，可以在GaAs衬底110上和在GaAs缓冲层122上形成欧姆接触。例如，上部导电结构150的第一上部导体152中的一个第一上部导体可以被形成为欧姆接触。框750可以对应于图3E或图3F。
在框760中，GaAs变容器120可以利用上部导电结构150的上部绝缘体中的一个或多个上部绝缘体来进行钝化。例如，第一上部绝缘体153和第二上部绝缘体155可以用于钝化。框760可以对应于图3G。
返回参考图6，在框620中，上部导电结构150可以被形成为被布置在GaAs衬底110的上表面112上。上部导电结构150可以包括一个或多个上部导体和一个或多个上部绝缘体，该一个或多个上部导体和一个或多个上部绝缘体被配置成形成包括MIM电容器130和3D电感器140的一个或多个无源组件。
图8图示了实现框620的示例过程的流程图。在框805中，可以沉积和图案化第零上部绝缘层以形成一个或多个第零上部绝缘体151。框805可以对应于图3F。由于第零上部绝缘体151是可选的，因此框805也可以是可选的。
在框810中，可以沉积和图案化第一上部导电层，以形成被布置在GaAs衬底110的上表面112上的一个或多个第一上部导体152。在框820中，可以沉积和图案化第一上部绝缘层，以形成被布置在第一上部导体152中的一个或多个第一上部导体上和/或GaAs衬底的上表面上的一个或多个第一上部绝缘体153。框810和框820可以对应于图4A和图4B。
在框830中，可以沉积和图案化第二上部导电层，以形成被布置在一个或多个第一上部导体152上或一个或多个第一上部导体152之上的一个或多个第二上部导体154。框830可以对应于图4B。
在框840中，可以沉积和图案化第二上部绝缘层，以形成被布置在一个或多个第一上部绝缘体153上或一个或多个第一上部绝缘体153之上的一个或多个第二上部绝缘体155。在框850中，可以沉积和图案化第三上部导电层，以形成被布置在一个或多个第二上部导体152上的一个或多个第三上部导体156。注意，在框850之后，形成MIM电容器130(下极板134和上极板136以及电介质135)。框840和框850可以对应于图4C。
在框860中，可以沉积和图案化第三上部绝缘层，以形成一个或多个第三上部绝缘体157，第三上部绝缘体157被配置为暴露一个或多个第三上部导体156的上表面。框860可以对应于图4D。
在框870中，可以沉积和图案化第四上部导电层，以形成被布置在一个或多个第三上部导体156上的一个或多个第四上部导体158。框870可以对应于图4E。
在框880中，可以沉积和图案化第四上部绝缘层以形成一个或多个第四上部绝缘体159，第四上部绝缘体159被配置为将多个第四上部导体158包封。在框890中，可以在第四上部导体158中的一个或多个第四上部导体上形成一个或多个接触焊垫185。框880和框890可以对应于图4F。
返回参考图6，在框630中，可以形成从GaAs衬底110的上表面112到GaAs衬底110的下表面114穿过GaAs衬底110的一个或多个TGV 160。在框640中，下部导电结构170被布置在GaAs衬底110的下表面114上。下部导电结构170可以包括一个或多个下部导体172和一个或多个下部绝缘体171，一个或多个下部导体172和一个或多个下部绝缘体171被配置成形成下部RDL 190。
图9图示了实现框630和框640的示例过程的流程图。在框910中，可以研磨GaAs衬底110的背面，以使GaAs衬底110具有期望的高度或厚度，例如50μm-100μm。框910可以对应于图5A。
在框920中，可以例如通过DRIE蚀刻GaAs衬底110以形成一个或多个过孔115。过孔115可以暴露上部导电结构150的一个或多个第一上部导体151。框920可以对应于图5B。
在框930中，可以利用导电材料(例如，Au)薄镀过孔115的壁116、暴露的第一上部导体151和GaAs衬底110的下表面114的部分以形成导电层164。框930可以对应于图5C。
在框940中，可以利用导电材料厚镀导电层164和GaAs衬底110的下表面114，以在每个过孔115内形成导电柱162并且形成下部导体172(下部RDL 190)。每个导电柱162可以被形成为具有中心腔165。框940可以对应于图5D。
在框950中，可以沉积和图案化下部绝缘层，以形成被布置在GaAs衬底110的下表面114上和下部RDL 190上的一个或多个下部绝缘体171。在这样做时，可以形成被配置为填充导电柱162的中心腔165的绝缘塞161。框950可以对应于图5E。
在框960中，可以在一个或多个下部导体172上形成一个或多个外部连接件195。框960可以对应于图5F。
应当理解，前述制造工艺和相关讨论仅作为本公开的方面中的一些方面的一般说明而被提供，并不旨在限制本公开或所附权利要求。此外，本领域技术人员已知的制造工艺中的许多细节可能已经被省略或已经被组合在概要过程部分中，以有助于理解所公开的各个方面，而无需详细再现每个细节和/或所有可能的过程变化。此外，应当理解，提供所示配置和描述仅是为了帮助解释本文公开的各个方面。例如，MIM电容器和/或电感器的数目和位置；金属化结构可以具有更多或更少的导电层和绝缘层；腔的定向、尺寸、是否由多个腔形成、是包封的还是开放的；以及其他方面可以具有变化，该变化由特定应用设计特征(诸如天线的数目、天线类型、频率范围、功率等)驱动。因此，前述说明性示例和相关联附图不应当被解释为限制本文公开和要求保护的各个方面。
图10图示了根据本公开的各个方面的可以与前述玻璃上天线器件中的任何集成的各种电子设备。例如，移动电话设备1002、膝上型计算机设备1004和固定位置终端设备1006通常均可以被认为是用户设备(UE)，并且可以包括如本文描述的可调谐滤波器100。图10中图示的设备1002、1004、1006仅是示例性的。其他电子设备也可以包括可调谐滤波器100，包括但不限于设备(例如，电子设备)的组，该设备的组包括：移动设备、手持个人通信系统(PCS)单元、诸如个人数字助理的便携式数据单元、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、诸如读表装备的固定位置数据单元、通信设备、智能电话、平板计算机、计算机、可穿戴设备、服务器、路由器、在机动交通工具(例如，自动交通工具)中实现的电子设备、物联网(IoT)设备或存储或取回数据或计算机指令的任何其他设备，或其任何组合。
前面公开的设备和功能可以被设计和配置成存储在计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)。一些或所有这种文件可以被提供给制造处理者，制造处理者基于这种文件来制造设备。所得产品可以包括半导体晶圆，然后半导体晶圆被切割成半导体裸片并且被封装到玻璃上天线器件中。然后，可以在本文描述的设备中采用玻璃上天线器件。
以下提供了本公开的示例的概述：
示例1：一种可调谐滤波器，包括：砷化镓(GaAs)衬底；可变电容器(变容器)，被布置在所述GaAs衬底的上表面上；上部导电结构，被布置在所述GaAs衬底的所述上表面上，所述上部导电结构包括一个或多个上部导体和一个或多个上部绝缘体，所述一个或多个上部导体和所述一个或多个上部绝缘体被配置为形成包括金属-绝缘体-金属(MIM)电容器和3D电感器的一个或多个无源组件；一个或多个GaAs通孔(TGV)，被布置成从所述GaAs衬底的所述上表面到所述GaAs衬底的下表面穿过所述GaAs衬底；以及下部导电结构，被布置在所述GaAs衬底的所述下表面上，所述下部导电结构包括一个或多个下部导体和一个或多个下部绝缘体，所述一个或多个下部导体和所述一个或多个下部绝缘体被配置为形成下部再分布层(RDL)，其中所述变容器、所述MIM电容器和所述3D电感器被电耦合，以形成射频(RF)滤波器电路。
示例2：根据示例1所述的可调谐滤波器，其中所述下部RDL被配置为将至少一个TGV与至少一个其他TGV电耦合。
示例3：根据示例2所述的可调谐滤波器，还包括：一个或多个外部连接件，被配置为将所述下部RDL电耦合到所述可调谐滤波器外部的一个或多个组件。
示例4：根据示例3所述的可调谐滤波器，其中所述一个或多个外部连接件为晶圆级封装(WLP)球、铜(Cu)柱和焊料凸块中的一种或多种。
示例5：根据示例1至4所述的可调谐滤波器，其中所述TGV中的一个或多个TGV被配置为将所述变容器、所述MIM电容器和所述3D电感器中的一个或多个与所述下部RDL电耦合。
示例6：根据示例5所述的可调谐滤波器，其中每个TGV包括被布置为填充所述GaAs衬底的过孔的导电柱，所述导电柱在所述过孔内从所述GaAs衬底的所述上表面延伸到所述GaAs衬底的所述下表面。
示例7：根据示例6所述的可调谐滤波器，其中所述导电柱由铜(Cu)、银(Ag)、金(Au)、铝(Al)、钨(W)、镍(Ni)或其组合中的任意一种或多种形成。
示例8：根据示例6至7所述的可调谐滤波器，其中所述导电柱和所述下部RDL由相同的一种或多种导电材料形成。
示例9：根据示例6至8所述的可调谐滤波器，其中每个TGV还包括垂直地布置在所述GaAs衬底的壁上的导电层，使得所述导电柱在所述过孔内被布置在所述导电层上和所述导电层的内部。
示例10：根据示例9所述的可调谐滤波器，其中TGV的所述导电层被水平地布置在对应的导电柱与所述上部导电结构的第一上部导体之间，和/或其中相同或不同TGV的所述导电层被水平地布置在所述GaAs衬底的所述下表面与所述下部RDL之间。
示例11：根据示例6至10所述的可调谐滤波器，其中每个TGV还包括绝缘塞，所述绝缘塞被配置为填充所述导电柱内的中心腔，所述绝缘塞从所述GaAs衬底的所述下表面下方延伸到所述GaAs衬底的所述上表面下方。
示例12：根据示例11所述的可调谐滤波器，其中所述绝缘塞和所述下部导电结构的所述一个或多个绝缘体由相同的一种或多种绝缘材料形成。
示例13：根据示例1至12所述的可调谐滤波器，其中所述下部导电结构的所述下部RDL被布置在所述GaAs衬底的所述下表面上，并且其中所述下部导电结构的所述一个或多个绝缘体被布置在所述GaAs衬底的所述下表面上和所述下部RDL上。
示例14：根据示例13所述的可调谐滤波器，其中所述一个或多个下部绝缘体由以下中的任何一种或多种形成：二氧化硅(SiO2)、有机聚合物电介质、聚酰亚胺(PI)、聚降冰片烯、苯并环丁烯(BCB)、聚四氟乙烯(PTFE)、聚苯并恶唑(PBO)或硅基聚合物电介质。
示例15：根据示例13至14所述的可调谐滤波器，还包括：一个或多个外部连接件，被布置在所述下部RDL的下表面上，并且被配置为将所述下部RDL电耦合到所述可调谐滤波器外部的一个或多个组件，其中所述一个或多个下部绝缘体被配置为：将除了所述下部RDL的所述下表面的、其上布置有所述一个或多个外部连接件的部分之外的所述一个或多个外部连接件包封。
示例16：根据示例1至15所述的可调谐滤波器，其中所述变容器为超突变(HA)变容器。
示例17：根据示例16所述的可调谐滤波器，其中所述变容器包括：GaAs缓冲层，被布置在所述GaAs衬底的所述上表面上，所述GaAs缓冲层为n+掺杂；GaAs有源层，被布置在所述GaAs缓冲层上，所述GaAs有源层为n掺杂且超突变；以及变容器接触，被布置在所述GaAs有源层上。
示例18：根据示例17所述的可调谐滤波器，其中所述GaAs有源层是台面形状的。
示例19：根据示例16至18所述的可调谐滤波器，其中所述上部导电结构的所述一个或多个上部绝缘层至少部分地包封所述变容器。
示例20：根据示例1至19所述的可调谐滤波器，其中所述上导电结构包括：一个或多个第一上部导体，被布置在所述一个或多个TGV上；一个或多个第二上部导体，被布置在所述一个或多个第一上部导体上或一个或多个第一上部导体之上；一个或多个第三上部导体，被布置在所述一个或多个第二上部导体上或所述一个或多个第二上部导体之上；一个或多个第四上部导体，被布置在所述一个或多个第三上部导体上；一个或多个第一上部绝缘体，被布置在所述第一上部导体中的一个或多个第一上部导体上；以及一个或多个第二上部绝缘体，被布置在所述第一上部导体中的一个或多个第一上部导体上和所述第一上部绝缘体中的一个或多个第一上部绝缘体上。
示例21：根据示例20所述的可调谐滤波器，其中所述第一上部导体、所述第二上部导体、所述第三上部导体和/或所述第四上部导体由铜(Cu)、银(Ag)、金(Au)、铝(Al)或其组合中的任何一种或多种形成。
示例22：根据示例20至21所述的可调谐滤波器，其中所述第一上部导体中的一个第一上部导体被配置为：将所述变容器的GaAs缓冲层与所述TGV中的一个TGV电耦合。
示例23：根据示例22所述的可调谐滤波器，其中所述第四上部导体中的一个第四上部导体电耦合到所述变容器的变容器接触，并且所述第四上部导体中的另一第四上部导体电耦合到所述变容器的所述GaAs缓冲层。
示例24：根据示例20至23所述的可调谐滤波器，其中所述MIM电容器包括：下极板；上极板；以及电介质，被布置在所述下极板与所述上极板之间，其中所述第二上部导体中的一个第二上部导体用作所述下极板，所述第二上部绝缘层中的一个第二上部绝缘层用作所述电介质，并且所述第三上部导体中的一个第三上部导体用作所述上极板。
示例25：根据示例24所述的可调谐滤波器，其中所述下极板和所述上极板中的一个电耦合到所述变容器和所述3D电感器中的一个，并且所述下极板和所述上极板中的另一个电耦合到所述变容器和所述3D电感器中的另一个。
示例26：根据示例24至25所述的可调谐滤波器，其中所述下极板不接触所述第一上部导体中的任何第一上部导体。
示例27：根据示例20至26所述的可调谐滤波器，其中所述3D电感器包括一个或多个环路，每个环路包括：上部水平环路分段；第一垂直环路分段和第二垂直环路分段；以及下部水平环路分段，其中所述上水平环路分段包括所述第四上部导体中的一个第四上部导体，所述第一垂直环路分段包括所述TGV中的一个TGV，所述第二垂直环路分段包括所述TGV中的另一TGV，并且所述下部水平环路分段包括所述下部导体中的一个下部导体。
示例28：根据示例20至27所述的可调谐滤波器，其中所述上部导电结构还包括：第一绝缘层，被图案化以形成一个或多个第三上部绝缘体，所述一个或多个第三上部绝缘体被布置在所述GaAs衬底上或所述GaAs衬底之上以包封所述第一上部导体、所述第二上部导体和所述第三上部导体；以及第二绝缘层，被图案化以形成一个或多个第四上部绝缘体，所述一个或多个第四上部绝缘体被布置在所述一个或多个第四上部导体上和所述一个或多个第三上部绝缘体上，其中所述第二绝缘层完全覆盖电耦合到所述MIM电容器的所述第四上部导体的上表面，并且完全覆盖形成所述3D电感器的所述第四上部导体的上表面。
示例29：根据示例28所述的可调谐滤波器，其中所述第一上部绝缘体、所述第二上部绝缘体、所述第三上部绝缘体和/或所述第四上部绝缘体由二氧化硅(SiO2)、有机聚合物电介质、聚酰亚胺(PI)、聚降冰片烯、苯并环丁烯(BCB)、聚四氟乙烯(PTFE)、聚苯并恶唑(PBO)或硅基聚合物电介质中的一种或多种形成。
示例30：根据示例28至29所述的可调谐滤波器，还包括：一个或多个接触焊垫，被布置在所述第四上部导体中的一个或多个第四上部导体上，并且在所述第四绝缘层上方暴露，所述一个或多个接触焊垫被配置为将所述第四上部导体中的一个或多个第四上部导体电耦合到所述可调谐滤波器外部的一个或多个组件。
示例31：根据示例20至30所述的可调谐滤波器，其中所述上部导电结构还包括：一个或多个第零绝缘体，被布置在所述GaAs衬底与一个或多个第一上部导体之间和/或被布置在所述GaAs衬底与所述第三绝缘层之间。
示例32：根据示例1至31所述的可调谐滤波器，其中所述可调谐滤波器被并入到装置中，所述装置从由以下项组成的组选择：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、物联网(IoT)设备、膝上型计算机、服务器和机动交通工具中的设备。
示例33：一种装置，包括：可调谐滤波器；以及一个或多个射频前端(RFFE)器件，被配置为当耦合到所述可调谐滤波器时控制所述可调谐滤波器，其中所述可调谐滤波器包括：砷化镓(GaAs)衬底；可变电容器(变容器)，被布置在所述GaAs衬底的上表面上；上部导电结构，被布置在所述GaAs衬底的所述上表面上，所述上部导电结构包括一个或多个上部导体和一个或多个上部绝缘体，所述一个或多个上部导体和所述一个或多个上部绝缘体被配置为形成包括金属-绝缘体-金属(MIM)电容器和3D电感器的一个或多个无源组件；一个或多个GaAs通孔(TGV)，被布置为从所述GaAs衬底的所述上表面到所述GaAs衬底的下表面穿过所述GaAs衬底；以及下部导电结构，被布置在所述GaAs衬底的所述下表面上，所述下部导电结构包括一个或多个下部导体和一个或多个下部绝缘体，所述一个或多个下部导体和所述一个或多个下部绝缘体被配置为形成下部再分布层(RDL)，并且其中所述一个或多个RFFE器件通过一个或多个外部连接件和/或所述可调谐滤波器的一个或多个接触焊垫电耦合到所述变容器、所述MIM电容器和所述3D电感器中的任何一个或多个。
示例34：根据示例33所述的装置，其中所述一个或多个RFFE器件都是CMOS器件。
示例35：根据示例33至34所述的装置，其中所述一个或多个RFFE器件包括以下项中的一项或多项：电荷泵/控制器、低噪声放大器(LNA)和开关。
示例36：根据示例35所述的装置，其中所述电荷泵/控制器、所述低噪声放大器(LNA)和所述开关各自通过所述一个或多个接触焊垫单独地电耦合到所述可调谐滤波器。
示例37：根据示例35至36所述的装置，其中所述电荷泵/控制器、所述低噪声放大器(LNA)和所述开关的功能被组合在单个RFFE器件中。
示例38：根据示例37所述的装置，其中单个RFFE器件被配置为与多个可调谐滤波器电耦合。
示例39：一种制造可调谐滤波器的方法，所述方法包括：在GaAs衬底的上表面上形成可变电容器(变容器)；形成被布置在所述GaAs衬底的所述上表面上的上部导电结构，所述上部导电结构包括一个或多个上部导体和一个或多个上部绝缘体，所述一个或多个上部导体和所述一个或多个上部绝缘体被配置为形成包括金属-绝缘体-金属(MIM)电容器和3D电感器的一个或多个无源组件；形成一个或多个GaAs通孔(TGV)，所述一个或多个GaAs通孔(TGV)从所述GaAs衬底的所述上表面到所述GaAs衬底的下表面穿过所述GaAs衬底；以及形成被布置在所述GaAs衬底的所述下表面上的下部导电结构，所述下部导电结构包括一个或多个下部导体和一个或多个下部绝缘体，所述一个或多个下部导体和所述一个或多个下部绝缘体被配置为形成下部再分布层(RDL)，其中所述变容器、所述MIM电容器和所述3D电感器被电耦合以形成射频(RF)滤波器电路。
示例40：根据示例39所述的方法，其中形成所述变容器包括：在所述GaAs衬底的所述上表面上沉积n+掺杂GaAs层，并且在所述n+掺杂GaAs层上沉积n掺杂GaAs层，所述n掺杂GaAs层是超突变的；在所述n掺杂GaAs层上形成变容器接触；将所述n掺杂GaAs层蚀刻成台面形状，以形成GaAs有源层；图案化所述n+掺杂GaAs层，以形成GaAs缓冲层；利用所述上部导电结构的所述上部导体中的一个或多个上部导体，在所述GaAs衬底上和所述GaAs缓冲层上形成欧姆接触；以及利用所述上部导电结构的所述上部绝缘体中的一个或多个上部绝缘体将所述变容器钝化。
示例41：根据示例39至40所述的方法，其中形成所述上部导电结构包括：沉积和图案化第一上部导电层，以形成被布置在所述GaAs衬底的所述上表面上的一个或多个第一上部导体；沉积和图案化第一上部绝缘层，以形成被布置在所述第一上部导体中的一个或多个第一上部导体上和/或所述GaAs衬底的所述上表面上的一个或多个第一上部绝缘体；沉积和图案化第二上部导电层，以形成被布置在所述一个或多个第一上部导体上或所述一个或多个第一上部导体之上的一个或多个第二上部导体；沉积和图案化第二上部绝缘层，以形成被布置在所述一个或多个第一上部绝缘体上或所述一个或多个第一上部绝缘体之上的一个或多个第二上部绝缘体；沉积和图案化第三上部导电层，以形成被布置在所述一个或多个第二上部导体上的一个或多个第三上部导体；沉积和图案化第三上部绝缘层，以形成一个或多个第三上部绝缘体，所述一个或多个第三上部绝缘体被配置为暴露所述一个或多个第三上部导体的上表面；沉积和图案化第四上部导电层，以形成被布置在所述一个或多个第三上部导体上的一个或多个第四上部导体；以及沉积和图案化第四上部绝缘层，以形成一个或多个第四上部绝缘体，所述一个或多个第四上部绝缘体被配置为包封所述一个或多个第四上部导体。
示例42：根据示例41所述的方法，其中所述MIM电容器包括：下极板；上极板；以及电介质，被布置在所述下极板与所述上极板之间，其中所述第二上部导体中的一个第二上部导体用作所述下极板，所述第二上部绝缘体中的一个第二上部绝缘体用作所述电介质，并且所述第三上部导体中的一个第三上部导体用作所述上极板。
示例43：根据示例41至42所述的方法，其中所述3D电感器包括一个或多个环路，每个环路包括：上部水平环路分段；第一垂直环路分段和第二垂直环路分段；以及下部水平环路分段，其中所述上部水平环路分段包括所述第四上部导体中的一个第四上部导体，所述第一垂直环路分段包括所述TGV中的一个TGV，所述第二垂直环路分段包括所述TGV中的另一TGV，并且所述下部水平环路分段包括所述下部导体中的一个下部导体。
示例44：根据示例41至43所述的方法，还包括：在所述第四上部导体中的一个或多个第四上部导体上形成一个或多个接触焊垫。
示例45：根据示例39至44所述的方法，其中形成所述一个或多个TGV和形成所述下部导电结构包括：研磨所述GaAs衬底的背面；蚀刻所述GaAs衬底以形成一个或多个过孔，所述一个或多个过孔暴露所述上部导电结构的所述第一上部导体中的一个或多个第一上部导体；利用导电材料镀覆所述一个或多个过孔的壁、所述第一上部导体中的所述暴露的一个或多个第一上部导体以及所述GaAs衬底的所述下表面的部分，以形成导电层；利用导电材料镀覆所述导电层和所述GaAs衬底的所述下表面，以在每个过孔内和所述下部RDL内形成导电柱，其中每个导电柱被形成为具有中心腔；以及沉积和图案化下部绝缘层，以形成被布置在所述GaAs衬底的所述下表面上和所述下部RDL上的所述下部绝缘体中的一个或多个下部绝缘体，以及形成一个或多个绝缘塞，所述一个或多个绝缘塞被配置为填充所述导电柱的中心腔，其中每个TGV包括所述导电柱中的一个导电柱和所述对应的绝缘塞。
示例46：根据示例45所述的方法，其中形成所述一个或多个TGV和形成所述下部导电结构还包括：在所述下部导体中的一个或多个下部导体上形成一个或多个外部连接件。
如本文所使用的，术语“用户设备”(或“UE”)、“用户设备”、“用户终端”、“客户端设备”、“通信设备”、“无线设备”、“无线通信设备”、“手持式设备”、“移动设备”、“移动终端”、“移动站”、“手机”、“接入终端”、“订户设备”、“订户终端”、“订户站”、“终端”以及其变型可以互换地指代可以接收无线通信和/或导航信号的任何适当的移动或固定设备。这些术语包括但不限于音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、智能手机、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、机动车交通工具中的机动车设备，和/或通常由人携带和/或具有通信能力(例如，无线、蜂窝、红外、短范围无线电等)的其他类型的便携式电子设备。这些术语还旨在包括与另一设备通信的设备，该另一设备可以诸如通过短距离无线、红外、有线连接或其他连接来接收无线通信和/或导航信号，无论是在该设备还是在其他设备处出现的卫星信号接收、辅助数据接收，和/或与位置有关的处理。此外，这些术语旨在包括所有设备，包括无线和有线通信设备，这些设备能够经由无线电接入网络(RAN)与核心网络进行通信，并且通过核心网络，UE可以与诸如因特网的外部网络连接，以及与其他UE连接。当然，对于UE来说，连接到核心网络和/或因特网的其他机制也是可能的，诸如通过有线接入网络、无线局域网(WLAN)(例如，基于IEEE 802.11等)，等等。UE可以由多种类型的设备中的任何一种来实施，包括但不限于印刷电路(PC)卡、紧凑型闪存设备、外部或内部调制解调器、无线或有线电话、智能手机、平板、追踪设备、资产标签等等。UE通过其向RAN发送信号的通信链路被称为上行信道(例如，反向流量信道、反向控制信道、接入信道等)。RAN可以通过其向UE发送信号的通信链路被称为下行链路或前向链路信道(例如，寻呼信道、控制信道、广播信道、前向流量信道等)。如本文所使用的，术语流量信道(TCH)可以指代上行链路/反向或下行链路/前向流量信道。
电子设备之间的无线通信可以是基于不同的技术，诸如码分多址(CDMA)、W-CDMA、时分多址(TDMA)、频分多址(FDMA)、正交频分复用(OFDM)、全球移动通信系统(GSM)、3GPP长期演进(LTE)、5G新无线电、蓝牙(BT)、蓝牙低功耗(BLE)、IEEE802.11(WiFi)和IEEE802.15.4(Zigbee/Thread)或可以用于无线通信网络或数据通信网络的其他协议。蓝牙低功耗(也被称为蓝牙LE、BLE和蓝牙智能)是一种由蓝牙特别兴趣小组设计和销售的无线个人区域网络技术，旨在在维持类似通信范围的同时，显著降低功耗和成本。在2010年，随着蓝牙核心规范版本4.0的采用和蓝牙5的更新，BLE被并入到主要的蓝牙标准中。
词语“示例性”在本文中用于表示“用作示例、实例或说明”。本文描述为“示例性”的任何细节不应当被解释为优于其他示例。同样，术语“示例”不意味着所有示例都包括所讨论的特征、优点或操作模式。此外，特定特征和/或结构可以与一个或多个其他特征和/或结构组合。此外，本文描述的装置的至少一部分可以被配置为执行本文描述的方法的至少一部分。
应当注意，术语“连接”、“耦合”或其任何变型意指元件之间的任何直接或间接的连接或耦合，并且可以涵盖中间元件在两个元件之间的存在(该两个元件经由中间元件“连接”或“耦合”在一起)，除非连接被明确地公开为直接连接。
本文对使用诸如“第一”、“第二”等名称的元素的任何引用不限制这些元素的数量和/或顺序。相反，这些名称被用作区分两个或两个以上元素和/或元素的实例的便利方法。此外，除非另有说明，元素的集合可以包括一个或多个元素。
本领域技术人员将理解，可以使用各种不同技术和方法中的任一种来表示信息和信号。例如，贯穿上述描述可能被引用的数据、指令、命令、信息、信号、位、符号和码片可以由电压、电流、电磁波、磁场或粒子、光学场或粒子或其任何组合表示。
本申请中所描绘的任何陈述或图示都不旨在将任何组件、动作、特征、益处、优点或等效物奉献给公众，无论该组件、动作、特征、益处、优点或等效物是否被记载在权利要求书中。
在上面的详细描述中可以看出，不同的特征在示例中被组合在一起。这种公开方式不应当被理解为所要求保护的示例具有比相应权利要求中明确提及的特征更多的特征的意图。相反，本公开可以包括少于所公开的个体示例的所有特征。因此，所附权利要求应当视为被包含在描述中，其中每个权利要求本身可以作为单独示例。虽然每个权利要求本身可以作为单独示例，但应当注意，尽管权利要求中的从属权利要求可以引用具有一个或多个权利要求的具体组合，但其他示例也可以涵盖或包括所述从属权利要求与任何其他从属权利要求的主题内容的组合，或任何特征与其他从属权利要求和独立权利要求的组合。这种组合在本文被提出，除非明确表达不想要特定的组合。此外，还旨在使权利要求的特征可以被包括在任何其他独立权利要求中，即使所述权利要求不直接从属于该独立权利要求。
应当进一步注意，描述中或权利要求中公开的方法、系统和装置可以由包括用于执行所公开的方法的相应动作和/或功能的部件的设备来实现。
此外，在一些示例中，单个动作可以被细分为一个或多个子动作或包含一个或多个子动作。这种子动作可以被包含在单个动作的公开中，并且是单个动作的公开的一部分。
虽然前述公开示出了本公开的说明性示例，但是应当注意，在不脱离如由所附权利要求限定的本公开的范围的情况下，可以在本文中进行各种改变和修改。根据本文描述的公开的示例的方法权利要求的功能和/或动作不需要以任何特定顺序被执行。此外，公知的元素将不被详细描述或可以被省略，以免混淆本文公开的方面和示例的相关细节。此外，尽管可能以单数形式描述或要求保护本公开的元素，但除非明确声明限制为单数，否则复数形式被预期。

Claims (35)

1.一种可调谐滤波器，包括：
砷化镓(GaAs)衬底；
可变电容器(变容器)，被布置在所述GaAs衬底的上表面上；
上部导电结构，被布置在所述GaAs衬底的所述上表面上，所述上部导电结构包括一个或多个上部导体和一个或多个上部绝缘体，所述一个或多个上部导体和所述一个或多个上部绝缘体被配置为形成包括金属-绝缘体-金属(MIM)电容器和3D电感器的一个或多个无源组件；
一个或多个GaAs通孔(TGV)，被布置成从所述GaAs衬底的所述上表面到所述GaAs衬底的下表面穿过所述GaAs衬底；以及
下部导电结构，被布置在所述GaAs衬底的所述下表面上，所述下部导电结构包括一个或多个下部导体和一个或多个下部绝缘体，所述一个或多个下部导体和所述一个或多个下部绝缘体被配置为形成下部再分布层(RDL)，
其中所述变容器、所述MIM电容器和所述3D电感器被电耦合，以形成射频(RF)滤波器电路。
2.根据权利要求1所述的可调谐滤波器，其中所述下部RDL被配置为将至少一个TGV与至少一个其他TGV电耦合。
3.根据权利要求2所述的可调谐滤波器，还包括：
一个或多个外部连接件，被配置为将所述下部RDL电耦合到所述可调谐滤波器外部的一个或多个组件。
4.根据权利要求3所述的可调谐滤波器，其中所述一个或多个外部连接件为晶圆级封装(WLP)球、铜(Cu)柱和焊料凸块中的一种或多种。
5.根据权利要求1所述的可调谐滤波器，其中所述TGV中的一个或多个TGV被配置为将所述变容器、所述MIM电容器和所述3D电感器中的一个或多个与所述下部RDL电耦合。
6.根据权利要求5所述的可调谐滤波器，其中每个TGV包括导电柱，所述导电柱被布置成填充所述GaAs衬底的过孔，所述导电柱在所述过孔内从所述GaAs衬底的所述上表面延伸到所述GaAs衬底的所述下表面。
7.根据权利要求6所述的可调谐滤波器，其中所述导电柱由铜(Cu)、银(Ag)、金(Au)、铝(Al)、钨(W)、镍(Ni)或其组合中的任意一种或多种形成。
8.根据权利要求6所述的可调谐滤波器，其中所述导电柱和所述下部RDL由相同的一种或多种导电材料形成。
9.根据权利要求6所述的可调谐滤波器，其中每个TGV还包括垂直地布置在所述GaAs衬底的壁上的导电层，使得所述导电柱在所述过孔内被布置在所述导电层上和所述导电层的内部。
10.根据权利要求9所述的可调谐滤波器，
其中TGV的所述导电层被水平地布置在对应的导电柱与所述上部导电结构的第一上部导体之间，和/或
其中相同或不同的TGV的所述导电层被水平地布置在所述GaAs衬底的所述下表面与所述下部RDL之间。
11.根据权利要求6所述的可调谐滤波器，其中每个TGV还包括被配置为填充所述导电柱内的中心腔的绝缘塞，所述绝缘塞从所述GaAs衬底的所述下表面下方延伸到所述GaAs衬底的所述上表面下方。
12.根据权利要求11所述的可调谐滤波器，其中所述绝缘塞和所述下部导电结构的所述一个或多个下部绝缘体由相同的一种或多种绝缘材料形成。
13.根据权利要求1所述的可调谐滤波器，
其中所述下部导电结构的所述下部RDL被布置在所述GaAs衬底的所述下表面上，并且
其中所述下部导电结构的所述一个或多个下部绝缘体被布置在所述GaAs衬底的所述下表面上和所述下部RDL上。
14.根据权利要求13所述的可调谐滤波器，其中所述一个或多个下部绝缘体由以下中的任何一种或多种形成：二氧化硅(SiO2)、有机聚合物电介质、聚酰亚胺(PI)、聚降冰片烯、苯并环丁烯(BCB)、聚四氟乙烯(PTFE)、聚苯并恶唑(PBO)或硅基聚合物电介质。
15.根据权利要求1所述的可调谐滤波器，其中所述变容器为超突变(HA)变容器。
16.根据权利要求15所述的可调谐滤波器，其中所述变容器包括：
GaAs缓冲层，被布置在所述GaAs衬底的所述上表面上，所述GaAs缓冲层为n+掺杂；
GaAs有源层，被布置在所述GaAs缓冲层上，所述GaAs有源层为n掺杂且超突变；以及
变容器接触，被布置在所述GaAs有源层上。
17.根据权利要求16所述的可调谐滤波器，其中所述GaAs有源层是台面形状的。
18.根据权利要求1所述的可调谐滤波器，其中所述上部导电结构包括：
一个或多个第一上部导体，被布置在所述一个或多个TGV上；
一个或多个第二上部导体，被布置在所述一个或多个第一上部导体上或所述一个或多个第一上部导体之上；
一个或多个第三上部导体，被布置在所述一个或多个第二上部导体上或所述一个或多个第二上部导体之上；
一个或多个第四上部导体，被布置在所述一个或多个第三上部导体上；
一个或多个第一上部绝缘体，被布置在所述第一上部导体中的一个或多个第一上部导体上；以及
一个或多个第二上部绝缘体，被布置在所述第一上部导体中的一个或多个第一上部导体上和所述第一上部绝缘体中的一个或多个第一上部绝缘体上。
19.根据权利要求18所述的可调谐滤波器，其中所述第一上部导体、所述第二上部导体、所述第三上部导体和/或所述第四上部导体由铜(Cu)、银(Ag)、金(Au)、铝(Al)或其组合中的任何一种或多种形成。
20.根据权利要求18所述的可调谐滤波器，其中所述第一上部导体中的一个第一上部导体被配置为：将所述变容器的GaAs缓冲层与所述TGV中的一个TGV电耦合。
21.根据权利要求20所述的可调谐滤波器，其中所述第四上部导体中的一个第四上部导体电耦合到所述变容器的变容器接触，并且所述第四上部导体中的另一第四上部导体电耦合到所述变容器的所述GaAs缓冲层。
22.根据权利要求18所述的可调谐滤波器，其中所述MIM电容器包括：
下极板；
上极板；以及
电介质，被布置在所述下极板与所述上极板之间，
其中所述第二上部导体中的一个第二上部导体用作所述下极板，所述第二上部绝缘体中的一个第二上部绝缘体用作所述电介质，并且所述第三上部导体中的一个第三上部导体用作所述上极板。
23.根据权利要求22所述的可调谐滤波器，其中所述下极板和所述上极板中的一个电耦合到所述变容器和所述3D电感器中的一个，并且所述下极板和所述上极板中的另一个电耦合到所述变容器和所述3D电感器中的另一个。
24.根据权利要求22所述的可调谐滤波器，其中所述下极板不接触所述第一上部导体中的任何第一上部导体。
25.根据权利要求18所述的可调谐滤波器，其中所述3D电感器包括一个或多个环路，每个环路包括：
上部水平环路分段；
第一垂直环路分段和第二垂直环路分段；以及
下部水平环路分段，
其中所述上部水平环路分段包括所述第四上部导体中的一个第四上部导体，所述第一垂直环路分段包括所述TGV中的一个TGV，所述第二垂直环路分段包括所述TGV中的另一TGV，并且所述下部水平环路分段包括所述下部导体中的一个下部导体。
26.根据权利要求18所述的可调谐滤波器，其中所述上部导电结构还包括：
第一绝缘层，被图案化以形成一个或多个第三上部绝缘体，所述一个或多个第三上部绝缘体被布置在所述GaAs衬底上或所述GaAs衬底之上，以包封所述第一上部导体、所述第二上部导体和所述第三上部导体；以及
第二绝缘层，被图案化以形成一个或多个第四上部绝缘体，所述一个或多个第四上部绝缘体被布置在所述一个或多个第四上部导体上和所述一个或多个第三上部绝缘体上，
其中所述第二绝缘层完全覆盖电耦合到所述MIM电容器的所述第四上部导体的上表面，并且完全覆盖形成所述3D电感器的所述第四上部导体的上表面。
27.根据权利要求26所述的可调谐滤波器，其中所述第一上部绝缘体、所述第二上部绝缘体、所述第三上部绝缘体和/或所述第四上部绝缘体由二氧化硅(SiO2)、有机聚合物电介质、聚酰亚胺(PI)、聚降冰片烯、苯并环丁烯(BCB)、聚四氟乙烯(PTFE)、聚苯并恶唑(PBO)或硅基聚合物电介质中的一种或多种形成。
28.根据权利要求1所述的可调谐滤波器，其中所述可调谐滤波器被并入到装置中，所述装置从由以下项组成的组选择：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、物联网(IoT)设备、膝上型计算机、服务器和机动交通工具中的设备。
29.一种制造可调谐滤波器的方法，所述方法包括：
在GaAs衬底的上表面上形成可变电容器(变容器)；
形成被布置在所述GaAs衬底的所述上表面上的上部导电结构，所述上部导电结构包括一个或多个上部导体和一个或多个上部绝缘体，所述一个或多个上部导体和一个或多个上部绝缘体被配置为形成包括金属-绝缘体-金属(MIM)电容器和3D电感器的一个或多个无源组件；
形成一个或多个GaAs通孔(TGV)，所述一个或多个GaAs通孔(TGV)从所述GaAs衬底的所述上表面到所述GaAs衬底的下表面穿过所述GaAs衬底；以及
形成被布置在所述GaAs衬底的所述下表面上的下部导电结构，所述下部导电结构包括一个或多个下部导体和一个或多个下部绝缘体，所述一个或多个下部导体和所述一个或多个下部绝缘体被配置为形成下部再分布层(RDL)，
其中所述变容器、所述MIM电容器和所述3D电感器被电耦合，以形成射频(RF)滤波器电路。
30.根据权利要求29所述的方法，其中形成所述变容器包括：
在所述GaAs衬底的所述上表面上沉积n+掺杂GaAs层，并且在所述n+掺杂GaAs层上沉积n掺杂GaAs层，所述n掺杂GaAs层是超突变的；
在所述n掺杂GaAs层上形成变容器接触；
将所述n掺杂GaAs层蚀刻成台面形状，以形成GaAs有源层；
图案化所述n+掺杂GaAs层，以形成GaAs缓冲层；
利用所述上部导电结构的所述上部导体中的一个或多个上部导体，在所述GaAs衬底上和所述GaAs缓冲层上形成欧姆接触；以及
利用所述上部导电结构的所述上部绝缘体中的一个或多个上部绝缘体将所述变容器钝化。
31.根据权利要求29所述的方法，其中形成所述上部导电结构包括：
沉积和图案化第一上部导电层，以形成被布置在所述GaAs衬底的所述上表面上的一个或多个第一上部导体；
沉积和图案化第一上部绝缘层，以形成被布置在所述第一上部导体中的一个或多个第一上部导体上和/或所述GaAs衬底的所述上表面上的一个或多个第一上部绝缘体；
沉积和图案化第二上部导电层，以形成被布置在所述一个或多个第一上部导体上或所述一个或多个第一上部导体之上的一个或多个第二上部导体；
沉积和图案化第二上部绝缘层，以形成被布置在所述一个或多个第一上部绝缘体上或所述一个或多个第一上部绝缘体之上的一个或多个第二上部绝缘体；
沉积和图案化第三上部导电层，以形成被布置在所述一个或多个第二上部导体上的一个或多个第三上部导体；
沉积和图案化第三上部绝缘层，以形成一个或多个第三上部绝缘体，所述一个或多个第三上部绝缘体被配置为暴露所述一个或多个第三上部导体的上表面；
沉积和图案化第四上部导电层，以形成被布置在所述一个或多个第三上部导体上的一个或多个第四上部导体；以及
沉积和图案化第四上部绝缘层，以形成一个或多个第四上部绝缘体，所述一个或多个第四上部绝缘体被配置为包封所述一个或多个第四上部导体。
32.根据权利要求31所述的方法，其中所述MIM电容器包括：
下极板；
上极板；以及
电介质，被布置在所述下极板与所述上极板之间，
其中所述第二上部导体中的一个第二上部导体用作所述下极板，所述第二上部绝缘体中的一个第二上部绝缘体用作所述电介质，并且所述第三上部导体中的一个第三上部导体用作所述上极板。
33.根据权利要求31所述的方法，其中所述3D电感器包括一个或多个环路，每个环路包括：
上部水平环路分段；
第一垂直环路分段和第二垂直环路分段；以及
下部水平环路分段，
其中所述上部水平环路分段包括所述第四上部导体中的一个第四上部导体，所述第一垂直环路分段包括所述TGV中的一个TGV，所述第二垂直环路分段包括所述TGV中的另一TGV，并且所述下部水平环路分段包括构成所述下部RDL的所述下部导体中的一个下部导体。
34.根据权利要求31所述的方法，其中形成所述一个或多个TGV和形成所述下部导电结构包括：
研磨所述GaAs衬底的背面；
蚀刻所述GaAs衬底，以形成一个或多个过孔，所述一个或多个过孔暴露所述上部导电结构的所述第一上部导体中的一个或多个第一上部导体；
利用导电材料镀覆所述一个或多个过孔的壁、所述一个或多个第一上部导体的所述暴露部分以及所述GaAs衬底的所述下表面的部分，以形成导电层；
利用导电材料镀覆所述导电层和所述GaAs衬底的所述下表面，以在每个过孔内和所述下部RDL内形成导电柱，其中每个导电柱被形成为具有中心腔；以及
沉积和图案化下部绝缘层，以形成被布置在所述GaAs衬底的所述下表面上和所述下部RDL上的所述下部绝缘体中的一个或多个下部绝缘体，以及形成成一个或多个绝缘塞，所述一个或多个绝缘塞被配置为填充所述导电柱的中心腔，
其中每个TGV包括所述导电柱中的一个导电柱和所述对应的绝缘塞。
35.根据权利要求34所述的方法，其中形成所述一个或多个TGV和形成所述下部导电结构还包括：
在所述下部导体中的一个或多个下部导体上形成一个或多个外部连接件。
CN202180045970.1A 2020-07-07 2021-05-19 使用砷化镓的高性能可调谐滤波器 Pending CN115735329A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/922,471 2020-07-07
US16/922,471 US11652468B2 (en) 2020-07-07 2020-07-07 High performance tunable filter
PCT/US2021/033139 WO2022010576A1 (en) 2020-07-07 2021-05-19 High performance tunable filter using gallium arsenide

Publications (1)

Publication Number Publication Date
CN115735329A true CN115735329A (zh) 2023-03-03

Family

ID=76444600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180045970.1A Pending CN115735329A (zh) 2020-07-07 2021-05-19 使用砷化镓的高性能可调谐滤波器

Country Status (7)

Country Link
US (1) US11652468B2 (zh)
EP (1) EP4179624A1 (zh)
KR (1) KR20230034979A (zh)
CN (1) CN115735329A (zh)
BR (1) BR112022026779A2 (zh)
TW (1) TW202230976A (zh)
WO (1) WO2022010576A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631631B2 (en) * 2021-05-28 2023-04-18 Advanced Semiconductor Engineering, Inc. Semiconductor device including via structure for vertical electrical connection
US11784111B2 (en) 2021-05-28 2023-10-10 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
CN115547977A (zh) * 2021-06-30 2022-12-30 立积电子股份有限公司 半导体装置及形成半导体装置的方法
TWI830411B (zh) * 2022-09-29 2024-01-21 立積電子股份有限公司 半導體裝置及形成半導體裝置之方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634640B2 (en) * 2013-05-06 2017-04-25 Qualcomm Incorporated Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods
DE112013002916T5 (de) * 2013-06-27 2015-03-05 Intel IP Corporation Hochleitende, hochfrequente Durchkontaktierung für elektronische Anlagen
US20150092314A1 (en) * 2013-09-27 2015-04-02 Qualcomm Incorporated Connector placement for a substrate integrated with a toroidal inductor
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
US9876526B2 (en) 2015-04-13 2018-01-23 The Boeing Company Tunable bandpass filter for communication system
US9954267B2 (en) * 2015-12-28 2018-04-24 Qualcomm Incorporated Multiplexer design using a 2D passive on glass filter integrated with a 3D through glass via filter
US10044390B2 (en) 2016-07-21 2018-08-07 Qualcomm Incorporated Glass substrate including passive-on-glass device and semiconductor die

Also Published As

Publication number Publication date
WO2022010576A1 (en) 2022-01-13
KR20230034979A (ko) 2023-03-10
US20220014176A1 (en) 2022-01-13
US11652468B2 (en) 2023-05-16
EP4179624A1 (en) 2023-05-17
TW202230976A (zh) 2022-08-01
BR112022026779A2 (pt) 2023-01-17

Similar Documents

Publication Publication Date Title
US11652468B2 (en) High performance tunable filter
US20070077747A1 (en) Microelectronic package having multiple conductive paths through an opening in a support substrate
CN117981501A (zh) 高密度硅基电容器
KR20230037543A (ko) 캡슐화 층에 위치된 인덕터 및 커패시터를 포함하는 기판
KR20230122012A (ko) 안테나 모듈
US11757423B2 (en) High harmonic performance radio frequency filter
SG185341A1 (en) Semiconductor device and method of forming inductor over insulating material filled trench in substrate
US20230121565A1 (en) Backend and acoustic process integration for high-q filter
US11594804B2 (en) Antenna on glass with air cavity structure
US11621209B2 (en) Semiconductor device thermal bump
US11694982B2 (en) Sidewall wetting barrier for conductive pillars
EP4205169B1 (en) Optimized contact structure and methods of its manufacture
De Raedt et al. Rf technologies and systems
US20190035621A1 (en) Shaped circuit wafers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination