CN115734666A - 显示装置和制造该显示装置的方法 - Google Patents

显示装置和制造该显示装置的方法 Download PDF

Info

Publication number
CN115734666A
CN115734666A CN202211025060.XA CN202211025060A CN115734666A CN 115734666 A CN115734666 A CN 115734666A CN 202211025060 A CN202211025060 A CN 202211025060A CN 115734666 A CN115734666 A CN 115734666A
Authority
CN
China
Prior art keywords
insulating layer
hole
pattern
layer
active pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211025060.XA
Other languages
English (en)
Inventor
金璱基
李光洙
李在贤
崔昇夏
崔钟范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115734666A publication Critical patent/CN115734666A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开一种显示装置和制造该显示装置的方法。该显示装置包括：基板；第一导电层，在基板上并且包括第一图案；第一绝缘层，在第一导电层上；半导体层，在第一绝缘层上并且包括有源图案；第二绝缘层，在半导体层上；以及第二导电层，在第二绝缘层上，其中，第二导电层包括与有源图案部分地接触的第一电极，第一电极通过第一接触孔与第一图案接触，第一接触孔包括穿过第一绝缘层并且由第一绝缘层的侧壁限定的第一孔以及由有源图案的侧壁和第二绝缘层的侧壁限定的第二孔，并且第二孔的宽度大于第一孔的宽度。

Description

显示装置和制造该显示装置的方法
技术领域
本公开的一些实施例的各方面涉及显示装置和制造该显示装置方法。
背景技术
随着多媒体技术的发展，显示装置的重要性稳步提高。响应于此，已经使用了诸如有机发光二极管(OLED)显示器和液晶显示器(LCD)等的各种类型的显示装置。这样的显示装置可以不同地应用于诸如电视、智能电话、智能手表和平板PC的各种电子产品。
显示装置通常包括多个晶体管。每个晶体管可以包括栅电极、源/漏电极和半导体层。为了简化显示装置的制造工艺，包括在显示装置中的栅电极和源/漏电极可以由相同的导电层形成。
在该背景技术部分中公开的以上信息仅用于增强对背景技术的理解，并且因此，在该背景技术部分中讨论的信息不一定构成现有技术。
发明内容
本公开的一些实施例的各方面包括一种显示装置和一种制造该显示装置的方法，该显示装置包括第一导电层以及在第一导电层上的第二导电层，其中，栅电极和源/漏电极均由第二导电层制成，并且绝缘层的限定将第一导电层和第二导电层互连的接触孔的侧壁具有正锥形形状。
本公开的一些实施例的各方面还包括一种最小化或减少对半导体层的损坏的显示装置和一种制造该显示装置的方法。
然而，本公开的实施例不限于本文阐述的那些实施例。通过参考下面给出的本公开的详细描述，本公开的以上和其他效果对于本公开所属领域的普通技术人员将变得更加明显。
根据本公开的一些实施例，一种显示装置包括：基板；第一导电层，在基板上并且包括第一图案；第一绝缘层，在第一导电层上；半导体层，在第一绝缘层上并且包括有源图案；第二绝缘层，在半导体层上；以及第二导电层，在第二绝缘层上。第二导电层包括与有源图案部分地接触的第一电极。第一电极通过第一接触孔与第一图案接触。第一接触孔包括穿过第一绝缘层并且由第一绝缘层的侧壁限定的第一孔以及由有源图案的侧壁和第二绝缘层的侧壁限定的第二孔。第二孔的宽度大于第一孔的宽度。
根据一些实施例，有源图案可以在第一孔周围的区域中暴露第一绝缘层的顶表面的一部分。第一电极可以与第一绝缘层的被有源图案暴露的顶表面接触。
根据一些实施例，第二绝缘层的限定第二孔的侧壁可以位于第一绝缘层的在第一孔周围的区域中被有源图案暴露的顶表面上。在平面图中，第一绝缘层的被有源图案暴露的顶表面可以位于第一绝缘层的限定第一孔的侧壁与第二绝缘层的限定第二孔的侧壁之间。
根据一些实施例，第二绝缘层可以在第一孔周围的区域中暴露第一绝缘层的顶表面的一部分。第一电极可以与第一绝缘层的被第二绝缘层暴露的顶表面接触。
根据一些实施例，第一电极可以与第二绝缘层的限定第二孔的侧壁和有源图案的限定第二孔的侧壁直接接触。
根据一些实施例，第一绝缘层的限定第一孔的侧壁可以具有正锥形形状。
根据一些实施例，第一绝缘层的限定第一孔的侧壁的倾斜角可以是70°或更小的锐角。
根据一些实施例，在截面图中，第一绝缘层的限定第一孔的侧壁可以包括位于有源图案这一侧的第一侧壁以及位于第二绝缘层这一侧的第二侧壁。第一侧壁的倾斜角和第二侧壁的倾斜角可以相同。
根据一些实施例，第一导电层可以进一步包括与第一图案间隔开的第二图案。第二导电层可以进一步包括：栅电极，与有源图案重叠并且与第一电极间隔开；和第二电极，与第一电极和栅电极间隔开并且与有源图案接触。第二电极可以通过第二接触孔与第二图案接触。第二接触孔可以包括穿过第一绝缘层并由第一绝缘层的侧壁限定的第三孔以及由有源图案的侧壁和第二绝缘层的侧壁限定的第四孔。第四孔的宽度可以大于第三孔的宽度。
根据一些实施例，有源图案的限定第四孔的侧壁可以位于第一绝缘层的在第三孔周围的区域中被有源图案暴露的顶表面上。在平面图中，第一绝缘层的被有源图案暴露的顶表面可以位于第一绝缘层的限定第三孔的侧壁与有源图案的限定第四孔的侧壁之间。
根据一些实施例，有源图案可以包括与第一电极接触的第一区域、与第二电极接触的第二区域以及位于第一区域与第二区域之间的第三区域。第二绝缘层可以不位于第一区域与第一电极之间。第二绝缘层可以不位于第二区域与第二电极之间。
根据一些实施例，在平面图中，第一孔可以与第二孔完全重叠。
根据一些实施例，第一孔在基板的厚度方向上可以不与有源图案重叠。
根据一些实施例，第一孔和第二孔可以在空间上连接。
根据本公开的一些实施例，提供了一种显示装置，该显示装置包括：基板；第一图案，在基板上；第一绝缘层，在第一图案上；有源图案，在第一绝缘层上；第二绝缘层，在有源图案上；以及第一电极，在第二绝缘层上并且与第一图案和有源图案部分地重叠。第一电极通过穿过第一绝缘层的第一孔以及由有源图案和第二绝缘层限定的第二孔与第一图案接触。第一孔在平面图中位于第二孔内部，并且第一孔的边缘不与第二孔的边缘接触。
根据一些实施例，第二孔可以被配置为在第一孔周围的区域中暴露第一绝缘层的顶表面的一部分。
根据一些实施例，第一电极可以与第一绝缘层的被第二孔暴露的顶表面接触。
根据一些实施例，第一电极可以与有源图案的限定第二孔的侧壁接触。
根据一些实施例，有源图案的限定第二孔的侧壁可以位于第一绝缘层的在第一孔周围的区域中被有源图案暴露的顶表面上。在平面图中，第一绝缘层的被有源图案暴露的顶表面可以位于第一绝缘层的限定第一孔的侧壁与有源图案的限定第二孔的侧壁之间。第二绝缘层的限定第二孔的侧壁可以位于第一绝缘层的在第一孔周围的区域中被有源图案暴露的顶表面上。在平面图中，第一绝缘层的被有源图案暴露的顶表面可以位于第一绝缘层的限定第一孔的侧壁与第二绝缘层的限定第二孔的侧壁之间。
根据一些实施例，第一绝缘层的限定第一孔的侧壁可以具有锐角倾斜角。
根据本公开的一些实施例，提供了一种制造显示装置的方法，该方法包括：在基板上形成包括第一图案的第一导电层；在第一导电层上形成第一绝缘层；在第一绝缘层上形成包括有源图案的半导体层；在半导体层上形成第二绝缘层；以及形成穿过第一绝缘层和第二绝缘层并暴露有源图案的末端区域和第一图案的接触孔。接触孔的形成包括：在第二绝缘层上形成掩模图案；以及使用掩模图案对第一绝缘层和第二绝缘层进行蚀刻。掩模图案包括具有第一厚度的第一区域以及具有比第一厚度小的第二厚度的第二区域。掩模图案的第二区域与有源图案的末端区域重叠，并且掩模图案的第二区域的末端比有源图案的末端向外突出。
根据一些实施例，掩模图案使用半色调掩模形成。
根据一些实施例，第一绝缘层和第二绝缘层的蚀刻可以包括形成穿过第一绝缘层和第二绝缘层并暴露第一图案的第一开口。在平面图中，第一开口可以与有源图案间隔开。第一开口可以包括由第一绝缘层的侧壁限定的第一孔以及由第二绝缘层的侧壁限定的第二孔。
根据一些实施例，通过对第一绝缘层和第二绝缘层进行蚀刻，在与第一开口邻近的区域中，第二绝缘层可以覆盖有源图案的位于有源图案的末端区域中的顶表面和侧壁。
根据一些实施例，接触孔的形成可以进一步包括：在对第一绝缘层和第二绝缘层进行蚀刻之后，去除掩模图案的第二区域。
根据一些实施例，掩模图案的第二区域的去除可以在掩模图案被形成的状态下，通过全表面蚀刻来执行。
根据一些实施例，通过全表面蚀刻，掩模图案的与第一开口周围的区域重叠的部分可以暴露第二绝缘层的一部分。
根据一些实施例，接触孔的形成进一步包括使用第二区域已被去除的掩模图案对第二绝缘层进行蚀刻。
根据一些实施例，通过对第二绝缘层进行蚀刻，未被掩模图案覆盖的第二绝缘层可以被蚀刻，以在第一孔周围的区域和有源图案的末端区域中暴露第一绝缘层的顶表面。
根据本公开的上述及其他实施例，显示装置可以包括：基板；第一导电层，在基板上；第一绝缘层，在第一导电层上；半导体层，在第一绝缘层上；第二绝缘层，在半导体层上；以及第二导电层，在第二绝缘层上。形成互连第二导电层和第一导电层的接触孔的蚀刻工艺可以包括：使用半色调掩模形成掩模图案并且然后使用掩模图案作为蚀刻掩模对第一绝缘层和第二绝缘层进行蚀刻的第一蚀刻工艺；对掩模图案的整个表面进行蚀刻的工艺；以及使用剩余的掩模图案作为蚀刻掩模对第二绝缘层进行蚀刻的第二蚀刻工艺。同时，因为将在第一蚀刻工艺中使用的掩模图案是使用半色调掩模形成的，所以即使在执行第一蚀刻工艺之后，剩余的第二绝缘层也可以覆盖有源图案。因此，因为在第二蚀刻工艺中被掩模图案暴露的第二绝缘层在其整个表面中具有相同的厚度，所以即使在接触孔周围的区域中，也防止了有源图案被第二绝缘层暴露。因此，可以防止对有源图案的损坏。
根据本公开的上述及其他实施例，由于在第一蚀刻工艺中形成的第一孔被设计为与位于其上的半导体层间隔开，因此第一绝缘层的限定第一孔的侧壁具有例如(或在一些实施例中，优选地)70°或更小的锐角。因此，可以防止在将在后续工艺中形成在第二导电层上的第三绝缘层中形成接缝，使得可以提高显示装置的制造工艺的可靠性，并且因此也可以提高显示装置的质量。
附图说明
通过参考附图描述本公开的一些实施例的各方面，根据本公开的实施例的上述以及其他效果和特征将变得更加明显，附图中：
图1是根据一些实施例的显示装置的示意性平面图；
图2是根据一些实施例的显示装置的截面图；
图3是示出根据一些实施例的包括在显示装置中的布线的示意性布局图；
图4是根据一些实施例的显示装置中的一个像素的等效电路图；
图5是根据一些实施例的包括在显示装置中的晶体管的平面布局图；
图6是根据一些实施例的包括在图5的晶体管中的有源图案的平面图；
图7是图示根据一些实施例的沿图5的线I-I'截取的显示装置的示例的截面图；
图8是根据一些实施例的沿图5的线II-II'截取的显示装置的截面图；
图9是图示根据一些实施例的包括在图5的晶体管中的有源图案、第二源/漏电极、第二图案和第二接触孔的相对布置的平面布局图；
图10是根据一些实施例的沿图9的线III-III'截取的示意性截面图；
图11是根据一些实施例的沿图9中的线III-III'截取的显示装置的截面图；
图12至图31是图示根据一些实施例的制造显示装置的方法的各个工艺步骤的平面布局图和截面图；并且
图32是根据一些实施例的沿图5的线I-I'截取的显示装置的另一示例的截面图。
具体实施方式
通过参考实施例的详细描述和附图，可以更容易地理解本公开的一些实施例及其实现方法的各方面。在下文中，将参考附图更详细地描述一些实施例的各方面。然而，所描述的实施例可以以各种不同的形式来体现，并且不应被解释为仅限于本文中示出的实施例。相反，提供这些实施例作为示例，使得本公开将是全面和完整的，并且将向本领域技术人员充分传达本公开的方面。因此，可不描述对于本领域普通技术人员完全理解本公开的一些实施例的各方面来说不必要的工艺、元件和技术。
除非另有说明，否则在整个附图和书面描述中，相同的附图标记、字符或其组合表示相同的元件，并且因此，将不重复其描述。此外，可能未示出与一些实施例的描述无关的部分，以使描述清楚。
在附图中，为了清楚起见，可能夸大了元件、层和区域的相对尺寸。另外，在附图中交叉影线和/或阴影的使用通常被提供用以使邻近元件之间的边界清晰。因此，除非有指定，否则无论是交叉影线或阴影的存在还是不存在均不传达或者指示对特定材料、材料性质、尺寸、比例、示出元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或需求。
本文参考作为实施例和/或中间结构的示意图示的截面图描述各种实施例。因此，应预期到由于例如制造技术和/或公差而导致的图示的形状的变化。此外，本文公开的特定结构描述或功能描述仅是说明性的，用于描述根据本公开的构思的实施例。因此，本文公开的实施例不应该被解释为限于特定示出的区域的形状，而是包括由例如制造引起的形状偏差。
例如，被示出为矩形的注入区域通常将具有圆形或者弯曲特征和/或在其边缘具有注入浓度的梯度而不是从注入区域到非注入区域的二元变化。同样，通过注入形成的掩埋区域可导致在掩埋区域与通过其进行注入的表面之间的区域中的一些注入。因此，附图中示出的区域本质上是示意性的，并且它们的形状不旨在示出装置的区域的实际形状，并且也不旨在进行限制。另外，如本领域技术人员将认识到的，可以以各种不同方式修改所描述的实施例，而均不脱离根据本公开的实施例的精神或范围。
在详细描述中，出于说明的目的，阐述了许多具体细节以提供对各种实施例的全面理解。然而，明显的是，可以在没有这些具体细节的情况下或者利用一个或多个等同布置来实践各种实施例。在其他实例中，以框图形式示出了公知的结构和装置，以避免不必要地模糊各种实施例。
出于易于说明的目的，在本文中可以使用诸如“下面”、“下方”、“下”、“之下”、“上方”和“上”等的空间相对术语来描述如附图中所示的一个元件或特征相对于另一(些)元件或特征的关系。应当理解，空间相对术语旨在包含除附图中描绘的方位之外装置在使用中或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为在其他元件或特征“下方”或“下面”或“之下”的元件将随之被定向在其他元件或特征的“上方”。因此，示例术语“下方”和“之下”可以包含上方和下方两种方位。装置可以以其他方式定向(例如，旋转90度或以其他方位)，并且应当对本文使用的空间相对描述符进行相应的解释。类似地，当第一部件被描述为布置在第二部件“上”时，这表示第一部件布置在第二部件的上侧或下侧，而不限于基于重力方向在第二部件的上侧。
进一步，在本说明书中，短语“在平面上”或“平面图”是指从顶部观察目标部分，并且短语“在截面上”是指从侧面观察通过垂直切割目标部分而形成的截面。
将理解，当元件、层、区域或部件被称为“形成在”另一元件、层、区域或部件“上”、在另一元件、层、区域或部件“上”、“连接到”或“耦接到”另一元件、层、区域或部件时，它可以直接形成在另一元件、层、区域或部件上、直接在另一元件、层、区域或部件上、直接连接到或耦接到另一元件、层、区域或部件，或者间接形成在另一元件、层、区域或部件上、间接在另一元件、层、区域或部件上、间接连接到或耦接到另一元件、层、区域或部件，使得可以存在一个或多个居间元件、层、区域或部件。例如，当层、区域或部件被称为“电连接”或“电耦接”到另一层、区域或部件时，它可以直接电连接或耦接到另一层、区域或部件，或者可以存在居间层、区域或部件。然而，“直接连接/直接耦接”是指一个部件直接连接或耦接至另一部件而没有居间部件。同时，可以类似地解释诸如“在......之间”、“紧接在......之间”或“与......邻近”和“直接与......邻近”的、描述各部件之间的关系的其他表述。此外，还将理解，当元件或层被称为在两个元件或层“之间”时，它可以是这两个元件或层之间的唯一元件或层，或者也可以存在一个或多个居间元件或层。
为了本公开的目的，诸如“中的至少一个”的表述在位于一列元件之后时，修饰整列元件而不修饰该列中的个别元件。例如，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z、诸如XYZ、XYY、YZ和ZZ的X、Y和Z中的两个或更多个的任何组合或其任何变体。类似地，诸如“A和B中的至少一个”的表述可以包括A、B或者A和B。如本文中所用，术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。例如，诸如“A和/或B”的表述可以包括A、B或者A和B。
将理解，尽管术语“第一”、“第二”、“第三”等可以在本文用于描述各种元件、部件、区域、层和/或部分，但这些元件、部件、区域、层和/或部分不应受这些术语的限制。这些术语用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区分开。因此，可以将下面描述的第一元件、部件、区域、层或部分称为第二元件、部件、区域、层或部分，而不脱离本公开的精神和范围。
在示例中，x轴、y轴和/或z轴不限于直角坐标系的三个轴，并且可以在广义上解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。同样适用于第一、第二和/或第三方向。
本文使用的术语仅用于描述特定实施例的目的，而不是旨在限制本公开。如本文中使用的，单数形式“一”旨在也包括复数形式，除非上下文另有明确指示。将进一步理解，当在本说明书中使用时，术语“包括”、“具有”和“包含”指定所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合。
如本文所使用的，术语“基本上”、“大约”、“近似地”和类似术语被用作近似术语而不是程度术语，并且旨在说明本领域普通技术人员将认识到的测量值或计算值的固有偏差。考虑到所讨论的测量以及与特定量的测量值相关联的误差(即，测量系统的限制)，本文所用的“大约”或“近似”包括陈述的值，并且意味着在由本领域普通技术人员确定的该特定值的可接受的偏差范围内。例如，“大约”可能意味着在一个或多个标准偏差内，或者在陈述的值的±30％、±20％、±10％、±5％内。此外，当描述本公开的实施例时，“可以”的使用是指“本公开的一个或多个实施例”。
当一个或多个实施例可以不同地实现时，特定的工艺顺序可以以与所描述的顺序不同地被执行。例如，两个连续描述的工艺可以基本上同时执行或以与所描述的顺序相反的顺序执行。
而且，本文公开和/或叙述的任意数值范围旨在包括包含在所叙述的范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括所叙述的最小值1.0与所叙述的最大值10.0之间(包括两者)的所有子范围，即，具有等于或大于1.0的最小值和等于或小于10.0的最大值，诸如，例如，2.4至7.6。本文所叙述的任意最大数值限制旨在包括包含在内的所有更小数值限制，并且本说明书中所叙述的任意最小数值限制旨在包括包含在内的所有更大数值限制。因此，申请人保留修改本说明书(包括权利要求书)的权利，以明确记载包含在本文明确记载的范围内的任何子范围。所有这些范围都旨在固有地在本说明书中描述，使得修改以明确记载任何这样的子范围将符合中国专利法的要求。
根据本文描述的本公开实施例的电子或电气装置和/或任何其他相关装置或部件可以使用任何合适的硬件、固件(例如，专用集成电路)、软件、或者软件、固件和硬件的组合来实现。例如，这些装置的各种部件可以形成在一个集成电路(IC)芯片上或形成在单独的IC芯片上。此外，这些装置的各种部件可以在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上实现，或者形成在一个基板上。
此外，这些装置的各种部件可以是在一个或多个计算装置中一个或多个处理器上运行的、执行计算机程序指令并与其他系统部件交互以执行本文所述各功能的进程或线程。计算机程序指令被存储在可被实现在利用标准存储器装置的计算装置中的存储器(例如以随机存取存储器(RAM)为例)中。计算机程序指令还可以被存储在诸如例如CD-ROM、闪存驱动器等的其他非暂时性计算机可读介质中。此外，本领域技术人员应认识到各种计算装置的功能可以被结合或集成到单个计算装置中，或特定计算装置的功能可以分布在一个或多个其他计算装置上，而不脱离本公开的一些实施例的精神和范围。
除非另有限定，否则本文中使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常所理解的含义相同的含义。还将理解的是，除非在本文中明确如此限定，否则诸如在常用字典中限定的那些术语的术语应被解释为具有与其在相关领域和/或本说明书的上下文中的含义一致的含义，并且不应以理想化或过于正式的意义进行解释。
图1是根据一些实施例的显示装置的示意性平面图。
参考图1，显示装置1显示运动图像或静止图像。显示装置1可以指提供显示屏幕的任何电子装置。显示装置1的示例可以包括提供显示屏幕的电视、膝上型计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通讯终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机和摄像机等。
显示装置1包括提供显示屏幕的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。下面，将例示其中应用有机发光显示面板作为显示面板的实施例，但是根据本公开的实施例不限于此，并且在技术精神的相同范围内，可以应用其他显示面板。
在下文中，在描述显示装置1的实施例的附图中定义了第一方向DR1、第二方向DR2和第三方向DR3。第一方向DR1和第二方向DR2可以是在一个平面中彼此垂直的方向。第三方向DR3可以是与第一方向DR1和第二方向DR2所在的平面垂直的方向。第三方向DR3垂直于第一方向DR1和第二方向DR2中的每一个。在描述显示装置1的实施例中，第三方向DR3指示显示装置1的厚度方向(或显示方向)。
显示装置1可以具有包括长边和短边的矩形形状，使得在平面图中，第一方向DR1上的边长于第二方向DR2上的边。在平面图中，显示装置1的长边和短边相交的拐角部可以具有直角。然而，根据本发明的实施例不限于此，并且拐角部可以被倒圆以具有弯曲形状。显示装置1的形状不限于图示的形状，并且可以进行各种修改。例如，在平面图中，显示装置1可以具有诸如正方形形状、包含圆弧角(顶点)的四边形形状、其他多边形形状和圆形形状的其他形状。
显示装置1的显示表面可以布置在为厚度方向的第三方向DR3的一侧。在描述显示装置1的实施例中，除非另有说明，否则术语“向上”是指第三方向DR3的为显示方向的一侧，并且术语“顶表面”是指朝向第三方向DR3的这一侧的表面。此外，术语“向下”是指第三方向DR3的为与显示方向相反的方向的另一侧，并且术语“底表面”是指朝向第三方向DR3的另一侧的表面。此外，“左”、“右”、“上”和“下”表示从上方观察显示装置1时的方向。例如，“右侧”表示第一方向DR1的一侧，“左侧”表示第一方向DR1的另一侧，“上侧”表示第二方向DR2的一侧，并且“下侧”表示第二方向DR2的另一侧。
显示装置1可以包括显示区域DPA和非显示区域NDA。显示区域DPA是能够显示图像的区域，并且非显示区域NDA是不显示图像的区域。
显示区域DPA的形状可以遵循显示装置1的形状。例如，在平面图中，显示区域DPA可以具有与显示装置1的整体形状相似的矩形形状。显示区域DPA可以基本上占据显示装置1的中心。
显示区域DPA可以包括多个像素PX。多个像素PX可以布置成例如矩阵配置。在平面图中，每个像素PX的形状可以是矩形或正方形形状，但是根据本公开的实施例不限于此，并且像素PX可以布置成任何合适的配置。根据一些实施例，每个像素PX可以包括由无机颗粒制成的多个发光元件。
非显示区域NDA可以布置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。非显示区域NDA可以形成显示装置1的边框。
图2是根据一些实施例的显示装置的截面图。
作为示例，图2图示了其中光L不是在朝向发射层EML形成在其上的第一基板SUB的方向上发射而是在相反的方向(朝向第二基板21)上发射的顶发射型显示装置。然而，显示装置1不限于此。
参考图2，显示装置1可以包括发射层EML、覆盖发射层EML的封装层ENC、布置在封装层ENC上的波长控制层CW以及布置在波长控制层CW上的滤色器层CFL。根据一些实施例，显示装置1可以包括彼此面对的第一显示基板10和第二显示基板20。上面提及的发射层EML、封装层ENC、波长控制层CW和滤色器层CFL可以属于第一显示基板10和第二显示基板20中的任何一个。然而，根据本公开的实施例不限于此，并且在根据一些实施例的显示装置1中，可以省略第二显示基板20，并且发射层EML、封装层ENC、波长控制层CW和滤色器层CFL可以包括在一个显示基板中并顺序布置在第一基板SUB上。
例如，第一显示基板10可以包括第一基板SUB、布置在第一基板SUB的一个表面上的发射层EML以及位于发射层EML上的封装层ENC。此外，第二显示基板20可以包括第二基板21以及位于第二基板21的面对第一基板SUB的一个表面上的波长控制层CW和滤色器层CFL。波长控制层CW可以包括波长转换层WCL和透光层TPL。
填充层30可以位于封装层ENC与波长控制层CW之间。填充层30可以填充第一显示基板10与第二显示基板20之间的空间，同时将它们彼此结合。
第一显示基板10的第一基板SUB可以是绝缘基板。第一基板SUB可以包括透明材料。例如，第一基板SUB可以包括诸如玻璃或石英等的透明绝缘材料。第一基板SUB可以是刚性基板。然而，第一基板SUB不限于图示的基板。第一基板SUB可以包括诸如聚酰亚胺等的塑料，并且可以具有柔性性质，使得它可以被弯折、弯曲、折叠或卷曲。
多个像素电极PXE可以位于第一基板SUB的一个表面上。可以针对每个像素PX来布置每个像素电极PXE。相邻像素PX的像素电极PXE可以彼此分离。用于驱动像素PX的电路层CCL可以位于第一基板SUB上。电路层CCL可以提供在第一基板SUB与像素电极PXE之间。稍后将对电路层CCL进行进一步详细描述。
像素电极PXE可以是发光二极管的第一电极(例如，阳极电极)。像素电极PXE可以具有通过堆叠诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化铟(In2O3)的、具有高功函数的材料层以及诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pb)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其混合物的反射材料层形成的堆叠结构。具有高功函数的材料层可以位于反射材料层上方并且更靠近发射层EML布置。像素电极PXE可以具有ITO/Mg、ITO/MgF2、ITO/Ag或ITO/Ag/ITO的多层结构，但是根据本公开的实施例不限于此。
像素限定层PDL可以沿着像素PX的边界定位在第一基板SUB的一个表面上。像素限定层PDL可以位于像素电极PXE上，并且可以包括用于暴露像素电极PXE的开口。发射区域EMA和非发射区域NEM可以通过像素限定层PDL和像素限定层PDL的开口来区分。像素限定层PDL可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的有机绝缘材料。像素限定层PDL可以包括无机材料。
发射层EML位于被像素限定层PDL暴露的像素电极PXE上。在其中显示装置1是有机发光显示器的实施例中，发射层EML可以包括具有有机材料的有机层。有机层可以包括有机发光层，并且在一些情况下，可以进一步包括作为用于辅助发光的辅助层的空穴注入/传输层和/或电子注入/传输层。根据一些实施例，当显示装置1为LED显示器等时，发射层EML可以包括诸如无机半导体的无机材料。
在一些实施例中，发射层EML可以具有其中多个有机发光层在厚度方向上叠置并且电荷产生层位于有机发光层之间的串联结构。叠置的各个有机发光层可以发射相同波长的光，或者可以发射不同波长的光。每个像素PX的发射层EML的至少一部分可以与相邻像素PX的相同层分离。
根据一些实施例，从各个发射层EML发射的光的波长可以相同，而与颜色像素PX无关。例如，每个颜色像素PX的发射层EML可以发射蓝光或紫外线，并且波长控制层CW可以包括波长转换层WCL，从而显示每个像素PX的颜色。
根据一些实施例，对于每个颜色像素PX，从每个发射层EML发射的光的波长可以不同。例如，第一颜色像素PX的发射层EML可以发射第一颜色的光，第二颜色像素PX的发射层EML可以发射第二颜色的光，并且第三颜色像素PX的发射层EML可以发射第三颜色的光。
公共电极CME可以布置在发射层EML上。公共电极CME可以与发射层EML以及像素限定层PDL的顶表面接触。
公共电极CME可以跨像素PX连续。公共电极CME可以是跨所有像素PX遍及整个表面布置的全表面电极。公共电极CME可以是发光二极管的第二电极(例如，阴极电极)。
公共电极CME可以包括诸如Li、Ca、Al、Mg、Ag、Pt、Pd、Ni、Au、Nd、Ir、Cr、Ba或其化合物(例如LiF和BaF2)或混合物(例如，Ag和Mg的混合物)或者具有诸如LiF/Ca或LiF/Al的多层结构的材料的具有低功函数的材料层。公共电极CME可以进一步包括布置在具有低功函数的材料层上的透明金属氧化物层。
像素电极PXE、发射层EML和公共电极CME可以构成发光元件(例如，OLED)。从发射层EML发射的光可以通过公共电极CME向上发射。
封装层ENC可以布置在公共电极CME上。封装层ENC可以包括至少一个封装层。例如，封装层ENC可以包括第一无机膜ENC1、有机膜ENC2和第二无机膜ENC3。第一无机膜ENC1和第二无机膜ENC3中的每一个可以包括氮化硅、氧化硅或氮氧化硅等。有机膜ENC2可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的有机绝缘材料。
第二显示基板20可以布置在封装层ENC上以面对它。第二显示基板20的第二基板21可以包括透明材料。第二基板21可以包括诸如玻璃或石英等的透明绝缘材料。第二基板21可以是刚性基板。然而，第二基板21不限于图示的基板。第二基板21可以包括诸如聚酰亚胺等的塑料，并且可以具有柔性性质，使得它可以被弯折、弯曲、折叠或卷曲。
第二基板21可以是与第一基板SUB相同的基板，但是可以具有不同的材料、厚度和透射率等。例如，第二基板21可以具有比第一基板SUB的透射率高的透射率。第二基板21可以比第一基板SUB厚或薄。
遮光构件BM可以沿着像素PX的边界布置在第二基板21的面对第一基板SUB的一个表面上。遮光构件BM可以与第一显示基板10的像素限定层PDL重叠并且可以位于非发射区域NEM中。遮光构件BM可以包括开口以暴露第二基板21的与发射区域EMA重叠的表面。在平面图中，遮光构件BM可以被形成为网格形状。
遮光构件BM可以包括有机材料。遮光构件BM可以通过吸收外部光来减少由于外部光反射而导致的颜色失真。此外，遮光构件BM可以用于防止从发射层EML发射的光进入邻近的像素PX。
根据一些实施例，遮光构件BM可以吸收所有可见波长。遮光构件BM可以包括光吸收材料。例如，遮光构件BM可以由用作显示装置1的黑矩阵的材料形成。
滤色器层CFL可以布置在第二基板21的其上布置有遮光构件BM的表面上。可以在第二基板21的通过遮光构件BM的开口暴露的表面上提供滤色器层CFL。此外，每个滤色器层CFL可以部分地布置在邻近的遮光构件BM上。
滤色器层CFL可以包括布置在第一颜色像素PX中的第一滤色器层CFL1、布置在第二颜色像素PX中的第二滤色器层CFL2和布置在第三颜色像素PX中的第三滤色器层CFL3。滤色器层CFL中的每一个可以包括吸收除了对应的颜色波长之外的波长的光的诸如染料或颜料的着色剂。第一滤色器层CFL1可以是红色滤色器层R，第二滤色器层CFL2可以是绿色滤色器层G，并且第三滤色器层CFL3可以是蓝色滤色器层B。在附图中，相邻的滤色器层CFL被布置为在遮光构件BM上彼此间隔开，但是相邻的滤色器层CFL可以在遮光构件BM上彼此部分地重叠。
第一封盖层22可以布置在滤色器层CFL上。第一封盖层22可以防止诸如湿气或空气的杂质从外部渗透并损坏或污染滤色器层CFL。此外，第一封盖层22可以防止或减少滤色器层CFL的着色剂扩散到其他构件中的情况。
第一封盖层22可以与滤色器层CFL的一个表面(图2中的底表面)直接接触。第一封盖层22可以由无机材料制成。例如，第一封盖层22可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡或氮氧化硅等。
分隔壁PTL可以布置在第一封盖层22上。分隔壁PTL可以布置在非发射区域NEM中。分隔壁PTL可以被布置为与遮光构件BM重叠。分隔壁PTL可以包括暴露滤色器层CFL的开口。分隔壁PTL可以包括光敏有机材料，但是根据本公开的实施例不限于此。分隔壁PTL可以进一步包括遮光材料。
波长控制层CW可以布置在被分隔壁PTL的开口暴露的空间中。可以通过使用分隔壁PTL作为堤的喷墨工艺形成波长控制层CW，但是根据本公开的实施例不限于此。
在其中每个像素PX的发射层EML发射第三颜色的光的实施例中，波长转换层WCL可以包括布置在第一颜色像素PX中的第一波长转换图案WCL1和布置在第二颜色像素PX中的第二波长转换图案WCL2。透光层TPL可以布置在第三颜色像素PX中。
第一波长转换图案WCL1可以包括第一基础树脂BRS1以及提供在第一基础树脂BRS1中的第一波长转换材料WCP1。第二波长转换图案WCL2可以包括第二基础树脂BRS2以及提供在第二基础树脂BRS2中的第二波长转换材料WCP2。透光层TPL可以包括第三基础树脂BRS3以及提供在第三基础树脂BRS3中的散射体SCP。
第一至第三基础树脂BRS1、BRS2和BRS3可以包括透光有机材料。例如，第一至第三基础树脂BRS1、BRS2和BRS3可以包括环氧树脂、丙烯酸树脂、cardo树脂或酰亚胺树脂等。第一至第三基础树脂BRS1、BRS2和BRS3可以由相同的材料形成，但是本公开不限于此。
散射体SCP可以是金属氧化物颗粒或有机颗粒。金属氧化物的示例可以包括氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)和氧化锡(SnO2)等。有机颗粒的材料的示例可以包括丙烯酸树脂和聚氨酯树脂等。
第一波长转换材料WCP1可以将第三颜色转换为第一颜色，并且第二波长转换材料WCP2可以将第三颜色转换为第二颜色。第一波长转换材料WCP1和第二波长转换材料WCP2可以为量子点、量子棒或磷光体等。量子点的示例可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族化合物纳米晶体及其组合。第一波长转换图案WCL1和第二波长转换图案WCL2可以进一步包括用于提高波长转换效率的散射体SCP。
布置在第三颜色像素PX中的透光层TPL透射从发射层EML发射的第三颜色的光，同时保持光的波长。透光层TPL的散射体SCP可以用于控制通过透光层TPL发射的光的发射路径。透光层TPL可以不包括波长转换材料。
第二封盖层23布置在波长转换层WCL和透光层TPL上。第二封盖层23可以由无机材料形成。第二封盖层23可以包括选自第一封盖层22的上述材料的材料。第一封盖层22和第二封盖层23可以由相同的材料形成，但是根据本公开的实施例不限于此。
填充层30可以布置在第一显示基板10与第二显示基板20之间。填充层30可以填充第一显示基板10与第二显示基板20之间的空间，并且可以用于将它们彼此结合。填充层30可以布置在第一显示基板10的封装层ENC与第二显示基板20的第二封盖层23之间。填充层30可以由Si类有机材料或环氧类有机材料等形成，但是不限于此。
图3是示出根据一些实施例的包括在显示装置中的布线的示意性布局图。
参考图3，可以在第一显示基板10的第一基板SUB上布置多条布线。多条布线可以包括在上述第一显示基板10的电路层CCL中。多条布线可以包括第一扫描线SL1、第二扫描线SL2、数据线DTL、参考电压线VIL、第一电压线VL1和第二电压线VL2等。根据一些实施例，可以在显示装置1中进一步提供其他布线。
同时，如本文中使用的术语“连接”不仅可以表示一个构件通过物理接触连接到另一构件，而且可以表示一个构件通过又一构件连接到另一构件。这也可以理解为作为一体元件的一个部分和另一部分经由另一元件连接成整合元件。此外，如果一个元件连接到另一元件，则这可以被解释为除了物理接触的直接连接之外还包括经由另一元件的电连接的含义。
第一扫描线SL1和第二扫描线SL2可以在第一方向DR1上延伸。第一扫描线SL1和第二扫描线SL2可以连接到扫描驱动器SDR。扫描驱动器SDR可以包括由电路层CCL形成的驱动电路。扫描驱动器SDR可以布置在非显示区域NDA中。根据一些实施例，扫描驱动器SDR可以布置在与显示装置1的第一短边(图1中的左边)邻近设置的非显示区域NDA中，但是根据本公开的实施例不限于此。替代地，扫描驱动器SDR可以布置在与显示装置1的第二短边(图1中的右边)邻近设置的非显示区域NDA中。扫描驱动器SDR可以连接到信号连接线CWL，并且信号连接线CWL的至少一端在非显示区域NDA中形成布线焊盘WPD_SL(在下文中，称为“信号连接焊盘”)以连接到外部装置。
数据线DTL和参考电压线VIL可以在与第一方向DR1交叉的第二方向DR2上延伸。除了在第二方向DR2上延伸的部分之外，参考电压线VIL可以进一步包括在第一方向DR1上从其分支的部分。
第一电压线VL1和第二电压线VL2可以在第二方向DR2上延伸。第一电压线VL1和第二电压线VL2可以进一步包括在第一方向DR1上延伸的部分。第一电压线VL1和第二电压线VL2可以具有网状结构，但是不限于此。
布线焊盘WPD可以定位在数据线DTL、参考电压线VIL、第一电压线VL1和第二电压线VL2中的每一个的至少一端。布线焊盘WPD可以定位在非显示区域NDA中包括的焊盘区域PDA中。焊盘区域PDA可以定位在与显示装置1的第一长边(图1中的上边)邻近的非显示区域NDA中以及与显示装置1的第二长边(图1中的下边)邻近的非显示区域NDA中。
根据一些实施例，数据线DTL的布线焊盘WPD_DT(在下文中，称为“数据焊盘”)可以定位在下侧的焊盘区域PDA中，并且参考电压线VIL的布线焊盘WPD_VIL(在下文中，称为“参考电压焊盘”)、第一电压线VL1的布线焊盘WPD_VL1(在下文中，称为“第一电源焊盘”)和第二电压线VL2的布线焊盘WPD_VL2(在下文中，称为“第二电源焊盘”)可以定位在上侧的焊盘区域PDA中。作为另一示例，数据焊盘WPD_DT、参考电压焊盘WPD_VIL、第一电源焊盘WPD_VL1和第二电源焊盘WPD_VL2可以都定位在同一区域中，例如，定位在上侧的焊盘区域PDA中。外部装置可以安装在布线焊盘WPD上。可以通过应用各向异性导电膜或超声波焊接等将外部装置安装在布线焊盘WPD上。
第一基板SUB上的每个像素PX包括像素驱动电路。上述布线可以穿过每个像素PX或其外围以将驱动信号施加到每个像素驱动电路。像素驱动电路可以包括晶体管和电容器。每个像素驱动电路的晶体管和电容器的数量可以进行各种修改。在下文中，将结合作为示例的包括三个晶体管和一个电容器的3T1C结构来描述像素驱动电路。然而，本公开不限于此，并且可以采用诸如2T1C结构、7T1C结构和6T1C结构的其他修改的像素PX结构。
图4是根据一些实施例的显示装置的一个像素的等效电路图。
参考图4，根据一些实施例的显示装置1中的每个像素PX可以包括发光元件EL、多个晶体管T1、T2和T3以及一个存储电容器CST。多个晶体管T1、T2和T3可以包括第一晶体管T1、第二晶体管T2和第三晶体管T3。
发光元件EL根据通过第一晶体管T1供应的电流发光。发光元件EL可以被实现为OLED、微型发光二极管或纳米发光二极管等。发光元件EL包括第一电极、第二电极以及位于它们之间的至少一个发光元件。发光元件可以通过从第一电极和第二电极传输的电信号来发射特定波长带的光。
发光元件EL的一端可以连接到第一晶体管T1的源电极，并且其另一端可以连接到被供应比第一电压线VL1的高电位电压(在下文中，第一电源电压)低的低电位电压(在下文中，第二电源电压)的第二电压线VL2。
第一晶体管T1根据栅电极与源电极之间的电压差调整从被供应第一电源电压的第一电压线VL1流到发光元件EL的电流。例如，第一晶体管T1可以是用于驱动发光元件EL的驱动晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的第二源/漏电极，第一晶体管T1的源电极可以连接到发光元件EL的第一电极，并且第一晶体管T1的漏电极可以连接到被施加第一电源电压的第一电压线VL1。
第二晶体管T2被第一扫描线SL1的第一扫描信号导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接到第一扫描线SL1，第二晶体管T2的第二源/漏电极可以连接到第一晶体管T1的栅电极，并且第二晶体管T2的第一源/漏电极可以连接到数据线DTL。
第三晶体管T3被第二扫描线SL2的第二扫描信号导通，以将参考电压线VIL连接到第一晶体管T1的源电极。第三晶体管T3的栅电极可以连接到第二扫描线SL2，第三晶体管T3的第一源/漏电极可以连接到参考电压线VIL，并且第三晶体管T3的第二源/漏电极可以连接到第一晶体管T1的源电极。
根据一些实施例，第二晶体管T2和第三晶体管T3中的每一个的第一源/漏电极和第二源/漏电极可以分别是源电极和漏电极。然而，本公开不限于此，并且其第一源/漏电极和第二源/漏电极可以分别是漏电极和源电极。
电容器CST形成在第一晶体管T1的栅电极与第一晶体管T1的源电极之间。电容器CST存储第一晶体管T1的栅电压与源电压之间的电压差。
第一至第三晶体管T1、T2和T3中的每一个可以被形成为薄膜晶体管。尽管图4主要描述了第一至第三晶体管T1、T2和T3被形成为N型金属氧化物半导体场效应晶体管(MOSFET)的情况，但是根据本公开的实施例不限于此。即，第一至第三晶体管T1、T2和T3可以被形成为P型MOSFET，或者第一至第三晶体管T1、T2和T3中的至少一个可以被形成为N型MOSFET并且第一至第三晶体管T1、T2和T3中的其余晶体管可以被形成为P型MOSFET。
图5是根据一些实施例的包括在显示装置中的晶体管的平面布局图。图6是包括在图5的晶体管中的有源图案的平面图。图7是图示沿图5的线I-I'截取的显示装置的示例的截面图。图8是沿图5的线II-II'截取的显示装置的截面图。
将针对第一晶体管T1提供关于包括在稍后将描述的电路层CCL中的晶体管的描述。然而，不限于此，下面的描述也可以适用于第二晶体管T2和第三晶体管T3。
参考图5至图8，电路层CCL包括布置在第一基板SUB上的半导体层120、多个导电层和多个绝缘层。例如，包括在显示装置1中的电路层CCL可以包括布置在第一基板SUB上的第一导电层110、布置在第一导电层110上的第一绝缘层161、布置在第一绝缘层161上的半导体层120、布置在半导体层120上的第二绝缘层162、布置在第二绝缘层162上的第二导电层130、布置在第二导电层130上的第三绝缘层163、布置在第三绝缘层163上的通孔层164和布置在通孔层164上的像素电极PXE。显示装置1可以进一步包括布置在像素电极PXE上的像素限定层PDL。
第一基板SUB可以支撑布置在其上的各个层。第一基板SUB可以是绝缘基板。例如，第一基板SUB可以由诸如聚合物树脂或玻璃的材料制成。
在下文中，将参考图5和图6描述布置在第一基板SUB上的第一导电层110、半导体层120和第二导电层130在平面图中的相对布置。
第一导电层110可以包括第一图案111、第二图案112和第一电容器图案113。
第一图案111可以与有源图案ACT的一部分重叠。第一图案111可以通过第一接触孔CNT1电连接到第二导电层130的第一源/漏电极131。第一图案111可以连接到第一源/漏电极131以抑制第一晶体管T1的电压波动。
第二图案112可以被布置为与第一图案111间隔开。第二图案112可以在第一方向DR1上布置在第一图案111的一侧。在平面图中，第二图案112可以具有在第二方向DR2上延伸的形状。第二图案112可以与有源图案ACT的不与第一图案111重叠的一部分重叠。
第二图案112可以通过第二接触孔CNT2电连接到第二导电层130的第二源/漏电极132。可以将电信号施加到第二图案112。施加到第二图案112的电信号可以通过第二接触孔CNT2传输到第二源/漏电极132。当图5图示第一晶体管T1时，第二图案112可以是第一电压线VL1。
第一电容器图案113可以被布置为与第一图案111和第二图案112间隔开。例如，第一电容器图案113可以在第一方向DR1上与第一图案111和第二图案112间隔开，其中第二图案112位于第一电容器图案113与第一图案111之间。
第一电容器图案113可以与第二电容器图案121重叠。第一电容器图案113与稍后将描述的半导体层120的第二电容器图案121可以一起构成存储电容器CST。即，第一电容器图案113可以是电容器第一电极(或下电极)。
半导体层120可以包括有源图案ACT和第二电容器图案121。半导体层120可以由多晶硅、单晶硅或非晶硅等制成。
有源图案ACT可以包括第一区域ACT_a、第二区域ACT_b和第三区域ACT_c。第一区域ACT_a可以位于有源图案ACT的左侧，第二区域ACT_b可以位于有源图案ACT的右侧，并且第三区域ACT_c可以位于第一区域ACT_a与第二区域ACT_b之间。有源图案ACT可以包括穿过有源图案ACT形成的第一有源孔H1和第二有源孔H2。
第一区域ACT_a可以是有源图案ACT中的与第二导电层130的第一源/漏电极131接触的区域。第一区域ACT_a可以与第一源/漏电极131的一部分重叠。此外，第一区域ACT_a可以与第一导电层110的第一图案111的一部分重叠。
第一区域ACT_a的平面形状可以由与有源图案ACT重叠的第一源/漏电极131的平面形状限定。在一些实施例中，第一区域ACT_a的平面形状可以是矩形。例如，第一区域ACT_a的平面形状可以是具有在第一方向DR1上延伸的短边和在第二方向DR2上延伸的长边的矩形，但是不限于此。
第二区域ACT_b可以是有源图案ACT中的与第二导电层130的第二源/漏电极132接触的区域。第二区域ACT_b可以与第二源/漏电极132的一部分重叠。此外，第二区域ACT_b可以与第一导电层110的第二图案112的一部分重叠。
第二区域ACT_b可以面对第一区域ACT_a。第二区域ACT_b的平面形状可以由与有源图案ACT重叠的第二源/漏电极132的平面形状限定。在一些实施例中，第二区域ACT_b的平面形状可以是矩形。举例来说，第二区域ACT_b的平面形状可以是具有在第一方向DR1上延伸的短边和在第二方向DR2上延伸的长边的矩形，但是不限于此。
第一区域ACT_a和第二区域ACT_b可以包括多个载流子离子，并且相比于第三区域ACT_c可以具有更高的导电性和更低的电阻。
第三区域ACT_c可以包括第一子区域ACT_c1、第二子区域ACT_c2和第三子区域ACT_c3。
第一子区域ACT_c1可以位于有源图案ACT的中央区域。第一子区域ACT_c1可以位于第一有源孔H1与第二有源孔H2之间。此外，第一子区域ACT_c1可以位于第二子区域ACT_c2与第三子区域ACT_c3之间。
第一子区域ACT_c1可以与第二导电层130的栅电极133的一部分重叠。此外，第一子区域ACT_c1可以与第一导电层110的第一图案111的一部分重叠。
第二子区域ACT_c2可以位于第一区域ACT_a与第一子区域ACT_c1之间。第二子区域ACT_c2可以与有源图案ACT的左边缘邻近布置，并且可以将第一区域ACT_a的上端和下端连接到第一子区域ACT_c1。因此，第二子区域ACT_c2可以位于第一有源孔H1上和下方。
第三子区域ACT_c3可以位于第二区域ACT_b与第一子区域ACT_c1之间。第三子区域ACT_c3可以与有源图案ACT的右边缘邻近布置，并且可以将第二区域ACT_b的上端和下端连接到第一子区域ACT_c1。因此，第二子区域ACT_c2可以位于第二有源孔H2上和下方。
第一有源孔H1可以提供在第一区域ACT_a与第三区域ACT_c之间。第一有源孔H1可以布置在第一区域ACT_a的右侧并且可以与第一区域ACT_a的右侧对齐。因此，部分围绕第一区域ACT_a的第一有源孔H1可以与第二导电层130的第一源/漏电极131的右侧对齐。
第二有源孔H2可以提供在第二区域ACT_b与第三区域ACT_c之间。第二有源孔H2可以布置在第二区域ACT_b的左侧并且可以与第二区域ACT_b的左侧对齐。因此，部分围绕第二区域ACT_b的第二有源孔H2可以与第二导电层130的第二源/漏电极132的左侧对齐。
第二电容器图案121可以被布置为与有源图案ACT间隔开。第二电容器图案121可以布置在有源图案ACT的右侧。第二电容器图案121可以由导电多晶硅、单晶硅或非晶硅形成。
第二电容器图案121可以与第一电容器图案113重叠。第二电容器图案121和第一电容器图案113可以一起构成存储电容器CST。即，第二电容器图案121可以是电容器第二电极(或上电极)。在一些实施例中，第二电容器图案121在平面图中可以不与第二图案112重叠。
第二导电层130可以包括第一源/漏电极131、第二源/漏电极132和栅电极133。
第一源/漏电极131可以与第一图案111重叠。第一源/漏电极131可以通过第一接触孔CNT1连接到第一图案111。
第一源/漏电极131可以与有源图案ACT部分地重叠。例如，第一源/漏电极131可以与有源图案ACT的第一区域ACT_a重叠。如上所述，第一源/漏电极131可以与有源图案ACT的第一区域ACT_a接触，并且第一源/漏电极131可以将第一图案111和有源图案ACT的第一区域ACT_a电连接。
在平面图中，第一源/漏电极131可以布置于包括在有源图案ACT中的第一有源孔H1的左侧。在平面图中，第一源/漏电极131和第一有源孔H1的相互相对的一侧可以彼此接触。因此，第一源/漏电极131的右侧和第一有源孔H1的左侧可以彼此对齐。
第二源/漏电极132可以被布置为与第一源/漏电极131间隔开。第二源/漏电极132可以与第二图案112重叠。第二源/漏电极132可以通过第二接触孔CNT2连接到第二图案112。
第二源/漏电极132可以与有源图案ACT部分地重叠。例如，第二源/漏电极132可以与有源图案ACT的第二区域ACT_b重叠。如上所述，第二源/漏电极132可以与有源图案ACT的第二区域ACT_b接触，并且第二源/漏电极132可以将第二图案112和有源图案ACT的第二区域ACT_b电连接。
当图5图示第一晶体管T1时，第一源/漏电极131可以是第一晶体管T1的第一电极(或源电极)，并且第二源/漏电极132可以是第一晶体管T1的第二电极(或漏电极)。然而，不限于此，相反的配置也是可能的。即，第一源/漏电极131可以是第一晶体管T1的第二电极(或漏电极)，并且第二源/漏电极132可以是第一晶体管T1的第一电极(或源电极)。
在平面图中，第二源/漏电极132可以布置于包括在有源图案ACT中的第二有源孔H2的右侧。在平面图中，第二源/漏电极132和第二有源孔H2的相互相对的一侧可以彼此接触。因此，第二源/漏电极132的左侧和第二有源孔H2的右侧可以彼此对齐。
栅电极133可以被布置为与第一源/漏电极131和第二源/漏电极132间隔开。栅电极133可以位于第一源/漏电极131与第二源/漏电极132之间。
栅电极133可以与有源图案ACT部分地重叠。例如，栅电极133可以与有源图案ACT的第三区域ACT_c的第一子区域ACT_c1重叠。在平面图中，栅电极133可以位于第一有源孔H1与第二有源孔H2之间。可以将用于驱动晶体管的栅信号施加到栅电极133。在一些实施例中，栅电极133可以具有在第二方向DR2上延伸的形状。当图5图示第一晶体管T1时，栅电极133可以是第一晶体管T1的栅电极。
在下文中，将参考图5至图8描述显示装置1的电路层CCL的截面结构。在图7和图8中，以上述第一显示基板10的电路层CCL为重点，仅图示了高达像素限定层PDL的堆叠结构。
第一导电层110可以布置在第一基板SUB上。第一导电层110可以包括诸如钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)的材料，但是不限于此。
第一图案111可以在第一区域ACT_a以及第三区域ACT_c的一部分下方而与它们重叠。详细地说，第一图案111可以与有源图案ACT的第一区域ACT_a以及第三区域ACT_c的第一子区域ACT_c1和第二子区域ACT_c2重叠。第一图案111可以被布置为从其下方覆盖有源图案ACT的一部分以保护有源图案ACT免受外部光的影响。例如，第一图案111可以防止光电流由于外部光照射到有源图案ACT的第三区域ACT_c而在有源图案ACT的第三区域ACT_c中流动。第一图案111可以是遮光图案。
第一图案111可以与有源图案ACT的第一有源孔H1重叠。第一图案111可以不与有源图案ACT的第二有源孔H2重叠，但是不限于此。例如，第一图案111可以与有源图案ACT的第二有源孔H2的一部分重叠。
第一图案111可以与第一源/漏电极131和栅电极133重叠。第一图案111可以通过穿过第一绝缘层161和第二绝缘层162形成的第一接触孔CNT1连接到第一源/漏电极131。
第二图案112可以在第一基板SUB上与第一图案111间隔开。第二图案112可以在有源图案ACT的第二区域ACT_b以及第三区域ACT_c的一部分下方与它们重叠。例如，第二图案112可以与有源图案ACT的第二区域ACT_b和第三区域ACT_c的第三子区域ACT_c3重叠。
第二图案112可以与第二源/漏电极132重叠。第二图案112可以通过穿过第一绝缘层161和第二绝缘层162形成的第二接触孔CNT2连接到第二源/漏电极132。
第一电容器图案113可以在第一基板SUB上与第一图案111和第二图案112间隔开。第一电容器图案113可以在第二电容器图案121下方与其重叠。第一绝缘层161可以介于第一电容器图案113与第二电容器图案121之间。
第一绝缘层161可以布置在第一导电层110上。第一绝缘层161可以被布置为完全覆盖第一导电层110位于其上的第一基板SUB。根据一些实施例，第一绝缘层161可以是缓冲层。
第一绝缘层161可以包括构成将第一图案111和第一源/漏电极131互连的第一接触孔CNT1以及将第二图案112和第二源/漏电极132互连的第二接触孔CNT2的孔。
第一绝缘层161可以被形成为包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆或氧化钛等的单层或多层。
半导体层120可以布置在第一绝缘层161上。有源图案ACT可以与第一图案111和第二图案112部分地重叠。有源图案ACT的左端和中央部分可以与第一图案111重叠，而有源图案ACT的右端可以与第二图案112重叠。例如，有源图案ACT的第一区域ACT_a以及第一子区域ACT_c1和第二子区域ACT_c2可以与第一图案111重叠，并且有源图案ACT的第二区域ACT_b和第三子区域ACT_c3可以与第二图案112重叠。
包括在有源图案ACT中的第一有源孔H1和第二有源孔H2可以穿过有源图案ACT形成。第一有源孔H1和第二有源孔H2中的每一个可以由有源图案ACT的侧壁限定。详细地说，第一有源孔H1可以由有源图案ACT的第一区域ACT_a以及第一子区域ACT_c1和第二子区域ACT_c2的侧壁限定，并且第二有源孔H2可以由有源图案ACT的第二区域ACT_b以及第一子区域ACT_c1和第三子区域ACT_c3的侧壁限定。第一有源孔H1和第二有源孔H2中的每一个可以暴露第一绝缘层161。
第二电容器图案121可以在第一绝缘层161上与有源图案ACT间隔开。第二电容器图案121可以在第一电容器图案113上与第一电容器图案113重叠。
第二绝缘层162可以布置在半导体层120上。第二绝缘层162可以在其上形成有半导体层120的第一绝缘层161上被形成为图案。第二绝缘层162可以介于第二导电层130与第一绝缘层161之间以及介于第二导电层130与有源图案ACT的一部分之间。例如，第二绝缘层162可以介于第一绝缘层161与第一源/漏电极131之间、第一绝缘层161与第二源/漏电极132之间以及有源图案ACT的第一子区域ACT_c1与栅电极133之间。根据一些实施例，第二绝缘层162可以是栅绝缘膜。
第二绝缘层162可以既不与有源图案ACT的第一区域ACT_a也不与有源图案ACT的第二区域ACT_b重叠。此外，第二绝缘层162可以不与第二电容器图案121重叠。
第二绝缘层162可以形成将第一图案111和第一源/漏电极131互连的第一接触孔CNT1以及将第二图案112和第二源/漏电极132互连的第二接触孔CNT2。稍后将提供对第一接触孔CNT1和第二接触孔CNT2的进一步详细描述。
第二导电层130可以布置在第二绝缘层162上。第二导电层130可以包括形成堆叠结构的基底层130a、主金属层130b和封盖层130c。基底层130a、主金属层130b和封盖层130c都可以包括导电材料。基底层130a、主金属层130b和封盖层130c可以通过单个掩模工艺被图案化。
根据一些实施例，第二导电层130的上述构成层的侧壁可以彼此对齐。在一些实施例中，在第二导电层130的构成层当中，位于上侧的层的侧壁与位于下侧的层的侧壁相比可以不向外突出。即，第二导电层130可以不包括其中上层突出的尖端结构。根据一些实施例，位于第二导电层130的下部中的层的侧壁可以与位于第二导电层130的上部中的层的侧壁对齐，或者可以进一步向外突出。在第二导电层130的在厚度方向上重叠的各个构成层之间可以不插入绝缘层。
基底层130a可以提高主金属层130b的成膜性能(例如，其粘合强度)，或者可以用于防止来自其下方的第二绝缘层162的反应材料到达主金属层130b。基底层130a可以包括诸如钛(Ti)、钽(Ta)、钙(Ca)、铬(Cr)、镁(Mg)或镍(Ni)的材料，但是不限于此。
主金属层130b可以布置在基底层130a上。主金属层130b主要传输信号并且可以由低电阻材料形成。主金属层130b可以具有比基底层130a和封盖层130c的厚度大的厚度，并且可以由具有较低电阻的材料制成。主金属层130b可以包括诸如铜(Cu)、钼(Mo)、铝(Al)和银(Ag)等的材料，但是本公开不限于此。
封盖层130c可以布置在主金属层130b上，以从主金属层130b上方覆盖主金属层130b，从而保护它。封盖层130c可以用于保护主金属层130b免受布置在第二导电层130上的层或在显示装置1的制造过程中使用的蚀刻剂或其他化学材料的影响。封盖层130c可以与主金属层130b直接接触。
第一源/漏电极131可以与第一图案111重叠。第一源/漏电极131可以通过第一接触孔CNT1连接到第一图案111，第一接触孔CNT1由穿过第一绝缘层161形成并且由第二绝缘层162和有源图案ACT的一个侧壁限定的孔组成。即，第一源/漏电极131可以与第一图案111的被第一接触孔CNT1暴露的顶表面直接接触。
第一源/漏电极131可以与有源图案ACT的第一区域ACT_a重叠。第一源/漏电极131可以连接到有源图案ACT的被第二绝缘层162暴露的第一区域ACT_a。即，第一源/漏电极131可以与有源图案ACT的第一区域ACT_a的被第二绝缘层162暴露的顶表面直接接触。
布置在有源图案ACT的第一区域ACT_a上的第一源/漏电极131的一个侧壁可以与有源图案ACT的第一区域ACT_a的一个侧壁对齐。有源图案ACT的第一区域ACT_a的与第一源/漏电极131的一个侧壁对齐的一个侧壁可以是有源图案ACT的限定第一有源孔H1的侧壁的一部分。
第二源/漏电极132可以与第二图案112重叠。第二源/漏电极132可以通过第二接触孔CNT2连接到第二图案112，第二接触孔CNT2由穿过第一绝缘层161形成并且由第二绝缘层162和有源图案ACT的另一侧壁限定的孔组成。即，第二源/漏电极132可以与第二图案112的被第二接触孔CNT2暴露的顶表面直接接触。
第二源/漏电极132可以与有源图案ACT的第二区域ACT_b重叠。第二源/漏电极132可以连接到有源图案ACT的被第二绝缘层162暴露的第二区域ACT_b。即，第二源/漏电极132可以与有源图案ACT的第二区域ACT_b的被第二绝缘层162暴露的顶表面直接接触。
布置在有源图案ACT的第二区域ACT_b上的第二源/漏电极132的一个侧壁可以与有源图案ACT的第二区域ACT_b的一个侧壁对齐。有源图案ACT的第二区域ACT_b的与第二源/漏电极132的一个侧壁对齐的一个侧壁可以是有源图案ACT的限定第二有源孔H2的一部分。
栅电极133可以与有源图案ACT的第一子区域ACT_c1重叠。第二绝缘层162可以介于栅电极133与有源图案ACT的第一子区域ACT_c1之间。
第三绝缘层163可以布置在第二导电层130上。第三绝缘层163可以是用于覆盖并保护第二导电层130的钝化层。第三绝缘层163可以布置在第一基板SUB的显示区域的整个表面上。第三绝缘层163可以包括构成将像素电极PXE和第一源/漏电极131彼此连接的第三接触孔CNT3的孔。第三绝缘层163可以包括诸如氧化硅、氮化硅或氮氧化硅的无机绝缘材料。
通孔层164可以布置在第三绝缘层163上。通孔层164可以布置在第三绝缘层163上以完全覆盖第三绝缘层163的顶表面。
通孔层164可以包括选自由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯树脂、聚苯硫醚树脂和苯并环丁烯(BCB)组成的组中的有机绝缘材料。通孔层164可以进一步包括光敏材料，但是本公开不限于此。根据一些实施例，通孔层164可以包括聚酰亚胺。
通孔层164可以包括台阶部分。通孔层164可以包括具有不同高度的区域的阶梯结构。通孔层164可以包括具有第一高度的第一部分164_1以及具有比第一高度低的第二高度的第二部分164_2。通孔层164的高度可以从诸如第一基板SUB的一个表面的参考表面测量。通孔层164可以在每个区域(部分)中具有基本上平坦的表面，而与布置在其下方的图案的存在或不存在或者图案的形状无关。通孔层164可以在各区域(部分)之间的边界处具有阶梯结构。
通孔层164的第一部分164_1可以与位于其上的像素电极PXE重叠。通孔层164的第二部分164_2可以不与像素电极PXE重叠。通孔层164的第二部分164_2可以沿着像素电极PXE的外围布置，并且可以在显示区域中形成网格状的坑。
像素电极PXE可以设置在通孔层164上。像素电极PXE可以是阳极电极。像素电极PXE可以通过穿过通孔层164和第三绝缘层163形成的第三接触孔CNT3电连接到第一源/漏电极131。
例如，像素电极PXE可以具有通过堆叠诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化铟(In2O3)的、具有高功函数的材料层以及诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pb)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir))、铬(Cr)、锂(Li)、钙(Ca)或其混合物的反射材料层形成的堆叠结构。
像素限定层PDL可以布置在像素电极PXE上。像素限定层PDL被布置为与像素电极PXE的边缘部分重叠。像素限定层PDL也可以布置在第三接触孔CNT3上以与其重叠。像素限定层PDL可以完全填充第三接触孔CNT3的内部。像素限定层PDL也布置在像素电极PXE未形成在的通孔层164上。像素限定层PDL可以填充由通孔层164的第二部分164_2在像素电极PXE周围形成的台阶部分(坑)，从而补偿高度差。根据一些实施例，与通孔层164的第一部分164_1重叠的像素限定层PDL的高度和与通孔层164的第二部分164_2重叠的像素限定层PDL的高度可以相同，但是本公开不限于此。
图9是图示包括在图5的晶体管中的有源图案、第二源/漏电极、第二图案和第二接触孔的相对布置的平面布局图。图10是沿图9的线III-III′截取的示意性截面图。图11是沿图9中的线III-III'截取的显示装置的截面图。
在下文中，将参考图9至图11详细描述构成连接第二导电层130和第一导电层110的接触孔的孔的形状和相对布置。同时，图9至图11图示了第二图案112、第二源/漏电极132以及将第二图案112和第二源/漏电极132互连的第二接触孔CNT2。因为第二接触孔CNT2的结构与第一接触孔CNT1的结构基本上相同，所以将省略对第一接触孔CNT1的描述，而将参考对第二接触孔CNT2的描述。
另外，为了描述的简单，图10图示了形成接触孔CNT2的第一绝缘层161和第二绝缘层162以及有源图案ACT的截面结构和第二图案112的截面结构，并且除了图10的截面结构之外，图11进一步图示了第二源/漏电极132、第三绝缘层163和通孔层164。
首先，参考图9和图10，第二接触孔CNT2可以包括在空间上彼此连接的第一孔CNT21和第二孔CNT22。第一孔CNT21可以是穿过第一绝缘层161形成并由第一绝缘层161的侧壁161SS1和161SS2限定的孔。第二孔CNT22可以是由有源图案ACT的侧壁ACT_SS和第二绝缘层162的侧壁162SS1限定的孔。
在截面图中，第一绝缘层161的限定第一孔CNT21的侧壁161SS1和161SS2可以包括位于有源图案ACT侧的第一侧壁161SS1和位于第二绝缘层162侧的第二侧壁161SS2。
根据一些实施例，在平面图中，第一孔CNT21可以位于第二孔CNT22内部。即，第一孔CNT21的宽度可以小于第二孔CNT22的宽度。第一孔CNT21的边缘可以不与第二孔CNT22的边缘接触。因此，在平面图中，限定第二孔CNT22的有源图案ACT和第二绝缘层162可以不与第一孔CNT21重叠。此外，第二孔CNT22可以在第一孔CNT21周围的区域中暴露第一绝缘层161的顶表面161US1和161US2。
因为在平面图中，第一孔CNT21位于第二孔CNT22内部，所以在截面图中，与第一绝缘层161的限定第一孔CNT21的第一侧壁161SS1相比，有源图案ACT的限定第二孔CNT22的侧壁ACT_SS可以布置在内侧。因此，有源图案ACT可以在第一孔CNT21周围的区域中布置在第一绝缘层161的顶表面161US1上，以暴露第一绝缘层161的顶表面161US1的一部分。
另外，因为在平面图中，第一孔CNT21位于第二孔CNT22内部，所以与第一绝缘层161的限定第一孔CNT21的第二侧壁161SS2相比，第二绝缘层162的限定第二孔CNT22的侧壁162SS1可以布置在内侧。因此，第二绝缘层162可以在第一孔CNT21周围的区域中暴露第一绝缘层161的顶表面161US2的一部分。
根据一些实施例，第一绝缘层161的限定第一孔CNT21的侧壁161SS1和161SS2可以各自具有正锥形形状。另外，第二绝缘层162的限定第二孔CNT22的侧壁162SS1也可以具有正锥形形状。
在本说明书中，正锥形形状可以被定义为其中底表面在截面图中比其顶表面进一步突出的、具有倾斜侧表面的形状。即，当截面形状为正锥形形状时，侧壁与底表面所在的平面的夹角可以为锐角。另外，倒锥形形状可以被定义为其中顶表面在截面图中比其底表面进一步突出的、具有倾斜侧表面的形状。即，当截面形状为倒锥形形状时，侧壁与底表面所在的平面的夹角可以为钝角。
在第一绝缘层161的侧壁161SS1和161SS2与第一绝缘层161的底表面所在的平面(例如，第二图案112的顶表面)之间形成的角度可以是锐角。在第一绝缘层161的限定第一孔CNT21的第一侧壁161SS1与第一绝缘层161的底表面之间形成的角度可以被定义为第一倾斜角θ1，并且在第一绝缘层161的限定第一孔CNT21的第二侧壁161SS2与第一绝缘层161的底表面之间形成的角度可以定义为第二倾斜角θ2。
根据一些实施例，第一倾斜角θ1和第二倾斜角θ2中的每一个可以是锐角。第一倾斜角θ1和第二倾斜角θ2中的每一个可以是70°或更小的锐角，但是不限于此。此外，第一倾斜角θ1和第二倾斜角θ2可以是对称的，具有相同的大小，但是本公开不限于此。
在第二绝缘层162的底表面所在的平面(例如，第一绝缘层161的顶表面161US2)与第二绝缘层162的侧壁162SS1之间形成的角度可以是锐角。在第二绝缘层162的限定第二孔CNT22的侧壁162SS1与第二绝缘层162的底表面之间形成的角度可以被定义为第三倾斜角θ3。第三倾斜角θ3可以是锐角。第三倾斜角θ3可以是70°或更小的锐角，但是不限于此。如稍后将描述的，用于形成第二接触孔CNT2的工艺可以包括蚀刻第一绝缘层161和第二绝缘层162的工艺。可以在单个工艺中蚀刻第一绝缘层161和第二绝缘层162以形成第二接触孔CNT2。因此，第一绝缘层161的限定第一孔CNT21的侧壁161SS1和161SS2的倾斜角与第二绝缘层162的限定第二孔CNT22的侧壁162SS1的倾斜角可以基本上相同。
同时，当第一倾斜角θ1或第二倾斜角θ2为钝角或直角时，在显示装置1的制造工艺中，在形成第三绝缘层163以覆盖第二导电层130的工艺中，可能在第一孔CNT21周围的区域中形成第三绝缘层163的接缝。第三绝缘层163的这样的接缝是显示装置1的缺陷，并且可能导致第二导电层130在后续工艺中的腐蚀或失效。有鉴于此，通过将第一绝缘层161的限定包括在第二接触孔CNT2中的第一孔CNT21的侧壁161SS1和161SS2形成为以锐角倾斜角倾斜，可以提高显示装置1的制造工艺的可靠性，并且因此可以提高显示装置1的质量。
参考图10和图11，第二源/漏电极132可以布置在有源图案ACT和第二绝缘层162上。第二源/漏电极132可以通过第二接触孔CNT2连接到第二图案112。第二源/漏电极132可以被形成为填充包括在第二接触孔CNT2中的第一孔CNT21和第二孔CNT22。例如，第二源/漏电极132可以被布置为覆盖第一绝缘层161的限定第一孔CNT21的侧壁161SS1和161SS2、有源图案ACT的限定第二孔CNT22的侧壁ACT_SS以及第二绝缘层162的限定第二孔CNT22的侧壁162SS1。
如上所述，第一孔CNT21在平面图中可以布置在第二孔CNT22内部，并且第二孔CNT22可以暴露第一绝缘层161的顶表面161US1和161US2。因此，第二源/漏电极132可以与被第二孔CNT22暴露的顶表面161US1和161US2接触。
第三绝缘层163可以布置在第二导电层130上。第三绝缘层163可以具有反映位于其下方的阶梯部分的表面形状。因此，在与第二接触孔CNT2重叠的区域中，第三绝缘层163可以具有反映第二源/漏电极132的阶梯部分的表面形状。
根据一些实施例，由于第一绝缘层161的限定第一孔CNT21的侧壁161SS1和161SS2被形成为具有锐角倾斜角，因此可以防止在沉积被形成为覆盖第一绝缘层161的侧壁161SS1和161SS2的第二导电层130和第三绝缘层163的工艺中形成接缝。因此，可以提高显示装置1的制造工艺的可靠性，并且可以使显示装置1的质量变佳。
在下文中，将描述制造显示装置1的方法。
图12至图31是图示根据一些实施例的制造显示装置的方法的各个工艺步骤的平面布局图和截面图。
参考图12和图13，首先，在第一基板SUB上形成图案化的第一导电层110。第一导电层110的各图案可以通过同一掩模工艺形成。详细地说，将用于第一导电层的材料层沉积在第一基板SUB的整个表面上。随后，在用于第一导电层的材料层上涂敷光刻胶层，通过曝光和显影形成光刻胶图案，并且使用该光刻胶图案作为蚀刻掩模执行蚀刻。之后，通过诸如剥离的工艺去除光刻胶图案，从而形成如图12和图13中所示的第一图案111、第二图案112和第一电容器图案113。
然后，参考图14和图15，在第一导电层110形成在其上的第一基板SUB的整个表面上形成第一绝缘层161'。之后，在第一绝缘层161'上形成图案化的半导体层120。半导体层120的各图案可以通过同一掩模工艺形成。例如，将氧化物半导体沉积在第一绝缘层161'的整个表面上，并且然后通过光刻工艺对氧化物半导体进行图案化，以形成如图14和15中所示的有源图案ACT'和第二电容器图案121。
接下来，参考图16至图19，在第一导电层110形成在其上的第一绝缘层161'上堆叠第二绝缘层162'，并且形成多个孔。多个孔可以包括暴露第一导电层110的一部分的多个图案化的孔CNT11、OP1、CNT21和OP2。在平面图中，图案化的多个孔CNT11、OP1、CNT21和OP2可以与有源图案ACT'间隔开。例如，多个孔包括暴露第一导电层110的第一图案111的第一孔CNT11和第三孔OP1以及暴露第一导电层110的第二图案112的第一孔CNT21和第三孔OP2。多个孔可以通过同一掩模工艺形成。
首先，参考图17，在第二绝缘层162'上形成暴露第一图案111和第二图案112的一部分的第一掩模图案PR1。第一掩模图案PR1可以形成在除了第一孔CNT11和CNT21形成在其中的区域之外的区域中。第一掩模图案PR1可以不与第一孔CNT11和CNT21形成在其中的区域重叠。
布置在有源图案ACT'上的第一掩模图案PR1可以包括位于有源图案ACT'的中心处的具有第一厚度的第一掩模区域PR1_1以及位于有源图案ACT'的外围处的具有比第一厚度小的第二厚度的第二掩模区域PR1_2。
第二掩模区域PR1_2可以与有源图案ACT'的两个侧壁ACT'_SS(或外围)重叠。第二掩模区域PR1_2可以完全覆盖有源图案ACT'的侧壁ACT'_SS。第二掩模区域PR1_2的两端可以比有源图案ACT'的侧壁ACT'_SS进一步向外突出。即，第二掩模区域PR1_2的两端可以被形成为比有源图案ACT'的两个侧壁ACT'_SS进一步突出一距离(例如，设定或预定距离)d。该距离(例如，设定或预定距离)d可以在第二掩模区域PR1_2从有源图案ACT'向外突出、同时与第一图案111和第二图案112重叠的范围内调整。第二掩模区域PR1_2的两端可以与第一导电层110的与第二导电层130连接的第一图案111和第二图案112重叠。
根据一些实施例，可以通过堆叠诸如光刻胶的光敏材料并使用半色调光掩模将光敏材料层曝光，来形成第一掩模图案PR1。因此，可以形成取决于位置而具有不同厚度的第一掩模图案PR1。
然后，参考图17和图18，通过使用第一掩模图案PR1作为蚀刻掩模执行对第二绝缘层162'和第一绝缘层161'进行蚀刻的第一蚀刻工艺(1st Etch)，形成暴露第一图案111和第二图案112的多个孔CNT11、OP1、CNT21和OP2。根据一些实施例，对第一绝缘层161'和第二绝缘层162'进行蚀刻的第一蚀刻工艺(1st Etch)可以是使用气体的干法蚀刻工艺。
多个第一孔CNT11和CNT21可以穿过第一绝缘层161形成，同时暴露第一图案111和第二图案112。多个第三孔OP1和OP2可以穿过第二绝缘层162”形成，同时与第一孔CNT11和CNT21一起暴露第一图案111和第二图案112。暴露第一图案111的第一孔CNT11和第三孔OP1可以彼此重叠并且在空间上连接。暴露第二图案112的第一孔CNT21和第三孔OP2可以彼此重叠并且在空间上连接。
例如，参考图19，通过将暴露第二图案112的第一孔CNT21和第三孔OP2形成为彼此重叠，第一绝缘层161的限定第一孔CNT21的侧壁161SS1和161SS2可以分别与第二绝缘层162”的限定第三孔OP2的侧壁162”SS1和162'SS2对齐。例如，第一绝缘层161的布置在有源图案ACT'这一侧的第一侧壁161SS1与第二绝缘层162”的布置在有源图案ACT'这一侧的第一侧壁162”SS1可以彼此对齐。此外，第一绝缘层161的布置在有源图案ACT'的相对侧的第二侧壁161SS2与第二绝缘层162”的布置在有源图案ACT'的相对侧的第二侧壁162”SS2可以彼此对齐。
通过第一蚀刻工艺(1st Etch)形成的第一绝缘层161的第一侧壁161SS1的第一倾斜角θ1、第一绝缘层161的第二侧壁161SS2的第二倾斜角θ2、第二绝缘层162”的第一侧壁162”SS1的第四倾斜角θ4和第二绝缘层162”的第二侧壁162”SS2的第五倾斜角θ5可以都是锐角。第一倾斜角θ1、第二倾斜角θ2、第四倾斜角θ4和第五倾斜角θ5中的每一个可以是70°或更小的锐角，但是不限于此。
同时，通过将第一掩模图案PR1的布置在有源图案ACT'上的第二掩模区域PR1_2形成为从有源图案ACT'的两个侧壁ACT'_SS突出，通过第一蚀刻工艺(1st Etch)剩余的第二绝缘层162”可以覆盖有源图案ACT'的侧壁ACT'_SS。此外，第二绝缘层162”可以从有源图案ACT'的两个侧壁ACT'_SS向外延伸，以覆盖布置在有源图案ACT'侧的第一绝缘层161的顶表面161US1。
接下来，参考图20至图23，通过使用剩余的第一掩模图案PR1作为蚀刻掩模执行对第二绝缘层162”进行蚀刻的第二蚀刻工艺(2nd Etch)，形成暴露有源图案ACT'的两端的多个第二孔CNT12和CNT22。
首先，参考图18和图21，执行将剩余的第一掩模图案PR1部分地去除的工艺。可以通过回蚀工艺来执行将第一掩模图案PR1部分地去除的工艺。图18的第一掩模图案PR1的厚度可以通过回蚀工艺被整体减小。因此，第一掩模图案PR1的具有相对小的厚度的第二掩模区域PR1_2以及第一掩模区域PR1_1的外围的一部分被去除，因此如图21中所示，可以仅留下第一掩模图案PR1的第一掩模区域PR1_1。因此，第二绝缘层162”可以被第一掩模图案PR1暴露。
随后，参考图21至图23，通过使用第一掩模图案PR1作为蚀刻掩模执行对第二绝缘层162”进行蚀刻的第二蚀刻工艺(2nd Etch)，形成暴露有源图案ACT'的两端区域的多个第二孔CNT12和CNT22以及多个第四孔OP3和OP4。根据一些实施例，对第二绝缘层162”进行蚀刻的第二蚀刻工艺(2nd Etch)可以是使用气体的干法蚀刻工艺。
通过第二蚀刻工艺(2nd Etch)去除第二绝缘层162”的被第一掩模图案PR1暴露的一部分，使得可以形成多个第二孔CNT12和CNT22以及多个第四孔OP3和OP4。
多个第二孔CNT12和CNT22可以由有源图案ACT'的侧壁ACT'_SS和第二绝缘层162”'的面对有源图案ACT'的侧壁ACT'_SS的侧壁162”'SS1限定。多个第四孔OP3和OP4可以由布置在有源图案ACT'上的第二绝缘层162”'的侧壁162”'SS2和第二绝缘层162”'的面对有源图案ACT'的侧壁ACT'_SS的侧壁162”'SS1限定。
同时，在执行第二蚀刻工艺(2nd Etch)之前，第二绝缘层162”被形成为完全覆盖有源图案ACT'的包括其两个侧壁ACT'_SS的整个区域。因此，可以防止有源图案ACT'暴露于在对第二绝缘层162”进行蚀刻的工艺中使用的气体。因此，可以防止有源图案ACT'的一部分被在用于形成接触孔CNT1和CNT2的蚀刻工艺中使用的气体损坏。
接下来，执行通过诸如剥离的工艺去除第一掩模图案PR1的工艺。
之后，参考图24至图26，在第二绝缘层162”'上形成图案化的第二导电层130。图案化的第二导电层130可以通过掩模工艺形成。例如，如图25中所示，在第二绝缘层162"'的整个表面上顺序地沉积用于基底层的材料层、用于主金属层的材料层以及用于封盖层的材料层。在沉积工艺中，用于基底层的材料层、用于主金属层的材料层和用于封盖层的材料层也可以被沉积到第一接触孔CNT1和第二接触孔CNT2中，以连接到第一图案111和第二图案112。随后，可以在用于封盖层的材料层上涂敷光刻胶层，并且通过曝光和显影形成第二掩模图案PR2。然后，通过使用第二掩模图案PR2作为蚀刻掩模对用于封盖层的材料层、用于主金属层的材料层和用于基底层的材料层进行蚀刻，可以形成如图26中所示的被图案化的第二导电层130。
通过该蚀刻工艺，不仅可以蚀刻用于基底层的材料层、用于主金属层的材料层和用于封盖层的材料层，而且可以蚀刻有源图案ACT的一部分。因此，可以去除有源图案ACT的一部分，使得形成有源图案ACT的第一有源孔H1和第二有源孔H2。该步骤中的蚀刻工艺可以是使用相对于包括在第二导电层130中的材料具有反应性的蚀刻液的湿法蚀刻工艺。
然后，参考图27和图28，去除第二绝缘层162”'的被第二导电层130暴露的部分，以形成如图28中所示的被图案化的第二绝缘层162。
接下来，参考图29，在图案化的第二导电层130形成在其上的第二绝缘层162的整个表面上形成第三绝缘层163'。之后，在第三绝缘层163'上形成图案化的通孔层164'。图案化的通孔层164'可以通过掩模工艺形成。图案化的通孔层164'可以包括与第一源/漏电极131重叠的开口OP5。此外，图案化的通孔层164'可以具有大体上平坦的表面。
通孔层164'可以包括例如包括光敏材料的有机材料。在这种情况下，可以通过在涂敷用于通孔层的有机材料层之后通过曝光和显影形成开口OP5，来形成图案化的通孔层164'。
接下来，参考图30，使用图案化的通孔层164'作为蚀刻掩模对第三绝缘层163进行蚀刻，以形成穿过通孔层164”和第三绝缘层163的第三接触孔CNT3。在本蚀刻工艺中，因为使用图案化的通孔层164'作为蚀刻掩模执行形成穿过第三绝缘层163的接触孔的工艺，所以不需要额外的掩模工艺，使得可以提高显示装置1的制造工艺的效率。
之后，参考图31，在通孔层164上形成图案化的像素电极PXE。图案化的像素电极PXE可以通过掩模工艺形成。详细地说，在图30的图案化的通孔层164”的整个表面上沉积用于像素电极的材料层。在此沉积工艺中，用于像素电极的材料层也可以被沉积到第三接触孔CNT3中以连接到第一源/漏电极131。
然后，在用于像素电极的材料层上涂敷光刻胶层，并且通过曝光和显影形成具有像素电极PXE的目标图案形状的第三掩模图案PR3。然后，使用第三掩模图案PR3作为蚀刻掩模对用于像素电极的材料层进行蚀刻。对用于像素电极的材料层进行的蚀刻可以通过湿法蚀刻执行，但是不限于此。
随后，通过在第三掩模图案PR3保留在像素电极PXE上的同时执行全表面蚀刻，形成包括具有第一高度的第一部分164_1以及具有比第一高度低的第二高度的第二部分164_2的通孔层164。
接下来，通过借助于诸如剥离的工艺去除第三掩模图案PR3，获得如图7中所示的显示装置1。
图32是沿图5的线I-I'截取的显示装置的另一示例的截面图。
参考图32，根据本实施例的显示装置1与关于图7描述的实施例的不同之处在于，使与有源图案ACT的第一有源孔H1和第二有源孔H2重叠的第一绝缘层161凹陷，以形成第一凹槽GV1和第二凹槽GV2。
例如，第一凹槽GV1和第二凹槽GV2可以是在第一绝缘层161的一部分被部分蚀刻使得其顶表面被凹陷到第三方向DR3的另一侧时形成的结构。第一凹槽GV1可以是第一绝缘层161的被第一有源孔H1暴露并且朝向第一基板SUB凹陷的部分。第二凹槽GV2可以是第一绝缘层161的被第二有源孔H2暴露并且朝向第一基板SUB凹陷的部分。
第一有源孔H1可以位于第一凹槽GV1的上部中，并且第二有源孔H2可以位于第二凹槽GV2的上部中。即，第一凹槽GV1和第一有源孔H1可以在空间上连接，并且第二凹槽GV2和第二有源孔H2可以在空间上连接。当由于在显示装置1的制造过程中的对第二导电层130进行图案化的工艺中，与第二导电层130一起被蚀刻的有源图案ACT的过蚀刻，第一绝缘层161的被有源图案ACT的第一有源孔H1和第二有源孔H2暴露的一部分被蚀刻时，可以形成根据本实施例的显示装置1。
然而，本公开的各方面不限于在本文中明确阐述的那些方面。通过参考权利要求书(其等同物包括在其中)，本公开的上述及其他方面对于本公开所属领域的普通技术人员将变得更加明显。

Claims (29)

1.一种显示装置，包括：
基板；
第一导电层，在所述基板上并且包括第一图案；
第一绝缘层，在所述第一导电层上；
半导体层，在所述第一绝缘层上并且包括有源图案；
第二绝缘层，在所述半导体层上；以及
第二导电层，在所述第二绝缘层上，
其中，所述第二导电层包括与所述有源图案部分地接触的第一电极，
所述第一电极通过第一接触孔与所述第一图案接触，
所述第一接触孔包括穿过所述第一绝缘层并且由所述第一绝缘层的侧壁限定的第一孔以及由所述有源图案的侧壁和所述第二绝缘层的侧壁限定的第二孔，并且
所述第二孔的宽度大于所述第一孔的宽度。
2.根据权利要求1所述的显示装置，其中，所述有源图案在所述第一孔周围的区域中暴露所述第一绝缘层的顶表面的一部分，并且所述第一电极与所述第一绝缘层的被所述有源图案暴露的顶表面接触。
3.根据权利要求2所述的显示装置，其中，所述第二绝缘层的限定所述第二孔的所述侧壁位于所述第一绝缘层的在所述第一孔周围的所述区域中被所述有源图案暴露的所述顶表面上，并且
在平面图中，所述第一绝缘层的被所述有源图案暴露的所述顶表面位于所述第一绝缘层的限定所述第一孔的所述侧壁与所述第二绝缘层的限定所述第二孔的所述侧壁之间。
4.根据权利要求3所述的显示装置，其中，所述第二绝缘层在所述第一孔周围的区域中暴露所述第一绝缘层的顶表面的一部分，并且
所述第一电极与所述第一绝缘层的被所述第二绝缘层暴露的顶表面接触。
5.根据权利要求1所述的显示装置，其中，所述第一电极与所述第二绝缘层的限定所述第二孔的所述侧壁和所述有源图案的限定所述第二孔的所述侧壁直接接触。
6.根据权利要求1所述的显示装置，其中，所述第一绝缘层的限定所述第一孔的所述侧壁具有正锥形形状。
7.根据权利要求6所述的显示装置，其中，所述第一绝缘层的限定所述第一孔的所述侧壁的倾斜角是70°或更小的锐角。
8.根据权利要求7所述的显示装置，其中，在截面图中，所述第一绝缘层的限定所述第一孔的所述侧壁包括位于所述有源图案这一侧的第一侧壁以及位于所述第二绝缘层这一侧的第二侧壁，并且
所述第一侧壁的倾斜角和所述第二侧壁的倾斜角相同。
9.根据权利要求1所述的显示装置，其中，所述第一导电层进一步包括与所述第一图案间隔开的第二图案，
所述第二导电层进一步包括：
栅电极，与所述有源图案重叠并且与所述第一电极间隔开；和
第二电极，与所述第一电极和所述栅电极间隔开并且与所述有源图案接触，
所述第二电极通过第二接触孔与所述第二图案接触，
所述第二接触孔包括穿过所述第一绝缘层并由所述第一绝缘层的侧壁限定的第三孔以及由所述有源图案的侧壁和所述第二绝缘层的侧壁限定的第四孔，并且
所述第四孔的宽度大于所述第三孔的宽度。
10.根据权利要求9所述的显示装置，其中，所述有源图案的限定所述第四孔的所述侧壁位于所述第一绝缘层的在所述第三孔周围的区域中被所述有源图案暴露的顶表面上，并且
在平面图中，所述第一绝缘层的被所述有源图案暴露的所述顶表面位于所述第一绝缘层的限定所述第三孔的所述侧壁与所述有源图案的限定所述第四孔的所述侧壁之间。
11.根据权利要求9所述的显示装置，其中，所述有源图案包括与所述第一电极接触的第一区域、与所述第二电极接触的第二区域以及位于所述第一区域与所述第二区域之间的第三区域，
所述第二绝缘层不位于所述第一区域与所述第一电极之间，并且
所述第二绝缘层不位于所述第二区域与所述第二电极之间。
12.根据权利要求1至11中任一项所述的显示装置，其中，在平面图中，所述第一孔与所述第二孔完全重叠。
13.根据权利要求12所述的显示装置，其中，所述第一孔在所述基板的厚度方向上不与所述有源图案重叠。
14.根据权利要求1至11中任一项所述的显示装置，其中，所述第一孔和所述第二孔在空间上连接。
15.一种显示装置，包括：
基板；
第一图案，在所述基板上；
第一绝缘层，在所述第一图案上；
有源图案，在所述第一绝缘层上；
第二绝缘层，在所述有源图案上；以及
第一电极，在所述第二绝缘层上并且与所述第一图案和所述有源图案部分地重叠，
其中，所述第一电极通过穿过所述第一绝缘层的第一孔以及由所述有源图案和所述第二绝缘层限定的第二孔与所述第一图案接触，
在平面图中，所述第一孔位于所述第二孔内，并且
所述第一孔的边缘不与所述第二孔的边缘接触。
16.根据权利要求15所述的显示装置，其中，所述第二孔被配置为在所述第一孔周围的区域中暴露所述第一绝缘层的顶表面的一部分。
17.根据权利要求16所述的显示装置，其中，所述第一电极与所述第一绝缘层的被所述第二孔暴露的顶表面接触。
18.根据权利要求16所述的显示装置，其中，所述第一电极与所述有源图案的限定所述第二孔的侧壁接触。
19.根据权利要求15所述的显示装置，其中，所述有源图案的限定所述第二孔的侧壁位于所述第一绝缘层的在所述第一孔周围的区域中被所述有源图案暴露的顶表面上，并且在平面图中，所述第一绝缘层的被所述有源图案暴露的所述顶表面位于所述第一绝缘层的限定所述第一孔的侧壁与所述有源图案的限定所述第二孔的所述侧壁之间，并且
其中，所述第二绝缘层的限定所述第二孔的侧壁位于所述第一绝缘层的在所述第一孔周围的区域中被所述有源图案暴露的顶表面上，并且在所述平面图中，所述第一绝缘层的被所述有源图案暴露的所述顶表面位于所述第一绝缘层的限定所述第一孔的所述侧壁与所述第二绝缘层的限定所述第二孔的所述侧壁之间。
20.根据权利要求15至18中任一项所述的显示装置，其中，所述第一绝缘层的限定所述第一孔的侧壁具有锐角倾斜角。
21.一种制造显示装置的方法，包括：
在基板上形成包括第一图案的第一导电层；
在所述第一导电层上形成第一绝缘层；
在所述第一绝缘层上形成包括有源图案的半导体层；
在所述半导体层上形成第二绝缘层；以及
形成穿过所述第一绝缘层和所述第二绝缘层并暴露所述有源图案的末端区域和所述第一图案的接触孔，
其中，所述接触孔的所述形成包括：
在所述第二绝缘层上形成掩模图案；以及
使用所述掩模图案对所述第一绝缘层和所述第二绝缘层进行蚀刻，
其中，所述掩模图案包括具有第一厚度的第一区域以及具有比所述第一厚度小的第二厚度的第二区域，
所述掩模图案的所述第二区域与所述有源图案的所述末端区域重叠，并且
所述掩模图案的所述第二区域的末端比所述有源图案的末端向外突出。
22.根据权利要求21所述的方法，其中，所述掩模图案使用半色调掩模形成。
23.根据权利要求21所述的方法，其中，所述第一绝缘层和所述第二绝缘层的所述蚀刻包括形成穿过所述第一绝缘层和所述第二绝缘层并暴露所述第一图案的第一开口，
在平面图中，所述第一开口与所述有源图案间隔开，并且
所述第一开口包括由所述第一绝缘层的侧壁限定的第一孔以及由所述第二绝缘层的侧壁限定的第二孔。
24.根据权利要求23所述的方法，其中，通过对所述第一绝缘层和所述第二绝缘层进行蚀刻，在与所述第一开口邻近的区域中，所述第二绝缘层覆盖所述有源图案的位于所述有源图案的所述末端区域中的顶表面和侧壁。
25.根据权利要求23所述的方法，其中，所述接触孔的所述形成进一步包括：在对所述第一绝缘层和所述第二绝缘层进行蚀刻之后，去除所述掩模图案的所述第二区域。
26.根据权利要求25所述的方法，其中，所述掩模图案的所述第二区域的所述去除在所述掩模图案被形成的状态下通过全表面蚀刻来执行。
27.根据权利要求26所述的方法，其中，通过所述全表面蚀刻，所述掩模图案的与所述第一开口周围的区域重叠的部分暴露所述第二绝缘层的一部分。
28.根据权利要求27所述的方法，其中，所述接触孔的所述形成进一步包括使用所述第二区域已被去除的所述掩模图案对所述第二绝缘层进行蚀刻。
29.根据权利要求28所述的方法，其中，通过对所述第二绝缘层进行蚀刻，
未被所述掩模图案覆盖的所述第二绝缘层被蚀刻，以在所述第一孔周围的区域和所述有源图案的所述末端区域中暴露所述第一绝缘层的顶表面。
CN202211025060.XA 2021-08-26 2022-08-25 显示装置和制造该显示装置的方法 Pending CN115734666A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210113150A KR20230033058A (ko) 2021-08-26 2021-08-26 표시 장치 및 표시 장치의 제조 방법
KR10-2021-0113150 2021-08-26

Publications (1)

Publication Number Publication Date
CN115734666A true CN115734666A (zh) 2023-03-03

Family

ID=85286466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211025060.XA Pending CN115734666A (zh) 2021-08-26 2022-08-25 显示装置和制造该显示装置的方法

Country Status (3)

Country Link
US (1) US20230062993A1 (zh)
KR (1) KR20230033058A (zh)
CN (1) CN115734666A (zh)

Also Published As

Publication number Publication date
US20230062993A1 (en) 2023-03-02
KR20230033058A (ko) 2023-03-08

Similar Documents

Publication Publication Date Title
US11462714B2 (en) Organic light emitting diode display device
US11424312B2 (en) Display device
US11943976B2 (en) Display device
CN111554727B (zh) 显示面板和显示装置
US11574970B2 (en) Display device with gate conductive layer forming wire pad in pad area and method of fabricating the same
EP4053901A1 (en) Display substrate, preparation method therefor, and display device
EP4050658B1 (en) Display substrate, preparation method therefor, and display device
US11411066B2 (en) Display device and method for manufacturing the same
EP4050654A1 (en) Display device
US20230116992A1 (en) Method of fabricating conductive pattern, display device, and method of fabricating display device
US20220013603A1 (en) Display device and method of providing the same
CN115734666A (zh) 显示装置和制造该显示装置的方法
CN113948558A (zh) 显示设备及制造显示设备的方法
US20230083430A1 (en) Display device and method of providing the same
US20220140059A1 (en) Display device
US20230178583A1 (en) Display device and method of fabricating the same
US20230225158A1 (en) Display device and method of manufacturing the same
EP4344388A1 (en) Display device
US20230053184A1 (en) Display device and method of fabricating the same
KR20220169239A (ko) 전계 발광 표시 장치
KR20220161618A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230132671A (ko) 표시패널의 제조방법
KR20210101346A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication