CN115734472A - 计算设备 - Google Patents

Abstract

本申请的实施例提供了一种计算设备，涉及计算设备的技术领域。计算设备包括电路板、处理单元以及多个存储单元。电路板包括第一子板、第二子板和弯折部。第一子板与第二子板堆叠设置，弯折部电连接第一子板和第二子板。处理单元设置于第一子板，并与第一子板电连接。多个存储单元间隔设置于电路板。其中，多个存储单元包括第一存储单元和第二存储单元。第一存储单元设置于第一子板，并与第一子板电连接，第二存储单元设置于第二子板，并与第二子板电连接。本申请的实施例中，第一子板与第二子板堆叠设置，能够提高计算设备内的空间利用率，从而提高计算设备内可容纳的存储单元的数量，提高计算设备的处理性能。

Description

计算设备

技术领域

本申请的实施例涉及计算设备的技术领域，尤其涉及一种计算设备。

背景技术

计算设备通常包括电路板和存储单元，存储单元可以与电路板电连接。相关技术中，计算设备内能够容纳的存储单元的数量较少，影响了计算设备的处理性能。

发明内容

本申请的实施例的目的在于提供一种计算设备，用于提高计算设备内的空间利用率，从而增大计算设备内能够容纳的存储单元的数量，提高计算设备的处理性能。

为了实现上述目的，提供如下技术方案：

一方面，本申请的实施例提供了一种计算设备。计算设备包括电路板、处理单元以及多个存储单元。电路板包括第一子板、第二子板和弯折部。第一子板与第二子板堆叠设置，弯折部电连接第一子板和第二子板。处理单元设置于第一子板，并与第一子板电连接。多个存储单元间隔设置于电路板。其中，多个存储单元包括第一存储单元和第二存储单元。第一存储单元设置于第一子板，并与第一子板电连接，第二存储单元设置于第二子板，并与第二子板电连接。

本申请的实施例通过设置弯折部电连接第一子板和第二子板，使得存储单元(例如第二存储单元)能够通过第二子板和弯折部实现与第一子板之间的电连接，也即是使得第二存储单元能够实现与处理单元之间的电连接，增大了与处理单元电连接的存储单元的数量，满足处理单元的运行需求，提高计算设备的处理性能。

并且，第一子板和第二子板堆叠设置，也即是使得第二子板能够沿第三方向位于第一子板的一侧，避免了第二子板以及与第二子板电连接的第二存储单元占用电路板沿第一方向或者沿第二方向的空间，提高计算设备内的空间利用率。

也即是，第一子板和第二子板堆叠设置，能够在电路板沿第一方向的占用空间以及沿第二方向的占用空间不变的情况下，增大与电路板电连接的存储单元的数量，从而增大计算设备能够容纳的存储单元的数量，满足处理单元的运行需求，提高计算设备的处理性能。

此外，由于电路板沿第一方向的占用空间以及沿第二方向的占用空间不变，使得计算设备沿第一方向的宽度以及沿第二方向的长度可以不变，从而使得计算设备可以放置在机柜上，无需重新制作机柜，降低了成本。

在一些实施例中，弯折部包括导电层和介质层。介质层包括柔性材料。如此设置，无需复杂的机械结构，即可使得弯折部能够被弯折，从而使得弯折部能够电连接堆叠设置的第一子板和第二子板，降低了电路板的成本，从而降低了计算设备的成本。

在一些实施例中，弯折部的导电层的数量小于第一子板的导电层的数量；和/或，弯折部的导电层的数量小于第二子板的导电层的数量。如此设置，能够减小弯折部的导电层的数量，使得弯折部能够更易于被弯折，提高电路板的使用便捷性。

在一些实施例中，介质层的介电常数小于或等于3。介质层的介质损耗因子小于或等于0.006。设置介质层的介电常数小于或等于3，能够减小信号在弯折部上传输时产生的延时；设置介质层的介质损耗因子小于或等于0.006，能够减小信号在弯折部上传输时产生的损耗，降低信号在传输时产生的噪声以及码间干扰。也即是，通过上述设置，能够提高信号在弯折部上传输时的完整性和可靠性，从而提高计算设备的运行可靠性。

在一些实施例中，介质层包括聚酰亚胺层和聚四氟乙烯层中的至少一个。设置介质层的材料包括聚酰亚胺层，使得弯折部能够被弯折，从而使得弯折部能够电连接堆叠设置的第一子板和第二子板。设置介质层的材料包括聚四氟乙烯，减小了介质层的介电常数以及介质损耗因子，提高了信号在弯折部上传输的可靠性以及完整性，从而提高了计算设备的使用可靠性。

在一些实施例中，计算设备还包括导电支撑部和供电单元。导电支撑部的一端与第一子板电连接，导电支撑部的另一端与第二子板电连接。供电单元与第一子板电连接，用于向第一存储单元供电，且供电单元还用于通过导电支撑部向第二存储单元供电。可以理解地，在弯折部被弯折时，导电支撑部能够位于堆叠设置的第二子板和第一子板之间，起到支撑的作用，降低第二子板与第一子板发生碰撞、导致电子元件(例如处理单元或者存储单元)损坏的风险，提高计算设备的使用可靠性。并且，设置供电单元通过导电支撑部向第二存储单元供电，就无需在弯折部上设置电源走线，一方面，利于减少弯折部的导电层的数量，从而使得弯折部更易于被弯折。另一方面，由于弯折部上无需设置电源走线，避免了电源走线对信号在弯折部上的传输造成干扰，提高了信号在弯折部上传输时的可靠性；此外，弯折部上无需设置电源走线，能够增大导电走线在弯折部上的布线空间，提高布线便捷性，并且还能够增大相邻的两条导电走线之间的距离，减小信号在弯折部上传输时产生的相互干扰，进一步提高信号的传输可靠性。

在一些实施例中，导电支撑部为螺柱。如此设置，使得导电支撑部能够通过螺纹等结构与第一子板和第二子板电连接，提高了导电支撑部与第一子板和第二子板之间电连接的便捷性，并且使得导电支撑部能够起到导电以及支撑的作用，简化了导电支撑部的结构，降低了导电支撑部的成本。

在一些实施例中，导电支撑部外表面覆盖绝缘层。导电支撑部的端部穿过绝缘层分别与第一子板和第二子板电连接。如此设置，使得绝缘层能够对导电支撑部进行电隔离，降低导电支撑部与其他导电结构之间短路的风险，提高计算设备的使用可靠性。

在一些实施例中，电路板包括相对设置的第一表面和第二表面，第一存储单元设置于第一表面，第二存储单元设置于第一表面或第二表面。可以理解地，由于第一子板与第二子板堆叠设置，故而，在第二存储单元设置于第二表面时，使得第二存储单元能够位于第二子板远离第一子板的一侧，减小第一存储单元与第二存储单元之间的相互干扰，提高计算设备的使用可靠性。在第二存储单元设置于第一表面时，使得第二存储单元能够位于第一子板和第二子板之间，降低第二存储单元被剐蹭损坏的风险，对第二储存单元起到保护的作用。将第二存储单元设置于第一表面或第二表面，能够提高存储单元的设置灵活性，满足不同的使用需求。

在一些实施例中，多个存储单元的延伸方向相同。在第二存储单元设置于第一表面时，第二存储单元与第一存储单元交错设置。可以理解地，由于第二存储单元设置于第一表面时，第二存储单元能够位于第一子板和第二子板之间。故而，设置第二存储单元与第一存储单元交错设置，能够减小第二子板与第一子板堆叠设置时，第一存储单元和第二存储单元沿第三方向的占用空间，提高计算设备内的空间利用率。

在一些实施例中，电路板包括玻纤层，玻纤层包括多条玻璃纤维，多条玻璃纤维包括第一玻璃纤维和第二玻璃纤维。第一玻璃纤维的延伸方向与第二玻璃纤维的延伸方向相交。导电层包括导电走线，处理单元通过导电走线与存储单元电连接。导电走线在玻纤层上的正投影的至少部分与多条玻璃纤维相交叠。如此设置，能够减小信号在导电走线上传输时产生的延时，提高信号在导电走线上传输时的完整性和可靠性。

在一些实施例中，第二子板的数量为两个。处理单元的数量为两个，两个处理单元沿第一方向间隔排布。与同一个处理单元电连接的存储单元，沿第一方向位于该处理单元的两侧，且一部分位于第一子板，另一部分位于与该处理单元相对的第二子板。如此设置，能够增大与处理单元电连接的存储单元的数量，满足处理单元的运行需求，提高计算设备的处理性能。并且，还能够减小处理单元和与该处理单元电连接的存储单元之间的距离，缩短信号的传输路径，减小信号在传输时的产生的延时以及损耗等，提高信号在处理单元和存储单元之间传输的可靠性和完整性；此外，还能够降低导电走线的布线难度，提高电路板的加工便捷性。

在一些实施例中，弯折部沿第一方向的长度的取值范围为45mm～55mm。如此设置，一方面，避免了弯折部的长度过长(例如大于55mm)，导致信号的传输路径延长，造成信号传输延时以及损耗等，提高了信号在弯折部上的传输可靠性以及完整性；另一方面，避免了弯折部的长度过短(例如小于45mm)，导致弯折部无法电连接堆叠设置的第一子板和第二子板，提高了弯折部的使用可靠性。

附图说明

为了更清楚地说明本申请中的技术方案，下面将对本申请一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本申请实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

图1A为本申请一些实施例提供的计算设备的结构图；

图1B为本申请另一些实施例提供的计算设备的结构图；

图2为本申请一些实施例提供的计算设备和机柜之间的位置关系图；

图3A为本申请一些实施例提供的弯折部在展开状态下的结构图；

图3B为本申请一些实施例提供的弯折部在被弯折状态下的结构图；

图3C为本申请另一些实施例提供的弯折部在被弯折状态下的结构图；

图4为本申请一些实施例提供的导电层的结构图；

图5A为本申请一些实施例提供的信号眼图；

图5B为本申请另一些实施例提供的信号眼图；

图5C为本申请一些实施例提供的不同材料的损耗曲线图；

图6A为本申请又一些实施例提供的计算设备的结构图；

图6B为本申请又一些实施例提供的计算设备的结构图；

图6C为本申请又一些实施例提供的计算设备的结构图；

图6D为本申请又一些实施例提供的计算设备的结构图；

图7为本申请一些实施例提供的玻纤布和导电走线的位置关系图；

图8为本申请一些实施例提供的导电走线的结构图。

具体实施方式

下面将结合附图，对本申请一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本申请保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本申请的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。

“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。

如本文所使用的那样，“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5％。

图1A为本申请一些实施例提供的计算设备的结构图。图1B为本申请另一些实施例提供的计算设备的结构图。

如图1A所示，本申请的实施例提供了一种计算设备100。可以理解地，计算设备100可以为具有处理、计算以及通信等功能的电子设备。在一些示例中，计算设备100可以为服务器、交换器、计算机或者中继器等。本申请的实施例对计算设备100的种类不做仅有不限定。

在一些示例中，如图1A所示，计算设备100可以包括壳体101和盖体102，壳体101可以围设出容纳空间。计算设备100可以包括多个电子元件，多个电子元件可以位于容纳空间内。示例的，如图1A所示，计算设备100还可有包括盖体102，盖体102能够盖合壳体101围设出的容纳空间，以起到保护容纳空间内的电子元件的作用。

在一些示例中，如图1A和图1B所示，计算设备100可以包括电路板110，电路板110可以位于容纳空间内，多个电子元件可以与电路板110电连接。示例的，多个电子元件可以包括处理单元120以及存储单元130等。也即是，在一些示例中，如图1A和图1B所示，计算设备100可以包括电路板110、处理单元120以及多个存储单元130。

在一些示例中，电路板110可以为计算设备100的主板，示例的，计算设备100的主板可以包括印刷电路板(英文全称：Printed Circuit Board，英文简称：PCB)。可以理解地，处理单元120和多个存储单元130均与电路板110电连接。

可以理解地，处理单元120可以用于实现处理或者计算等功能。在一些示例中，处理单元120可以为处理器，例如中央处理器(英文全称：Central Processing Unit，英文简称：CPU)或者图形处理器(英文全称：Graphics Processing Unit，英文简称：GPU)等。示例的，处理单元120的数量可以为一个或者多个。在处理单元120的数量为多个时，多个处理单元120的种类可以相同，也可以不同。

示例的，如图1A和图1B所示，处理单元120的数量可以为两个，两个处理单元120可以沿第一方向X间隔排布。

可以理解地，设置两个处理单元120沿第一方向X间隔排布，能够减小两个处理单元120之间的相互影响，提高计算设备100的运行可靠性。

在一些示例中，如图1A和图1B所示，多个存储单元130可以间隔设置于电路板110，也即是，多个存储单元130可以间隔设置且分别与电路板110电连接。在一些示例中，电路板110上设置有内存插槽，存储单元130可以与内存插槽插接，从而实现与电路板110之间的电连接。

可以理解地，多个存储单元130之间的间隔可以相同，也可以不同。在一些示例中，如图1A和图1B所示，多个存储单元130可以沿第一方向X间隔设置，并且任一个存储单元130可以沿第二方向Y延伸。

示例的，第一方向X和第二方向Y可以位于同一平面内，且第一方向X与第二方向Y相交。在一些示例中，第一方向X与第二方向Y可以垂直或者近似垂直。示例的，第三方向Z可以与第一方向X和第二方向Y所在的平面垂直或者近似垂直。

需要说明的是，本申请的说明书附图中，以图1A为例，第一方向X、第二方向Y和第三方向Z不仅包括图1A中箭头所指的方向，还包括与图1A中箭头所指的方向相反的方向。

可以理解地，存储单元130可以用于存储数据。在一些示例中，存储单元130可以为DIMM(英文全称：Dual Inline Memory Modules，中文名称：双列直插内存模组)。示例的，存储单元130可以为DDR5内存模组，也可以为DDR4内存模组。本申请的实施例对内存储单元130的种类不做进一步限定。可以理解地，多个存储单元130的种类可以相同，也可以不同。

在一些示例中，在处理单元120的数量为两个时，多个存储单元130中的一部分(一个、两个或者更多个)存储单元130可以与一个处理单元120电连接，另一部分(一个、两个或者更多个)存储单元130可以与另一个处理单元120电连接。

在一些示例中，电路板110可以包括相对设置的第一表面和第二表面(图1A和图1B中未示出)。示例的，第一表面和第二表面可以为光滑或者近似光滑的平面。

在一些示例中，多个存储单元130可以均位于第一表面所在的一侧。在另一些示例中，多个存储单元130中的一部分(一个、两个或者更多个)可以位于第一表面所在的一侧，另一部分(一个、两个或者更多个)可以位于第二表面所在的一侧。

可以理解地，由于处理单元120可以与电路板110电连接，且存储单元130也可以与电路板110电连接，使得处理单元120能够通过电路板110与存储单元130电连接，从而使得信号能够在处理单元120和存储单元130之间传输。

在一些示例中，电路板110可以包括导电层(图1A和图1B中未示出)。可以理解地，导电层的数量可以为多层，多层导电层可以层叠设置。示例的，导电层可以包括导电走线(图1A和图1B中未示出)，处理单元120可以通过导电走线与存储单元130电连接。

可以理解地，导电走线的数量可以为多条，多条导电走线可以同于传输不同的信号，以减小不同信号之间的相互干扰，提高信号的传输可靠性。示例的，多条导电走线可以位于多层不同的导电层。

示例的，与一个处理单元120电连接的存储单元130的数量可以为至少两个。在一些示例中，如图1B所示，与同一个处理单元120电连接的存储单元130，可以沿第一方向X位于该处理单元120的两侧。

可以理解地，如图1B所示，与同一个处理单元120电连接的存储单元130沿第一方向X位于该处理单元120的两侧，能够减小处理单元120和与该处理单元120电连接的存储单元130之间的距离，缩短信号的传输路径，减小信号在传输时的损耗；并且还能够降低导电走线的布线难度，提高电路板110的加工便捷性。

在一些示例中，一个处理单元120可以具有2n(n为正整数)个物理通道(例如端口)，一个物理通道可以与两个存储单元130电连接。其中，n个物理通道可以沿第一方向X位于处理单元120的一侧，另外n个物理通道可以沿第一方向X位于处理单元120的另一侧。

此时，与处理单元120电连接的存储单元130可以沿第一方向X均为分布于该处理单元120的两侧。也即是，与n个物理通道电连接的2n个存储单元130可以位于处理单元120靠近该n个物理通道的一侧，与另外n个物理通道电连接的2n个存储单元130可以位于处理单元120靠近另外n个物理通道的一侧。

在一些示例中，如图1A和图1B所示，计算设备100还可以包括供电单元150。供电单元150可于与电路板110电连接，以向电路板110上的电子元件(包括处理单元120以及存储单元130等)提供电能。

在一些示例中，供电单元150可以向存储单元130提供12V的直流工作电压。在另一些示例中，供电单元150也可以向除了存储单元130以外的其他电子元件提供其他电压值的工作电压，满足不同电子元件的运行需求。

可以理解地，计算设备100还可以包括除了处理单元120以及存储单元130以外的其他电子元件。示例的，计算设备100还可以包括板卡(图中未示出)，例如硬盘背板、IO(英文全称：Input Output中文名称：输入输出)卡或者PCIE Riser卡(英文全称PeripheralComponent Interface Express，中文名称：高速串行计算机扩展总线标准转接)等。示例的，电路板110可以包括电路板连接器，板卡与电路板连接器插接，使得板卡能够通过电路板110与处理单元120电连接，从而使得信号能够在板卡和处理单元120之间进行传输。示例的，计算设备100还可以包括南桥芯片(英文名称：South Bridge，图中未示出)等。

在一些示例中，如图1B所示，除了处理单元120和存储单元130以外的其他电子元件可以位于电路板110的第一区域Q1以及第二区域Q2内。

在一些示例中，计算设备100还可以包括风扇(图中未示出)。风扇可以位于壳体101围设出的容纳空间内，起到驱动容纳空间内气体流动的作用，以对于壳体101内的电子元件(包括处理单元120以及存储单元130等)进行散热，避免壳体101内的温度过高影响电子元件的正常工作。

图2为本申请一些实施例提供的计算设备和机柜之间的位置关系图。

在一些示例中，如图2所示，计算设备100可以放置在机柜200内。示例的，多个计算设备100可以堆叠放置在机柜200内，以减小计算设备100沿第一方向X和第二方向Y的占用空间，降低空间成本。

可以理解地，为了使得计算设备100能够放置在机柜200内，计算设备100沿第一方向X的宽度需要小于机柜200沿第一方向X的宽度，并且计算设备100沿第二方向Y的长度需要小于机柜200沿第二方向Y的长度。示例的，机柜200沿第二方向Y的长度可以为1米，计算设备100沿第二方向Y的长度可以小于或等于800mm(单位：毫米)。

可以理解地，由于电路板110放置在计算设备100的壳体101围设出的容纳空间内，故而，电路板110沿第一方向X的宽度需要小于计算设备100沿第一方向X的宽度，电路板110沿第二方向Y的长度需要小于计算设备100沿第二方向Y的长度。

示例的，计算设备100沿第一方向X的宽度可以为19英寸(约为482.6毫米)。在一些示例中，电路板110沿第一方向X的宽度的取值范围可以为420mm～430mm，例如，电路板110沿第一方向X的宽度可以为422mm、424mm或者428mm等。

在一些示例中，计算设备100沿第三方向Z的高度可以为44.45mm的整数倍。示例的，可以将每个44.45mm称为1U，计算设备100沿第三方向Z的高度可以为1U、2U、3U或者4U等。在一些示例中，存储单元130沿第三方向Z的高度可以小于1U，使得存储单元130可以放置在计算设备100内。

以处理单元120为CPU为例，在一些示例中，每个CPU可以包括8个物理通道，每个物理通道支持与2个存储单元130电连接，这样一来，就需要设置32个存储单元130与电路板110电连接(参见图1B)，来满足两个CPU的运行需求。

可以理解地，在电路板110上设置32个存储单元130时，电路板110上的空间基本被占满。故而，在CPU的物理通道数量增多、导致32个存储单元130无法满足CPU的运行需求时，电路板110就没有多余的空间与额外的存储单元130电连接，影响了CPU运行，从而影响了计算设备100的处理性能。

而增加电路板110沿第一方向X的宽度或者沿第二方向Y的长度，使得额外的存储单元130能够与电路板110电连接，就会导致计算设备100的体积增大，从而无法放置在机柜200内。重新制作机柜200又会导致成本增加等问题。

图3A为本申请一些实施例提供的弯折部在展开状态下的结构图。图3B为本申请一些实施例提供的弯折部在被弯折状态下的结构图。图3C为本申请另一些实施例提供的弯折部在被弯折状态下的结构图。

基于此，本申请的实施例提供了一种计算设备100。计算设备100可以包括电路板110、处理单元120以及多个存储单元130。

可以理解地，本申请的上述实施例已经对计算设备100、电路板110、处理单元120和存储单元130的种类以及电连接关系等进行了举例说明，在此不再赘述。

在一些示例中，如图3A所示，电路板110可以包括第一子板111、第二子板112和弯折部113。第一子板111和第二子板112可以堆叠设置，弯折部113可以电连接第一子板111和第二子板112。

可以理解地，第一子板111的形状和面积与第二子板112的形状和面积可以相同，也可以不同。在一些示例中，如图3A所示，第二子板112的数量可以为两个。

可以理解地，如图3A和图3B所示，弯折部113能够被展开，也能够被弯折。在弯折部113被展开时，如图3A所示，第二子板112可以沿第一方向X与第一子板111相邻设置。如图3B所示，在弯折部113被弯折时，第一子板111与第二子板112能够堆叠设置，也即是，第二子板112能够沿第三方向Y位于第一子板111的一侧。

示例的，如图3A所示，第二子板112可以包括第一个第二子板112a和第二个第二子板112b。可以理解地，在弯折部113被展开时，第一个第二子板112a和第二个第二子板112b可以沿第一方向X位于第一子板111的两侧。如图3B所示，在弯折部113被弯折时，第一个第二子板112a和第二个第二子板112b均能够与第一子板111堆叠设置。

需要说明的是，第一个第二子板112a和第二个第二子板112b仅用于区分两个第二子板112，不对第二子板112做进一步限定。

在一些示例中，处理单元120可以设置于第一子板111，并与第一子板111电连接。在一些示例中，如图3A所示，处理单元120的数量为两个，两个处理单元120可以沿第一方向X间隔设置在第一子板111上。

示例的，如图3A所示，处理单元120可以包括第一处理单元120a和第二处理单元120b，第一处理单元120a和第二处理单元120b可以沿第一方向X间隔设置。需要说明的是，第一处理单元120a和第二处理单元120b仅用于区分两个不同的处理单元120，不对处理单元120做进一步限定。

由上述可知，多个存储单元130可以间隔设置于电路板110。在一些示例中，3A所示，多个存储单元130可以包括第一存储单元131和第二存储单元132。第一存储单元131可以设置于第一子板111，并与第一子板111电连接。第二存储单元132可以设置于第二子板112，并与第二子板112电连接。

可以理解地，第一存储单元131与第二存储单元132的数量可以相同，也可以不同。

可以理解地，由于处理单元120与第一子板111电连接，并且第一子板111与第二子板112电连接，使得处理单元120不仅能够与设置于第一子板111的第一存储单元131电连接，还能够与设置于第二子板112的第二存储单元132电连接。

也即是，通过设置弯折部113电连接第一子板111和第二子板112，使得第二存储单元132能够通过第二子板112与处理单元120电连接，增大了与处理单元120电连接的存储单元130(包括第一存储单元131和第二存储单元132)的数量，满足处理单元120的运行需求，提高计算设备100的处理性能。

在一些示例中，第二子板112(例如第一个第二子板112a或者第二个第二子板112b)沿第一方向X的宽度可以约为65mm，第二子板112上可以间隔设置有8个第二存储单元132。第一子板111沿第一方向X的宽度可以约为428mm，第一子板111上可以间隔设置有32个第一存储单元131。在第二子板112包括第一个第二子板112a和第二个第二子板112b时，电路板110上合计可以设置有48个存储单元130。

示例的，一个处理单元120(例如第一处理单元120a或者第二处理单元120b)可以与24个存储单元130电连接。其中，16个为第一存储单元131，另外8个为第二存储单元132。

可以理解地，相比于不设置第二子板112的方案来说，通过设置第二子板112，使得与电路板110电连接的存储单元130的数量增加了50％。也即是，通过设置第二子板112，使得电路板110能够与更多的存储单元130电连接，满足处理单元120的运行需求，提高计算设备100的处理性能。

可以理解地，由于第二存储单元132设置于第二子板112上，第一存储单元131设置于第一子板111上，这样一来，在弯折部113被弯折、第一子板111与第二子板112堆叠设置时，第二存储单元132能够沿第三方向Z位于第一存储单元131的一侧。

在一些示例中，第二子板112的一部分可以与第一子板111堆叠设置。在另一些示例中，第二子板112的全部可以与第一子板111堆叠设置。

可以理解地，在第二子板112的至少一部分与第一子板111堆叠设置时，第二子板112的至少一部分能够覆盖第一子板111。示例的，如图3A和图3B所示，第二子板112可以覆盖位于第一子板111上的一部分(一个、两个或者更多个)第一存储单元131，以及一个处理单元120的一部分。

可以理解地，沿第三方向Z，第一子板111和第二子板112之间可以具有间隔，以减小位于第一子板111上的处理单元120和第一存储单元131，与位于第二子板112上的第二存储单元132之间的相互影响。

可以理解地，由于第一子板111能够与第二子板112堆叠设置，避免了第二子板112以及与第二子板112电连接的第二存储单元132占用电路板110沿第一方向X或沿第二方向Y的空间。

也即是，通过设置第二子板112与第一子板111堆叠设置，并且弯折部113电连接第一子板111和第二子板112，能够提高计算设备100的空间利用率，使得电路板110能够在沿第一方向X的占用空间以及沿第二方向Y的占用空间不变的基础上，与更多的存储单元130电连接，使得计算设备100能够容纳更多的存储单元130，提高计算设备100的处理性能。

在一些示例中，如图3A所示，与处理单元120电连接的存储单元130不仅可以沿第一方向X位于该处理单元120的两侧，并且一部分(一个、两个或者更多个)可以位于第一子板111，另一部分(一个、两个或者更多个)可以位于与该处理单元120相对的第二子板112。

示例的，如图3B和图3C所示，以第一处理单元120a为例，与第一处理单元120a电连接的存储单元130位于第一处理单元120a沿第一方向X的两侧，并且一部分位于第一子板111，另一部分位于与第一处理单元120a相对的第一个第二子板112a。

示例的，如图3B和图3C所示，以第二处理单元120b为例，与第二处理单元120b电连接的存储单元130位于第二处理单元120b沿第一方向X的两侧，并且一部分位于第一子板111，另一部分位于与第二处理单元120b相对的第二个第二子板112b。

可以理解地，设置与处理单元120电连接的第二存储单元132位于与该处理单元120相对的第二子板112，能够减小处理单元120和与该处理单元120电连接的第二存储单元132之间的距离，缩短信号的传输路径，降低信号在传输时产生的延时以及损耗等，提高信号在处理单元120和第二存储单元132之间传输的可靠性和完整性；并且，还能够提高导电走线的布线便捷性，从而提高电路板110的加工便捷性。

在一些示例中，计算设备100沿第三方向Z的高度可以为2U、3U或者4U等，以避免计算设备100沿第三方向Z的高度过小，导致第二子板112无法与第一子板111堆叠设置。

本申请的实施例通过设置弯折部113电连接第一子板111和第二子板112，使得存储单元130(例如第二存储单元132)能够通过第二子板112和弯折部113实现与与第一子板111之间的电连接，也即是使得第二存储单元132能够实现与处理单元120之间的电连接，增大了与处理单元120电连接的存储单元130的数量，满足处理单元120的运行需求，提高计算设备100的处理性能。

并且，第一子板111和第二子板112堆叠设置，也即是使得第二子板112能够沿第三方向Z位于第一子板111的一侧，避免了第二子板112以及与第二子板112电连接的第二存储单元132占用电路板110沿第一方向X或沿第二方向Y的空间，提高计算设备100内的空间利用率。

也即是，第一子板111和第二子板112堆叠设置，能够在电路板110沿第一方向X的占用空间以及沿第二方向Y的占用空间不变的情况下，增大与电路板110电连接的存储单元130的数量，增大计算设备100能够容纳的存储单元130的数量，满足处理单元120的运行需求，提高计算设备100的处理性能。

此外，由于电路板110沿第一方向X的占用空间以及沿第二方向Y的占用空间不变，使得计算设备100沿第一方向X的宽度以及沿第二方向Y的长度可以不变，从而使得计算设备100可以放置在机柜200上，无需重新制作机柜200，降低了成本。

由上述可知，电路板110可以包括导电层，也即是，弯折部113可以包括导电层。在一些示例中，弯折部113还可以包括介质层。示例的，介质层可以为绝缘材料，以起到电隔离的作用。

在一些示例中，介质层可以包括柔性材料。示例的，可以介质层的一部分包括柔性材料，也可以介质层的全部包括柔性材料。

可以理解地，设置介质层可以包括柔性材料，使得介质层能够被弯折，从而使得弯折部113能够被弯折，无需复杂的机械结构，即可使得弯折部113能够电连接堆叠设置的第一子板111和第二子板112，降低了电路板110的成本。

在另一些示例中，弯折部113也可以包括转轴等结构，使得弯折部113能够被弯折，满足不同的使用需求。

本申请的实施例以介质层包括柔性材料为例，对电路板110的制备方法进行举例说明。

在一些示例中，电路板110可以包括衬底、多层导电层和多层绝缘材料层。多层导电层和多层绝缘材料层可以交替层叠设置于衬底的一侧。电路板110可以包括弯折区，示例的，可以将位于弯折区内的多层绝缘材料层去除，并填柔性介质层，以形成弯折部113，使得弯折部113能够被弯折。

图4为本申请一些实施例提供的导电层的结构图。

在一些示例中，如图4所示，弯折部113的导电层114的数量小于第一子板111的导电层114的数量；和/或，弯折部113的导电层114的数量小于第二子板112的导电层114的数量。

在一些示例中，如图4所示，第一子板111的导电层114的数量，与第二子板112的导电层114的数量可以相同。示例的，第一子板111和第二子板112可以分别包括16层导电层114，弯折部113可以包括6层导电层114。

可以理解地，设置弯折部113包括的导电层114的数量小于第一子板111包括的导电层114的数量和/或第二子板112包括的导电层114的数量，能够减小弯折部113包括的导电层114的数量，使得弯折部113更易于被弯折，提高电路板110的使用便捷性。

在一些示例中，如图4所示，弯折部113沿第一方向X的长度L的取值范围可以为45mm～55mm。

可以理解地，弯折部113沿第一方向X的长度L，为弯折部113在展开状态下(也即是弯折部113没有被弯折时)沿第一方向X的长度。

在一些示例中，弯折部113沿第一方向X的长度L的取值范围可以为46mm～54mm、48mm～52mm或者49mm～50mm等。示例的，弯折部113沿第一方向X的长度L的取值可以为45mm、48mm、50mm或者52mm等，满足不同的使用需求。

可以理解地，设置弯折部113沿第一方向X的长度L的取值范围为45mm～55mm，一方面，避免了弯折部113的长度过长(例如大于55mm)，导致信号的传输路径延长，造成信号传输延时以及损耗等，提高了信号在弯折部113上的传输可靠性以及完整性；另一方面，避免了弯折部113的长度过短(例如小于45mm)，导致弯折部113无法电连接堆叠设置的第一子板111与第二子板112，提高了弯折部113的使用可靠性。

可以理解地，由于弯折部113电连接第一子板111和第二子板112，使得信号在第二子板112上的第二存储单元132和第一子板111上的处理单元120之间传输时需要经过弯折部113。

在一些示例中，介质层的介电常数可以小于或等于3。

可以理解地，介质层的介电常数(英文全称：Dielectric Constant，英文简称：DK)越小，信号在弯折部113上传输时的延时就越小。故而，可以设置介质层的介电常数小于或等于3，以减小信号在弯折部113上传输时产生的延时。

可以理解地，介质层可以包括柔性材料，并且介质层的介电常数可以小于或等于3，也即是，在一些示例中，介质层可以为低介电常数(英文名称：Low DK)的柔性材料。

表1示出了信号在不同材料上传输时，每ns(单位：纳秒)的传播线长。

表1

材料	DK	每ns传播线长(单位：英寸)
			fr4(玻璃纤维环氧树脂)	4.5	5.6
Low DK的柔性材料	3	6.9

由表1可知，信号在Low DK的柔性材料(也即是介电常数小于或等于3的柔性材料)上每ns的传播线长，大于信号在fr4材料上每ns的传播线长。可以理解地，信号在介质层上每ns的传播线长越大，延时也就越小。故而，设置介质层的介电常数小于或等于3，能够减小信号在弯折部113上传输时产生的延时，提高信号的传输可靠性。

在一些示例中，介质层的介电常数可以为0.2、0.5或者1等。

图5A为本申请一些实施例提供的信号眼图。图5B为本申请另一些实施例提供的信号眼图。

在一些示例中，介质层的介质损耗因子可以小于或等于0.006。

可以理解地，介质层的介质损耗因子(英文全称：Dissipation Factor，英文简称：DF)越小，信号在弯折部113上传输时的损耗就越小。

如图5A所示，该介质层的介质损耗因子大于0.006(也即是该介质层的介质损耗因子较大)，此时，眼高较小，也即是信号损耗较大，影响了信号的完整性，导致信号的噪声以及ISI(英文全称：Inter Symbol Interference，中文名称：码间干扰)较大。

在一些示例中，可以设置弯折部113介质损耗因子小于或等于0.006，也即是，弯折部113可以为低介质损耗因子(英文名称：Low DF)的柔性材料。在一些示例中，介质层的介质损耗因子可以为0.002、0.004或者0.005等。

示例的，如图5B所示，设置弯折部113可以为Low DF的柔性材料，介质层的介质损耗因子较小，眼高较大，信号损耗较小，提高信号的完整性(英文全称：SignalIntegrality，英文简称：SI)，降低信号在传输时产生的噪声以及码间干扰，提高信号的传输可靠性。

可以理解地，设置介质层的介电常数小于或等于3，并且介质层的介质损耗因子小于或等于0.006，能够提高信号在弯折部113上传输时的可靠性以及完整性，使得在第二存储单元132和处理单元120之间传输的信号可以满足处理单元120的运行需求，提高计算设备100的运行可靠性。

也即是，本申请的实施例通过设置介质层的介电常数小于或等于3；能够减小信号在弯折部113上传输时产生的延时；通过设置介质层的介质损耗因子小于或等于0.006，能够减小信号在弯折部113上传输时产生的损耗，降低信号在传输时产生的噪声以及码间干扰。通过上述设置，能够提高信号在弯折部113上传输时的完整性和可靠性，从而提高计算设备100的运行可靠性。

图5C为本申请一些实施例提供的不同材料的损耗曲线图。

可以理解地，图5C中每一条曲线代表一种材料，横坐标示出的是信号的频率，纵坐标示出的是信号的损耗。可以理解地，在频率相同时，信号在不同材料上的损耗并不同。示例的，介质层可以选用损耗较小的材料，以减小信号在传输时的噪声，提高信号在弯折部113上传输时的完整性。

在一些示例中，介质层可以包括聚酰亚胺层和聚四氟乙烯层中的至少一个。

可以理解地，设置介质层包括聚酰亚胺(英文全称：Polyimide，英文简称：PI)层，使得弯折部113能够被弯折，从而使得弯折部113能够电连接堆叠设置的第一子板111与第二子板112。设置介质层包括聚四氟乙烯(英文全称：Poly tetra fluoroethylene，英文简称：PTFE)层，减小了介质层的介电常数以及介质损耗因子，提高了信号在弯折部113上传输的可靠性以及完整性，从而提高了计算设备100的使用可靠性。

在一些示例中，可以在聚酰亚胺层和聚四氟乙烯层上覆铜(也即是导电层)，以形成聚酰亚胺覆铜板和聚四氟乙烯覆铜板，使得信号能够在弯折部113上传输。

图6A为本申请又一些实施例提供的计算设备的结构图。图6B为本申请又一些实施例提供的计算设备的结构图。图6C为本申请又一些实施例提供的计算设备的结构图。图6D为本申请又一些实施例提供的计算设备的结构图。可以理解地，图6A和图6C为弯折部113在被展开的情况下，计算设备100的结构图。图6B和图6D为弯折部113在被弯折的情况下，计算设备100的结构图。

由上述可知，在一些实施例中，如图6A所示，电路板110可以包括相对设置的第一表面110a和第二表面110b。在一些示例中，如图6B和图6C所示，第一存储单元131可以设置于第一表面110a，第二存储单元132可以设置于第一表面110a或第二表面110b。

可以理解地，如图6A和图6B所示，由于第一子板111能够与第二子板112堆叠设置，这样一来，在第二存储单元132位于第二表面110b时，第二存储单元132能够位于第二子板112远离第一子板111的一侧，从而减小第一存储单元131与第二存储单元132之间的相互干扰，提高计算设备100的使用可靠性。

可以理解地，如图6C和图6D所示，由于第一子板111能够与第二子板112堆叠设置，这样一来，在第二存储单元132位于第一表面110a时，第二存储单元132能够位于第二子板112靠近第一子板111的一侧，也即是使得第二存储单元132能够位于第一子板111和第二子板112之间，降低了第二存储单元132被剐蹭损坏的风险，对第二存储单元132起到保护的作用。

可以理解地，将第二存储单元132设置于第一表面110a或第二表面110b，能够提高存储单元130的设置灵活性，满足不同的使用需求。

在一些示例中，多个第二存储单元132中的一部分(一个、两个或者更多个)可以设置于第一表面110a，另一部分(一个、两个或者更多个)可以设置于第二表面110b。也即是，在第二子板112与第一子板111堆叠设置时，第二存储单元132中的一部分能够位于第二子板112远离第一子板111的一侧，另一部分能够位于第二子板112靠近第一子板111的一侧。

在一些示例中，多个存储单元130的延伸方向可以相同。示例的，如图6C和图6D所示，在第二存储单元132设置于第一表面110a时，第二存储单元132可以与第一存储单元131交错设置。

可以理解地，多个存储单元130(包括第一存储单元131和第二存储单元132)的延伸方向可以相同或者近似相同。示例的，多个存储单元130可以均沿第二方向Y延伸。

可以理解地，在第二存储单元132设置于第一表面110a时，由于第一子板111与第二子板112堆叠设置，如图6D所示，使得第二存储单元132能够位于第二子板112靠近第一子板111的一侧。

可以理解地，设置第二存储单元132与第一存储单元131交错设置，也即是，第二存储单元132能够位于相邻设置的两个第一存储单元131之间，减小了第一存储单元131和第二存储单元132沿第三方向Z的占用空间，提高了计算设备100内的空间利用率。

在一些示例中，如图6D所示，计算设备100还包括导电支撑部141。导电支撑部141的一端与第一子板111电连接，导电支撑部141的另一端与第二子板112电连接。

示例的，在弯折部113被弯折时，导电支撑部141能够位于堆叠设置的第二子板112和第一子板111之间，起到支撑的作用，降低第二子板112与第一子板111发生碰撞、导致电子元件(例如处理单元120或者存储单元130)损坏的风险，提高计算设备100的使用可靠性。

此外，由于导电支撑部141的一端与第一子板111电连接，另一端与第二子板112电连接，使得导电支撑部141还能够起到导电的作用。示例的，导电支撑部141可以与第一子板111的导电层114以及第二子板112的导电层114电连接。

在一些示例中，导电支撑部141的材料可以包括金属，以提高导电支撑部141的导电性能。

在一些示例中，导电支撑部141可以包括螺柱。这样一来，使得导电支撑部141能够通过螺纹等结构与第一子板111和第二子板112电连接，提高了导电支撑部141与第一子板111和第二子板112之间电连接的便捷性，并且使得导电支撑部141能够起到导电以及支撑的作用，简化了导电支撑部141的结构，降低了导电支撑部141的成本。

由上述可知，计算设备100可以包括供电单元150。在一些示例中，供电单元150与第一子板111电连接，用于向第一存储单元131供电，且供电单元150还用于通过导电支撑部141向第二存储单元132供电。

可以理解地，由于第一存储单元131与第一子板111电连接，使得供电单元150能够通过第一子板111向第一存储单元131供电。由于导电支撑部141与第一子板111和第二子板112电连接，使得供电单元150能够通过导电支撑部141向第二存储单元132供电。示例的，供电单元150可以通过导电支撑部141向第二存储单元132提供12V的直流工作电压。

可以理解地，设置供电单元150通过导电支撑部141向第二存储单元132供电，就无需在弯折部113上设置电源走线，一方面，利于减少弯折部113的导电层114的数量，从而使得弯折部113更易于被弯折。另一方面，由于弯折部113上无需设置电源走线，避免了电源走线对信号在弯折部113上的传输造成干扰，提高了信号在弯折部113上传输的可靠性；此外，弯折部113上无需设置电源走线，能够增大导电走线在弯折部113上的布线空间，提高布线便捷性，并且还能够增大相邻的两条导电走线之间的距离，减小信号在弯折部113上传输时产生的相互干扰，进一步提高信号的传输可靠性。

在一些示例中，导电支撑部141外表面覆盖绝缘层。导电支撑部141的端部穿过绝缘层分别与第一子板111和第二子板112电连接。

可以理解地，绝缘层能够起到电隔离的作用。在一些示例中，绝缘层的材料可以包括硅胶或者橡胶等，以提高绝缘层的电隔离效果。

可以理解地，导电支撑部141的一端能够穿过绝缘层且与第一子板111电连接，导电支撑部141的另一端能够穿过绝缘层且与第二子板112电连接。

可以理解地，通过设置绝缘层覆盖导电支撑部141的外表面，使得绝缘层能够对导电支撑部141进行电隔离，降低导电支撑部141与其他导电结构之间短路的风险，提高计算设备100的使用可靠性。

图7为本申请一些实施例提供的玻纤布和导电走线的位置关系图。

在一些示例中，如图7所示，电路板110可以包括玻纤层160。玻纤层160可以包括多条玻璃纤维161，多条玻璃纤维161可以包括第一玻璃纤维161a和第二玻璃纤维161b。第一玻璃纤维161a的延伸方向与第二玻璃纤维161b的延伸方向相交。可以理解地，第一玻璃纤维161a与第二玻璃纤维161b交叉编织以形成玻纤层160。

在一些示例中，第一玻璃纤维161a可以沿第一方向X延伸，第二玻璃纤维161b可以沿第二方向Y延伸。在另一些示例中，第一玻璃纤维161a可以沿第二方向Y延伸，第二玻璃纤维161b可以沿第一方向X延伸。

可以理解地，第一玻璃纤维161a与第二玻璃纤维161b交叉编织，使得相邻的两条第一玻璃纤维161a之间具有第一缝隙D1，相邻的两条第二玻璃纤维161b之间具有第二缝隙D2。在导电走线115在玻纤层160上的正投影落入到第一缝隙D1或者第二缝隙D2之内时，信号在导电走线115上的传输延时就会增大，影响了电路板110的使用可靠性。

故而，在一些示例中，如图7所示，导电走线115在玻纤层160上的正投影的至少部分与多条玻璃纤维161相交叠。

可以理解地，设置导电走线115在玻纤层160上的正投影的至少部分可以与第一玻璃纤维161a或者第二玻璃纤维161b相交叠，能够减小导电走线115在玻纤层160上的正投影落入到相邻的两条玻璃纤维161之间的缝隙(例如第一缝隙D1或者第二缝隙D2)内的面积，减小信号在导电走线115上传输时产生的延时，提高信号的传输可靠性，从而提高电路板110的使用可靠性。

示例的，在导电走线115与玻璃纤维161(例如第一玻璃纤维161a)平行或者近似平行时，参见图7中第一导电走线1151，导电走线115在玻纤层160上的正投影与玻璃纤维161的交叠面积较小，导致导电走线115在玻纤层160上的正投影落入到第一缝隙D1或者第二缝隙D2内的面积较大，信号传输延时较高。

在一些示例中，可以在印刷导电走线115时，旋转电路板110的板材，使得导电走线115与玻璃纤维161(例如第一玻璃纤维161a)之间具有夹角，参见图7中第二导电走线1152，增大导电走线115在玻纤层160上的正投影与玻璃纤维161的交叠面积，减小导电走线115在玻纤层160上的正投影落入到第一缝隙D1或者第二缝隙D2内的面积，从而降低信号在导电走线115上的传输延时。

在另一些示例中，也可以在印刷导电走线115时，改变导电走线115的延伸方向，参见图7中第三导电走线1153，增大导电走线115在玻纤层160上的正投影与玻璃纤维161的交叠面积，减小导电走线115在玻纤层160上的正投影落入到第一缝隙D1或者第二缝隙D2内的面积，从而降低信号在导电走线115上的传输延时。

由上述可知，在一些示例中，可以设置弯折部113的介质层的介电常数小于或等于3，以减小信号在弯折部113上传输时产生的延时。可以理解地，在此基础上，设置导电走线115在玻纤层160上的正投影的至少部分与多条玻璃纤维161相交叠，能够进一步减小信号在电路板110上传输时产生的延时，使得信号能够满足处理单元120的运行需求，提高计算设备100的运行可靠性。

图8为本申请一些实施例提供的导电走线的结构图。

在一些示例中，如图8所示，电路板110可以包括过孔116。示例的，过孔可以贯穿导电层114之间的绝缘材料层(或者介质层)，以使得不同导电层114上的走线115能够电连接。

在一些示例中，如图8所示，走线115可以位于两排过孔116之间。示例的，可以设置走线115的宽度较大，也即是，可以减小走线115的边缘与过孔116之间的距离，以增大走线115的宽度，从而减小信号在走线115上传输时产生的损耗，降低信号在传输时产生的噪声以及码间干扰，提高信号的完整性，从而提高计算设备100的运行可靠性。

由上述可知，在一些示例中，可以设置弯折部113的介质层的介质损耗因子小于或等于0.006，以减小信号在弯折部113上传输时产生的损耗。可以理解地，在此基础上，设置走线115的宽度较大，能够进一步减小信号在电路板110上传输时产生的损耗，提高信号的完整性，使得信号能够满足处理单元120的运行需求，提高计算设备100的运行可靠性。

综上所述，本申请的实施例至少具有以下有益效果：

本申请的实施例通过设置弯折部113电连接第一子板111和第二子板112，使得存储单元130(例如第二存储单元132)能够通过第二子板112和弯折部113实现与与第一子板111之间的电连接，也即是使得第二存储单元132能够实现与处理单元120之间的电连接，增大了与处理单元120电连接的存储单元130的数量，满足处理单元120的运行需求，提高计算设备100的处理性能。

并且，第一子板111和第二子板112堆叠设置，也即是使得第二子板112能够沿第三方向Z位于第一子板111的一侧，避免了第二子板112以及与第二子板112电连接的第二存储单元132占用电路板110沿第一方向X或沿第二方向Y的空间，提高计算设备100内的空间利用率。

也即是，第一子板111和第二子板112堆叠设置，能够在电路板110沿第一方向X的占用空间以及沿第二方向Y的占用空间不变的情况下，增大与电路板110电连接的存储单元130的数量，增大计算设备100能够容纳的存储单元130的数量，满足处理单元120的运行需求，提高计算设备100的处理性能。

此外，由于电路板110沿第一方向X的占用空间以及沿第二方向Y的占用空间不变，使得计算设备100沿第一方向X的宽度以及沿第二方向Y的长度可以不变，从而使得计算设备100可以放置在机柜200上，无需重新制作机柜200，降低了成本。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种计算设备，其特征在于，包括：

电路板，包括第一子板、第二子板和弯折部；

所述第一子板与所述第二子板堆叠设置；

所述弯折部电连接所述第一子板和所述第二子板；

处理单元，设置于所述第一子板，并与所述第一子板电连接；以及，

多个存储单元，所述多个存储单元间隔设置于所述电路板；其中，所述多个存储单元包括第一存储单元和第二存储单元；所述第一存储单元设置于所述第一子板，并与所述第一子板电连接，所述第二存储单元设置于所述第二子板，并与所述第二子板电连接。

2.根据权利要求1所述的计算设备，其特征在于，所述弯折部包括导电层和介质层；所述介质层包括柔性材料。

3.根据权利要求2所述的计算设备，其特征在于，

所述弯折部的导电层的数量小于所述第一子板的导电层的数量；和/或，所述弯折部的导电层的数量小于所述第二子板的导电层的数量。

4.根据权利要求2或3所述的计算设备，其特征在于，所述介质层的介电常数小于或等于3；所述介质层的介质损耗因子小于或等于0.006。

5.根据权利要求2～4中任一项所述的计算设备，其特征在于，所述介质层包括聚酰亚胺层和聚四氟乙烯层中的至少一个。

6.根据权利要求1～5中任一项所述的计算设备，其特征在于，所述计算设备还包括：

导电支撑部，所述导电支撑部的一端与所述第一子板电连接，所述导电支撑部的另一端与所述第二子板电连接；

供电单元，与所述第一子板电连接，用于向所述第一存储单元供电，且所述供电单元还用于通过所述导电支撑部向所述第二存储单元供电。

7.根据权利要求6所述计算设备，其特征在于，

所述导电支撑部外表面覆盖绝缘层；所述导电支撑部的端部穿过所述绝缘层分别与所述第一子板和所述第二子板电连接。

8.根据权利要求1～7任一项所述的计算设备，其特征在于，所述电路板包括相对设置的第一表面和第二表面，所述第一存储单元设置于所述第一表面；所述第二存储单元设置于所述第一表面或所述第二表面。

9.根据权利要求2～5中任一项所述的计算设备，其特征在于，所述电路板包括玻纤层，所述玻纤层包括多条玻璃纤维；所述多条玻璃纤维包括第一玻璃纤维和第二玻璃纤维；所述第一玻璃纤维的延伸方向与所述第二玻璃纤维的延伸方向相交；

所述导电层包括导电走线，所述处理单元通过所述导电走线与所述存储单元电连接；

所述导电走线在所述玻纤层上的正投影的至少部分与所述多条玻璃纤维相交叠。

10.根据权利要求1～9中任一项所述的计算设备，其特征在于，所述第二子板的数量为两个；

所述处理单元的数量为两个，两个所述处理单元沿第一方向间隔排布；

与同一个所述处理单元电连接的存储单元，沿所述第一方向位于该处理单元的两侧，且一部分位于所述第一子板，另一部分位于与该处理单元相对的第二子板。

Images