CN115733445A - 一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片 - Google Patents
一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片 Download PDFInfo
- Publication number
- CN115733445A CN115733445A CN202211216402.6A CN202211216402A CN115733445A CN 115733445 A CN115733445 A CN 115733445A CN 202211216402 A CN202211216402 A CN 202211216402A CN 115733445 A CN115733445 A CN 115733445A
- Authority
- CN
- China
- Prior art keywords
- frequency
- transmission line
- power supply
- resistor
- filter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
Abstract
本发明提供了一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片，属于微电子与固体电子学的射频微波集成电路技术领域，包括倍频模块、第一电源滤波电路、第二电源滤波电路以及输出匹配模块，倍频模块的输入端构成芯片的输入端口并接收单端信号，倍频模块的输出端与输出匹配网络的输入端连接，输出匹配网络的输出端构成芯片的输出端口，输出只含有偶次谐波的单端信号。本发明提供的倍频器芯片在较小的芯片尺寸内实现了更高的谐波抑制与更低的倍频损耗，并且具有良好的线性度和动态范围。
Description
技术领域
本发明属于微电子与固体电子学的射频微波集成电路技术，特别是一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片。
背景技术
近年来，毫米波系统在高速率通信和高分辨率成像雷达等高端设备上具有广泛的应用，对于此类系统，其关键核心在于设计高功率、宽带和低相位噪声的本振信号源。由于毫米波振荡器对工艺波动敏感、调谐范围窄，在毫米波信号源设计上通常采用宽带低倍频损耗的倍频器作为信号源的关键核心电路。
对于倍频电路，频率的倍增可通过任何非线性半导体器件实现，如常见的非线性变阻二极管、阶跃二极管、场效应管等都能用来倍频，并且随着科研人员的不断努力亳米波倍频器芯片从倍频效率和谐波抑制度上都有很大的提升，基本的电路架构和实现方式都己相对成熟，但是目前仍存在着以下问题：
1、对于非线性电阻式倍频，所需输入功率较高，倍频损耗大；
2、毫米波频段很难实现更高的谐波抑制；
3、宽带倍频器芯片相邻谐波与工作频带出现重叠，抑制程度较差。
基于上述问题，在不影响谐波抑制度的前提下，本专利采用了改变晶体管两侧压差的方式降低倍频器的最佳输入功率，有效的减小了电路的倍频损耗。
发明内容
有鉴于此，本发明实施例提供一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片，以解决或缓解现有技术中存在的技术问题，至少提供一种有益的选择。
实现本发明目的的技术解决方案为：一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片，主要由倍频模块、第一电源滤波电路、第二电源滤波电路以及输出匹配模块组成；倍频模块的输入端构成芯片的输入端口，用于接收单端信号；倍频模块的输出端与输出匹配网络的输入端连接，用于输出一组相位相反、幅度相等的奇次谐波，以及一组相位相同、幅度相等的偶次谐波；输出匹配网络的输出端构成芯片的输出端口，用于输出只含有偶次谐波的单端信号。
第一电源滤波电路的输入端外接预设电源正极端，第一电源滤波电路的输出端与倍频模块的外接正电端相连，第二电源滤波电路的输出端外接预设电源负极端，第二电源滤波电路的输入端与倍频模块的外接负电端相连，第一电源滤波电路和第二电源滤波电路用于抑制芯片输出端口基波功率、并由芯片输出端口输出相应单端信号。
具体而言，所述倍频模块包括微带传输线TL1、基极-发射极短接晶体管D1和基极-发射极短接晶体管D2、传输线巴伦Tb1、巴伦传输线Tb2和巴伦传输线Tb3；微带传输线TL1的一端构成倍频模块的输入端，微带传输线TL1的另一端与基极-发射极短接晶体管D1的集电极和基极-发射极短接晶体管D2的发射极三者连接，基极-发射极短接晶体管D1发射极与微带传输线TL2一端相连，微带传输线TL2另一端、巴伦传输线Tb3的一端、微带传输线TL2的一端三者相连，巴伦传输线Tb3的另一端构成倍频模块的外接正电端；基极-发射极短接晶体管D2集电极和巴伦传输线Tb1的一端之间通过微带传输线TL3相连，巴伦传输线Tb1的另一端倍频模块的外接负电端；微带传输线TL2的另一端构成倍频模块的输出端。
第一电源滤波电路包括电阻R1、电阻R2、电阻R3、电阻R4，电容C1；电阻R1的一端构成第一电源滤波电路的输入端，电阻R1的另一端、电阻R2的一端以及电容C1的一端三者相连构成第一电源滤波电路的输出端，电容C1的另一端接地，电阻R2的另一端接地。
第二电源滤波电路包括电阻R3、电阻R4、电容C2、电容C3；电阻R3的一端构成第二电源滤波电路的输出端，电阻R3的另一端与电阻R4的一端、电容C2的一端三者相连构成第二电源滤波电路的输入端，电容C2的另一端接地，电阻R4的另一端接地。
输出匹配模块包括电容C3、第五微带传输线TL5；第五微带传输线TL5的一端构成输出匹配网络的输入端，第五微带传输线TL5另一端与电容C3的一端相连，电容C3的另一端构成输出匹配模块的输出端。
作为优选，所述的传输线型巴伦为Ruthroff结构。
具体而言，单端信号通过二极管后产生系列反相的奇次谐波和同相的偶次谐波，后经过巴伦传输线将两路信号的奇次谐波进行抵消，最后输出高功率的二次倍频信号。
具体而言，二倍频器芯片，两个电源电压通过电阻分压后加载到基极-发射极短接的晶体管两侧，通过调节电源电压间接调节晶体管两侧的直流压降从而降低电路所需的输入功率窗口范围。在注入功率不变的情况下，随着电源电压的提高，基极-发射极短接的晶体管两边的压降越大，所需的注入功率则会越小，导致在当前功率下的变频损耗会增大，变频效率变低。此方法可以有效地降低倍频器芯片的驱动功率，但所需的电源电压就会随之增大。
具体而言，所述电源滤波电路可一定程度上的去除电源中的纹波，防止电源噪声带来的影响，并且到地的滤波电容作为交流地，能够有效地抑制倍频器芯片输出端口基波功率，从而提高了倍频器芯片的基波抑制比。
有益效果：与现有技术相比，本发明的优点及显著效果：
（1）所述电路电路结构简单。
（2）工作频率范围宽，并且可适当调节电源电压实现更低的功率注入，与同类型倍频器相比，本发明在较小的芯片尺寸内实现了更低的倍频损耗和更高的基波与三次谐波抑制。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为本发明的电路结构图。
图2为本发明实施例中宽带高频低倍频损耗、高谐波抑制二倍频器芯片的电路版图；
图3为本发明实施例中供电电压±1.5V、输入信号功率15dBm下的基波、二次谐波和三次谐波输出功率曲线；
图4为本发明实施例中供电电压±1.5V、输入信号功率为11dBm、13dBm、15dBm、17dBm、19dBm下的输出功率曲线；
图5为本发明实施例中供电电压±1.5V、输入信号功率为11dBm、13dBm、15dBm、17dBm、19dBm下的基波输出功率曲线；
图6为本发明实施例中供电电压±1.5V、输入信号功率为11dBm、13dBm、15dBm、17dBm、19dBm下的三次谐波输出功率曲线；
图7为本发明实施例中供电电压±1.5V、输入信号功率为11dBm、13dBm、15dBm、17dBm、19dBm下的输入驻波曲线；
图8为本发明实施例中输入信号功率为15dBm、供电电压为±0.5V、±1V、±1.5V、±2V、±2.5V下的输出功率曲线；
图9为本发明实施例中在供电电压±1.5V的条件下变频损耗随着输入功率的变化曲线。
其中，图中各附图标记：
1-芯片输入端口；2-二极管的公共端；3-二极管D1的输出端口；4-二极管D2的输出端口；5-单路信号；6-芯片输出端口；7-正电加电端口；8-负电加电端口。
具体实施方式
下面结合附图和具体实施例对本发明做进一步说明。
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个组件内部的连通或两个组件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
如图1所示，本发明实施例提供了一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片包括：
倍频模块、第一电源滤波电路、第二电源滤波电路以及输出匹配模块；倍频模块的输入端构成芯片的输入端口，用于接收单端信号；倍频模块的输出端与输出匹配网络的输入端连接，用于输出一组相位相反、幅度相等的奇次谐波，以及一组相位相同、幅度相等的偶次谐波；输出匹配网络的输出端构成芯片的输出端口，用于输出只含有偶次谐波的单端信号。
在一个实施例中，第一电源滤波电路的输入端外接预设电源正极端，第一电源滤波电路的输出端与倍频模块的外接正电端相连，第二电源滤波电路的输出端外接预设电源负极端，第二电源滤波电路的输入端与倍频模块的外接负电端相连，第一电源滤波电路和第二电源滤波电路用于抑制芯片输出端口基波功率、并由芯片输出端口输出相应单端信号。
在一个实施例中，单端信号通过二极管后产生系列反相的奇次谐波和同相的偶次谐波，后经过巴伦传输线将两路信号的奇次谐波进行抵消，最后输出高功率的二次倍频信号。
在一个实施例中，二倍频器芯片，两个电源电压通过电阻分压后加载到基极-发射极短接的晶体管两侧，通过调节电源电压间接调节晶体管两侧的直流压降从而降低电路所需的输入功率窗口范围。在注入功率不变的情况下，随着电源电压的提高，基极-发射极短接的晶体管两边的压降越大，所需的注入功率则会越小，导致在当前功率下的变频损耗会增大，变频效率变低。此方法可以有效地降低倍频器芯片的驱动功率，但所需的电源电压就会随之增大。
在一个具体的实施方式中，倍频模块包括微带传输线TL1、基极-发射极短接晶体管D1和基极-发射极短接晶体管D2、传输线巴伦Tb1、巴伦传输线Tb2和巴伦传输线Tb3；微带传输线TL1的一端构成倍频模块的输入端，微带传输线TL1的另一端与基极-发射极短接晶体管D1的集电极和基极-发射极短接晶体管D2的发射极三者连接，基极-发射极短接晶体管D1发射极与微带传输线TL2一端相连，微带传输线TL2另一端、巴伦传输线Tb3的一端、微带传输线TL2的一端三者相连，巴伦传输线Tb3的另一端构成倍频模块的外接正电端；基极-发射极短接晶体管D2集电极和巴伦传输线Tb1的一端之间通过微带传输线TL3相连，巴伦传输线Tb1的另一端倍频模块的外接负电端；微带传输线TL2的另一端构成倍频模块的输出端。
在一个具体的实施方式中，第一电源滤波电路包括电阻R1、电阻R2、电阻R3、电阻R4，电容C1；电阻R1的一端构成第一电源滤波电路的输入端，电阻R1的另一端、电阻R2的一端以及电容C1的一端三者相连构成第一电源滤波电路的输出端，电容C1的另一端接地，电阻R2的另一端接地。
在一个具体的实施方式中，第二电源滤波电路包括电阻R3、电阻R4、电容C2、电容C3；电阻R3的一端构成第二电源滤波电路的输出端，电阻R3的另一端与电阻R4的一端、电容C2的一端三者相连构成第二电源滤波电路的输入端，电容C2的另一端接地，电阻R4的另一端接地。
在一个具体的实施方式中，输出匹配模块包括电容C3、第五微带传输线TL5；第五微带传输线TL5的一端构成输出匹配网络的输入端，第五微带传输线TL5另一端与电容C3的一端相连，电容C3的另一端构成输出匹配模块的输出端。
在一个优选的实施例中，所述巴伦传输线为Ruthroff结构。
实施例1
本实施例为40~80GHz宽带高频低倍频损耗、高谐波抑制二倍频器芯片。其电路结构图如图1所示，整个电路主要包括倍频模块、第一电源滤波电路、第二电源滤波电路以及输出匹配模块。
为了使电路的非线性度最大化、提高输出功率，采用基极-发射极短接形式的晶体管作为非线性核心器件。除此之外，由于二倍频器芯片工作频带可从Ka波段到W波段，为了避免晶体管的高频寄生带来的影响，本发明采用了两颗小尺寸二极管，通过单平衡结构的形式有效地提高了芯片的工作带宽与奇次谐波抑制；巴伦采用宽边耦合的Ruthroff型结构，此结构简单，耦合度强，金属间寄生电容小，具有很好的宽带特性；滤波电容作为交流地，能够有效地抑制倍频器芯片输出端口基波功率，从而提高了芯片的基波抑制度。
本发明实施例宽带高频低倍频损耗、高谐波抑制二倍频器芯片电路版图2所示，电路版图主要由芯片输入端口1、二极管的公共端2、二极管D1的输出端口3、二极管D2的输出端口4、单路信号5、芯片输出端口6、正电加电端口7、负电加电端口8组成。低频输入信号从输入端口1进入，经过输入匹配网络的微带线后分别进入两颗二极管的公共端2，由于二极管的非线性作用在3、4端口会产生两路奇次谐波反相、偶次谐波同相的多音信号，随后巴伦传输线将两路信号合成为单路信号5，其奇次谐波抵消、偶次谐波功率相互叠加，最后单路信号依次进入输出匹配微带线与电容，由端口6输出二次信号。版图中存在两个加电端口7、8，测试时分别施加+1.5V电压和-1.5V。
图3～图8分别为本发明宽带高频低倍频损耗、高谐波抑制二倍频器芯片的实测曲线，图3为供电电压±1.5V、输入信号功率15dBm下的基波、二次谐波和三次谐波输出功率曲线；图4为供电电压±1.5V、输入信号功率为11dBm、13dBm、15dBm、17dBm、19dBm下的输出功率曲线；图5为本发明实施例中供电电压±1.5V、输入信号功率为11dBm、13dBm、15dBm、17dBm、19dBm下的基波输出功率曲线；图6为本发明实施例中供电电压±1.5V、输入信号功率为11dBm、13dBm、15dBm、17dBm、19dBm下的三次谐波输出功率曲线；图7为供电电压±1.5V、输入信号功率为11dBm、13dBm、15dBm、17dBm、19dBm下的输入驻波曲线；图8为输入信号功率为15dBm、供电电压为±0.5V、±1V、±1.5V、±2V、±2.5V下的输出功率曲线；图9为供电电压±1.5V、不同输入信号功率下的倍频损耗曲线。从实测曲线中可以看出，在电压±1.5V、输入信号功率15dBm下，频率范围可覆盖40~80GHz，带内平坦度较好，倍频损耗小于10dB，谐波抑制均大于20dBc，输入驻波小于2，芯片面积0.77mm × 0.88mm，并且输入功率具有较低的窗口范围，较国内同类设计实现了更低的倍频损耗、更高的谐波抑制度。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (6)
1.一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片，其特征在于，包括倍频模块、第一电源滤波电路、第二电源滤波电路以及输出匹配模块；倍频模块的输入端构成芯片的输入端口，用于接收单端信号；倍频模块的输出端与输出匹配网络的输入端连接，用于输出一组相位相反、幅度相等的奇次谐波，以及一组相位相同、幅度相等的偶次谐波；输出匹配网络的输出端构成芯片的输出端口，用于输出只含有偶次谐波的单端信号；
第一电源滤波电路的输入端外接预设电源正极端，第一电源滤波电路的输出端与倍频模块的外接正电端相连，第二电源滤波电路的输出端外接预设电源负极端，第二电源滤波电路的输入端与倍频模块的外接负电端相连，第一电源滤波电路和第二电源滤波电路用于抑制芯片输出端口基波功率、并由芯片输出端口输出相应单端信号。
2.如权利要求1所述的一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片，其特征在于：倍频模块包括微带传输线TL1、基极-发射极短接晶体管D1和基极-发射极短接晶体管D2、传输线巴伦Tb1、巴伦传输线Tb2和巴伦传输线Tb3；微带传输线TL1的一端构成倍频模块的输入端，微带传输线TL1的另一端与基极-发射极短接晶体管D1的集电极和基极-发射极短接晶体管D2的发射极三者连接，基极-发射极短接晶体管D1发射极与微带传输线TL2一端相连，微带传输线TL2另一端、巴伦传输线Tb3的一端、微带传输线TL2的一端三者相连，巴伦传输线Tb3的另一端构成倍频模块的外接正电端；基极-发射极短接晶体管D2集电极和巴伦传输线Tb1的一端之间通过微带传输线TL3相连，巴伦传输线Tb1的另一端倍频模块的外接负电端；微带传输线TL2的另一端构成倍频模块的输出端。
3.如权利要求1所述的一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片，其特征在于：第一电源滤波电路包括电阻R1、电阻R2、电阻R3、电阻R4，电容C1；电阻R1的一端构成第一电源滤波电路的输入端，电阻R1的另一端、电阻R2的一端以及电容C1的一端三者相连构成第一电源滤波电路的输出端，电容C1的另一端接地，电阻R2的另一端接地。
4.如权利要求1所述的一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片，其特征在于：第二电源滤波电路包括电阻R3、电阻R4、电容C2、电容C3；电阻R3的一端构成第二电源滤波电路的输出端，电阻R3的另一端与电阻R4的一端、电容C2的一端三者相连构成第二电源滤波电路的输入端，电容C2的另一端接地，电阻R4的另一端接地。
5.如权利要求1所述的一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片，其特征在于：输出匹配模块包括电容C3、第五微带传输线TL5；第五微带传输线TL5的一端构成输出匹配网络的输入端，第五微带传输线TL5另一端与电容C3的一端相连，电容C3的另一端构成输出匹配模块的输出端。
6.如权利要求1所述的一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片，其特征在于所述巴伦传输线为Ruthroff结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211216402.6A CN115733445A (zh) | 2022-09-30 | 2022-09-30 | 一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211216402.6A CN115733445A (zh) | 2022-09-30 | 2022-09-30 | 一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115733445A true CN115733445A (zh) | 2023-03-03 |
Family
ID=85293367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211216402.6A Pending CN115733445A (zh) | 2022-09-30 | 2022-09-30 | 一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115733445A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117118363A (zh) * | 2023-10-24 | 2023-11-24 | 中科海高(成都)电子技术有限公司 | 一种高谐波抑制的有源二倍频电路 |
-
2022
- 2022-09-30 CN CN202211216402.6A patent/CN115733445A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117118363A (zh) * | 2023-10-24 | 2023-11-24 | 中科海高(成都)电子技术有限公司 | 一种高谐波抑制的有源二倍频电路 |
| CN117118363B (zh) * | 2023-10-24 | 2024-01-26 | 中科海高(成都)电子技术有限公司 | 一种高谐波抑制的有源二倍频电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220321066A1 (en) | PA Output Matching Circuit, RF Front-end Module and Wireless Device | |
| Zhao et al. | A 160-GHz subharmonic transmitter and receiver chipset in an SiGe HBT technology | |
| CN102522953B (zh) | 一种基于dhbt工艺的有源毫米波亚谐波单片集成混频器电路 | |
| CN109245726B (zh) | 一种适用于极高频的双推式倍频器 | |
| US8773224B2 (en) | Frequency multiplier | |
| CN115733445A (zh) | 一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片 | |
| CN112615590A (zh) | 一种基于双平衡混频的tsm-pi三倍频器 | |
| US7245164B2 (en) | Radio frequency doubler | |
| EP3577756B1 (en) | A broadband frequency tripler | |
| US7592872B2 (en) | Differential amplifier with single ended output | |
| CN111682848B (zh) | 一种基于cmos工艺的太赫兹三倍频器 | |
| Mazzanti et al. | A 24GHz sub-harmonic receiver front-end with integrated multi-phase LO generation in 65nm CMOS | |
| Bilato et al. | A 114-126 GHz frequency quintupler with> 36 dBc harmonic rejection in 0.13 μm SiGe BiCMOS | |
| Li et al. | A 5.1 dBm 127–162 GHz frequency sextupler with broadband compensated transformer-based baluns in 22nm FD-SOI CMOS | |
| CN218570197U (zh) | 一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片 | |
| CN112953395B (zh) | 一种逆f类压控振荡器及芯片 | |
| JP3395704B2 (ja) | 周波数変換装置 | |
| Ming et al. | A C-band commutated-LC-negative-R delay circuit with harmonic power recycling achieving 1.5-ns delay, 1.4-GHz BW, and 6-dB IL | |
| JP3929254B2 (ja) | 高周波回路及びそれを用いた通信装置 | |
| Chiou et al. | A 5 to 10.5 GHz low-power wideband I/Q transmitter with integrated current-mode logic frequency divider | |
| CN113746428B (zh) | 一种基于负阻增强的太赫兹振荡器 | |
| CN220440670U (zh) | 一种基于双重脉冲幅度倍化倍频电路的x波段倍频器 | |
| Li et al. | A broadband and miniaturized V-band passive MMIC frequency doubler | |
| CN220139526U (zh) | 一种宽带宽混频器 | |
| CN110971200A (zh) | 一种新型双频带高效f类功率放大器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |