CN115732557A - 具有高k材料场板的鳍式场效应晶体管（finfet） - Google Patents

具有高k材料场板的鳍式场效应晶体管（finfet） Download PDF

Info

Publication number
CN115732557A
CN115732557A CN202211004794.XA CN202211004794A CN115732557A CN 115732557 A CN115732557 A CN 115732557A CN 202211004794 A CN202211004794 A CN 202211004794A CN 115732557 A CN115732557 A CN 115732557A
Authority
CN
China
Prior art keywords
layer
fin
region
dielectric layer
oxide material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211004794.XA
Other languages
English (en)
Inventor
M-Y·庄
U·阿格拉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN115732557A publication Critical patent/CN115732557A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请题为“具有高K材料场板的鳍式场效应晶体管(FINFET)”。一个示例包括包含鳍式场效应晶体管(FinFET，图13)的集成电路(IC)。该FinFET(图13)包括带有鳍状物(204)的衬底(202)，该鳍状物(204)从衬底(202)的表面延伸。鳍状物(204)包括源极区(408)、漏极区(406)和与漏极区(406)相邻的漂移区(402)。鳍状物(402)还包括在漂移区(402)的第一侧面(804)、第二侧面(806)和第三侧面(808)上的场板(FP)介电层(802)。FP介电层(802)包括高K材料(504)。

Description

具有高K材料场板的鳍式场效应晶体管(FINFET)
技术领域
本说明书涉及电子电路，特别是具有高K材料场板的FinFET。
背景技术
场效应晶体管(FET)可以以多种方式形成，以服务于集成电路和其他器件的多种用途。FET在一些集成电路中被形成为“平面”器件，即形成为其中传导沟道具有在平行于衬底的主表面的方向上延伸的宽度和长度的器件。FET可以被形成在衬底的绝缘体上硅(SOI)层中或体硅衬底中。
也可以制造具有非平面传导沟道的FET。在此类非平面FET中，晶体管沟道的长度或宽度在竖直方向上(即在垂直于衬底的主表面的方向上)定向。这些类型的FET具有形成在一个或多个沟槽之间的一个或多个沟道脊。在通常被称为鳍式场效应晶体管(FinFET)的这样一种类型的器件中，传导沟道的宽度被定向在竖直方向上，而沟道的长度被定向为平行于衬底的主表面。通过沟道的这种定向，FinFET可以被构造成具有比平面FET更宽的传导沟道，以便产生比占用相同量的集成电路面积(平行于衬底的主表面的面积)的平面FET更大的电流驱动。
发明内容
一个示例包括包含鳍式场效应晶体管(FinFET)的集成电路(IC)。该FinFET包括衬底，该衬底具有从衬底的表面延伸的鳍状物。该鳍状物包括源极区、漏极区和与漏极区相邻的漂移区。该鳍状物还包括在漂移区的第一侧面、第二侧面和第三侧面上的场板(field-plating,FP)介电层。该FP介电层包括高K材料。
另一示例包括用于制造包括FinFET的IC的方法。该方法包括在硅衬底的半导体表面上形成鳍状物和在鳍状物上形成介电层。该介电层包括高K材料。该方法进一步包括蚀刻介电层以在鳍状物的漂移区的第一侧面、第二侧面和第三侧面上形成FP介电层以及在FP介电层上形成场板(field-plate)。
另一示例包括包含FinFET的IC。该FinFET包括衬底和从衬底的表面延伸的鳍状物。该鳍状物包括源极区、漏极区、与漏极区相邻的漂移区，以及与漂移区和源极区相邻的体区。该FinFET还包括在漂移区的第一侧面、第二侧面和第三侧面上的FP介电层。该FP介电层包括高K材料。该FinFET进一步包括在体区的第一侧面、第二侧面和第三侧面上的氧化物材料层。
附图说明
对于各种示例的详细描述，现在将参考附图，其中：
图1示出了用于制造包括场板的鳍式场效应晶体管(FinFET)的示例方法的流程图；
图2示出了形成在衬底上的示例鳍状物；
图3示出了在鳍状物周围应用于衬底的浅沟槽隔离的示例；
图4示出了鳍状物的示例漂移区和体区；
图5示出了在蚀刻光刻胶层之后和去除光刻胶层之前具有第一氧化物层、高K材料层和光刻胶层的示例鳍状物的横截面图；
图6示出了具有以场板图案蚀刻的第一氧化物材料层和高K材料层的示例鳍状物的透视图；
图7示出了示例鳍状物沿着漂移区的横截面图；
图8示出了形成在鳍状物的漂移区上的场板的示例；
图9示出了具有第二氧化物层和场板的示例鳍状物的横截面图；
图10示出了具有第二氧化物层和场板的示例鳍状物的透视图；
图11示出了具有形成在第二氧化物层和一部分场板上方的栅极区的示例鳍状物的横截面图；
图12示出了示例鳍状物的一个透视图，其中栅极区形成在鳍状物的三个侧面上；
图13示出了示例鳍状物的另一透视图，其中栅极区形成在鳍状物的三个侧面上。
具体实施方式
本说明书涉及电子电路，特别是具有高K材料场板(field-plating)的FinFET。
栅极场板被用在平面晶体管中以增加漏极击穿电压并减少泄漏电流。本文公开的鳍式场效应晶体管(FinFET)包括形成在鳍状物的三个侧面上的场板。更具体地，场板被设置在鳍状物的漂移区的三个侧面上。如本文所用，术语“高K”是指介电常数大于二氧化硅的介电常数，并且如本文所述，场板包括这样的高K材料(例如高K材料层)，其可促进相对于包括仅氧化物场板层的典型FinFET的更低比导通电阻(RSP)而不影响本文所述的FinFET的击穿电压。公开了一种用于制造具有高K材料场板的FinFET的方法。
图1示出根据本公开的用于制造具有包括场板的鳍式场效应晶体管(FinFET)的集成电路的示例方法100的流程图。尽管为方便起见按顺序描绘，但所示出的至少一些动作可以以不同的顺序执行和/或并行执行。此外，一些实施方式可能只执行所示出的一些动作。
在框102中，在衬底中形成掩埋层和/或阱层。该衬底可以是体硅、绝缘体上硅(SOI)、硅锗、砷化镓等。在一个示例中，减小表面场(RESURF)层形成在SOI衬底的氧化物层上。在另一示例中，N型层形成在体硅衬底中并且RESURF层形成在N型层上。
在框104中，在衬底上形成鳍状物。该鳍状物可以通过蚀刻衬底以创建衬底材料的鳍状物来形成。在方法100的一些实施方式中，在框102中形成掩埋层和/或阱层之后，在衬底上生长外延层(例如，单晶硅)，并且蚀刻该外延层以形成鳍状物。尽管为了清楚起见，在此参考单个鳍状物，但实际上，可以形成任何数量的鳍状物。图2示出形成在衬底202上的示例鳍状物204和设置在鳍状物204下方的RESURF层206。示例鳍状物可以具有约0.15微米的宽度和约0.4微米的高度。
在框106中，形成额外的掩埋结构和/或阱结构。例如，可以将杂质添加到鳍状物的硅中以调整FinFET的阈值电压或其他参数。在方法100的一些实施方式中，可以在鳍状物204的一部分上形成N型漂移层以提高FinFET中的漏极击穿电压，和/或可以通过在鳍状物204的基部处进行注入来形成RESURF层。
在框108中，在衬底202上形成浅沟槽隔离(STI)。如本文更详细描述的，该STI将在框122处形成的栅极区与衬底202隔离开。STI形成可以包括在衬底202上沉积诸如二氧化硅之类的介电材料以填充鳍状物204周围的空间，并将介电材料蚀刻至期望的厚度，从而暴露鳍状物204的期望高度。图3示出在鳍状物204周围施加到衬底202的STI 306。
在框110中，在鳍状物204和STI 306上形成第一氧化物层。第一氧化物层可以是各种介电层中的任何一种(例如二氧化硅)，并且在一些实施方式中可以具有小于约200埃的厚度。
在框112中，在框110中形成的第一氧化物层上方施加高K材料层。作为一个示例，高K材料层可以由各种高K材料中的任何一种(例如氮化物)形成。如本文更详细描述的，高K材料层的厚度可以大于在框110中形成的第一氧化物材料层的厚度。在框114中，在框112中形成的高K材料层上方施加一层光刻胶材料。光刻胶材料对第一氧化物材料层和高K材料层进行图案化，以便在鳍状物204的漂移区上创建场板介电层。图4示出鳍状物204的示例漂移区402和体区404。漂移区402与漏极区406和体区404相邻。体区404与源极区408和漂移区402相邻。
在框116中，在框110中形成的第一氧化物材料层和在框112中形成的高K材料层被蚀刻以在鳍状物204的漂移区402上创建场板电介质的一部分(场板介电层的一部分)。例如，第一氧化物层和高K材料层分别从鳍状物204中除漂移区402的表面之外的所有表面去除。可应用湿法蚀刻来去除第一氧化物层和高K材料层。第一氧化层和高K材料层的蚀刻可在分离的蚀刻工艺中进行，使得首先以场板图案蚀刻高K材料层，然后以场板图案蚀刻第一氧化物材料层。图5示出在蚀刻之后和去除光刻胶层506之前在鳍状物204上的第一氧化物层502、高K材料层504和光刻胶层506的横截面图。由蚀刻产生的底切部508创建相对于增加电场并降低击穿电压的尖角(例如90°)的增加击穿电压的平滑角。
图6示出具有以场板图案蚀刻的第一氧化物材料层和高K材料层的示例鳍状物的透视图。该高K材料层602在鳍状物204的漂移区402的三个侧面上覆盖第一氧化物材料层604。因此，如本文更详细描述的，高K材料层602和第一氧化物材料层604构成最终的场板介电层的一部分。在FinFET的这个制造阶段中暴露出鳍状物204的剩余部分。图7示出示例鳍状物204沿着漂移区402的横截面图。图7的横截面图提供了在鳍状物204的漂移区402的三个侧面上覆盖氧化物材料层604的高K材料层602的更好视图。
在框118中，在鳍状物204和STI 306上形成(例如，生长)第二氧化物层。在一些实施方式中，该第二氧化物层可以与第一氧化物层(例如，二氧化硅)是相同的材料，并且可以具有与第一氧化物层相同或相似的厚度(例如，小于约200埃)。例如，在框116处形成的第二氧化物层对于5伏的栅极氧化物来说可以是大约120埃厚，并且对于3伏的栅极氧化物来说可以是大约80埃厚。因此，在高K材料层上方生长第二氧化物层将在鳍状物204的漂移区402上方形成完整的场板介电层。图8示出形成在鳍状物204的漂移区402上的场板介电层802的平面图。场板电介质802形成在漂移区402的三个侧面(侧面804、侧面806和侧面808)上。侧面808与侧面804相对。图9示出在鳍状物204(包括体区404的第一侧面、第二侧面和第三侧面)上形成的第二氧化物层902和场板电介质802的横截面图。图9的示例表明场板电介质802由第一氧化物层604、高K材料层602和第二氧化物层902形成。因此，第二氧化物层902既可以与场板电介质802相邻，也可以是场板电介质802的一部分。
在框120中，将诸如多晶硅的导电层沉积在鳍状物204的第二氧化物层902上，包括在鳍状物204的场板电介质802的至少一部分上。在导电层上方施加一层光刻胶材料。光刻胶材料对导电层进行图案化以便在体区404上创建栅极区并且在鳍状物204的一部分漂移区402上创建场板。图10示出施加于鳍状物204的导电层1002和光刻胶材料1004的横截面图。在框122中，蚀刻导电层以在体区404上形成栅极区并在鳍状物204的一部分漂移区402上形成场板。图11示出通过蚀刻导电层1002形成在体区404上的栅极区1102A和形成在鳍状物204的一部分漂移区402上的场板1102B的横截面图。图11还示出了设置在鳍状物204下方的衬底202和RESURF层206。
图12示出示例鳍状物204的透视图，其中栅极区1202形成在鳍状物204的三个侧面上。栅极区1202因此形成在场板802上方和鳍状物402的体区404上方。在图12中，透视图包括展示出场板电介质802的横截面图的切除区1204。场板电介质802被展示为包括第一氧化物层604、高K材料层602和第二氧化物层902。场板电介质802以及因此第一氧化物层604、高K材料层602和第二氧化物层902被布置为覆盖漂移区402的三个侧面(侧面804、侧面806和侧面808)。图13示出了形成在鳍状物204上的栅极区1102A和场板1102B的另一透视图。在框124处，漏极区形成在漂移区402附近，并且源极区形成在体区404附近。例如，在NMOSFinFET中，P型掺杂剂被注入体区404中，并且N型掺杂剂被注入源极区408和漏极区406中。
在框126中，执行后段工序(back end of line，BEOL)处理。例如，金属端子和/或布线迹线被添加到源极区408、漏极区406和栅极区902。
出于简化解释的目的，贯穿本公开采用术语“上覆”、“上覆的”、“下伏”和“下伏的”(以及派生词)来表示沿选定取向的两个邻近表面的相对位置。另外，贯穿本公开所采用的术语“顶部”和“底部”表示沿选定取向的对置表面。类似地，术语“上部”和“下部”表示沿选定取向的相对位置。实际上，贯穿本公开所使用的示例表示一个选定取向。然而，在所描述的示例中，选定取向是任意的且其它权项在本公开的范围内是可能的(例如，倒置、旋转90度等)。
以上描述的是本发明的一些示例。当然，出于描述本发明的目的而描述组件或方法的每种可能的组合是不可能的，但是本领域的普通技术人员将认识到本发明的许多进一步的组合和排列是可能的。因此，本发明旨在涵盖落入包括所附权利要求的本申请范围内的所有这些变更、修改和变化。

Claims (20)

1.一种集成电路IC，其包括鳍式场效应晶体管FinFET，所述FinFET包括：
带有鳍状物的衬底，所述鳍状物从所述衬底的表面延伸，所述鳍状物包括：
源极区；
漏极区；
与所述漏极区相邻的漂移区；
所述鳍状物的体区，所述体区在所述漂移区与所述源极区之间延伸；以及
在所述漂移区的第一侧面、第二侧面和第三侧面上的场板介电层即FP介电层，所述FP介电层包括高K材料。
2.根据权利要求1所述的IC，其中所述FP介电层进一步包括：
包含所述高K材料的高K材料层；以及
至少一个氧化物材料层。
3.根据权利要求1所述的IC，其中所述FP介电层包括：
第一氧化物材料层，其覆盖所述漂移区的所述第一侧面、所述第二侧面和所述第三侧面中的每一个以及所述鳍状物的所述体区；
所述高K材料上覆于覆盖所述漂移区的所述第一氧化物材料层的一部分；以及
覆盖所述高K材料的第二氧化物材料层。
4.根据权利要求1所述的IC，其中
氧化物材料层被沉积在所述体区和所述漂移区的第一侧面、第二侧面和第三侧面上。
5.根据权利要求4所述的IC，其中所述FP介电层包含作为第一氧化物材料层的所述氧化物材料层,并且进一步包括：
包含所述高K材料的高K材料层；和
第二氧化物材料层。
6.根据权利要求4所述的IC，其中所述氧化物材料层形成所述FP介电层的一部分。
7.根据权利要求4所述的IC，其进一步包括在所述体区的所述第一侧面、所述第二侧面和所述第三侧面上的所述氧化物材料层上的导电层。
8.根据权利要求7所述的IC，其中所述导电层的一部分设置在所述FP介电层上以及所述漂移区的所述第一侧面的至少一部分、所述第二侧面的至少一部分和所述第三侧面的至少一部分上。
9.根据权利要求1所述的IC，其进一步包括形成在所述FP介电层上的多晶硅栅极。
10.一种用于制造包括鳍式场效应晶体管FinFET的集成电路的方法，所述方法包括：
在硅衬底的半导体表面上形成鳍状物；
在所述鳍状物上形成介电层，所述介电层包括高K材料；
蚀刻所述介电层以在所述鳍状物的漂移区的第一侧面、第二侧面和第三侧面上形成场板介电层即FP介电层；以及
在所述场板介电层即FP介电层上形成场板。
11.根据权利要求10所述的方法，其中形成所述介电层包括：
在所述鳍状物上形成至少一个氧化物材料层；以及
在所述鳍状物上形成包含所述高K材料的高K材料层。
12.根据权利要求11所述的方法，其中所述至少一个氧化物材料层包括第一氧化物材料层和第二氧化物材料层，并且其中形成所述介电层进一步包括：
所述鳍状物的所述漂移区的所述第一侧面、所述第二侧面和所述第三侧面上形成所述第一氧化物材料层；
在所述第一氧化物材料层上方形成所述高K材料层；以及
在所述高K材料层上方以及所述鳍状物的体区的第一侧面、第二侧面和第三侧面上方形成所述第二氧化物材料层。
13.根据权利要求10所述的方法，其中形成所述介电层：
在所述鳍状物上形成氧化物层；
在所述氧化物层上方沉积包含所述高K材料的高K材料层；
在所述鳍状物的所述漂移区上方以场板图案蚀刻所述高K材料层；和
从所述鳍状物的剩余部分蚀刻所述氧化物层的暴露部分。
14.根据权利要求13所述的方法，其中所述氧化物层是第一氧化物材料层，所述方法进一步包括在所述高K材料层上方以及所述鳍状物的体区的第一侧面、第二侧面和第三侧面上方形成第二氧化物材料层，所述体区在所述漂移区与所述鳍状物的源极区之间延伸以在所述漂移区上方形成所述场板。
15.根据权利要求14所述的方法，其进一步包括在所述场板上方和所述体区上方形成多晶硅栅极。
16.根据权利要求10所述的方法，其进一步包括：
在所述鳍状物的靠近所述漂移区的一端上形成漏极区；和
在所述鳍状物的相对于所述漂移区的相对端上形成源极区。
17.一种集成电路IC，其包括鳍式场效应晶体管FinFET，所述FinFET包括：
衬底；
从所述衬底的表面延伸的鳍状物，所述鳍状物包括：
源极区；
漏极区；
与所述漏极区相邻的漂移区；和
与所述漂移区和所述源极区相邻的体区；
在所述漂移区的第一侧面、第二侧面和第三侧面上的场板介电层即FP介电层，所述FP介电层包含高K材料；以及
在所述体区的第一侧面、第二侧面和第三侧面上的氧化物材料层。
18.根据权利要求17所述的IC，其中所述FP介电层进一步包括：
包含所述高K材料的高K材料层；和
所述氧化物材料层。
19.根据权利要求18所述的IC，其中所述氧化物材料层是第一氧化物材料层，所述FP介电层包括：
覆盖所述漂移区的所述第一侧面、所述第二侧面和所述第三侧面中的每一个的所述第一氧化物材料层；
覆盖上覆于所述漂移区的所述第一氧化物材料层的部分的所述高K材料层；以及
覆盖所述高K材料层的第二氧化物材料层。
20.根据权利要求17所述的IC，其进一步包括形成在所述FP介电层和所述氧化物材料层上方的多晶硅栅极。
CN202211004794.XA 2021-08-26 2022-08-22 具有高k材料场板的鳍式场效应晶体管（finfet） Pending CN115732557A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/458,122 US20230067590A1 (en) 2021-08-26 2021-08-26 Fin field-effect transistor (finfet) with a high-k material field-plating
US17/458,122 2021-08-26

Publications (1)

Publication Number Publication Date
CN115732557A true CN115732557A (zh) 2023-03-03

Family

ID=85285749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211004794.XA Pending CN115732557A (zh) 2021-08-26 2022-08-22 具有高k材料场板的鳍式场效应晶体管（finfet）

Country Status (2)

Country Link
US (1) US20230067590A1 (zh)
CN (1) CN115732557A (zh)

Also Published As

Publication number Publication date
US20230067590A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US11088248B2 (en) LDD-free semiconductor structure and manufacturing method of the same
US11158739B2 (en) Semiconductor structure having field plate and associated fabricating method
US9837321B2 (en) Nonplanar device and strain-generating channel dielectric
KR100694641B1 (ko) 응력변형된 트랜지스터, Ｆｉｎ ＦＥＴ 및 그 형성방법
US9741604B2 (en) MOSFETs with channels on nothing and methods for forming the same
US10431673B2 (en) Semiconductor devices
US20080296702A1 (en) Integrated circuit structures with multiple FinFETs
US9306058B2 (en) Integrated circuit and method of manufacturing an integrated circuit
US20050285186A1 (en) Semiconductor device and method of fabricating the same
US8350269B2 (en) Semiconductor-on-insulator (SOI) structure and method of forming the SOI structure using a bulk semiconductor starting wafer
KR100769418B1 (ko) 반도체장치 및 그 제조방법
US20220393021A1 (en) Uniform implant regions in a semiconductor ridge of a finfet
CN110416304A (zh) 半导体装置
US10262998B2 (en) Semiconductor device and method of manufacturing the same
US10290712B1 (en) LDMOS finFET structures with shallow trench isolation inside the fin
US8129778B2 (en) Semiconductor devices and methods for making the same
US9324786B2 (en) Semiconductor device and method for fabricating the same
US20230067590A1 (en) Fin field-effect transistor (finfet) with a high-k material field-plating
US11658184B2 (en) Fin field effect transistor with merged drift region
US11508842B2 (en) Fin field effect transistor with field plating
US20220140092A1 (en) Field-plate trench fet and associated method for manufacturing
CN114256149A (zh) 鳍式场效应晶体管的制造方法及一鳍式场效应晶体管结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication