CN115708353A - 信号处理方法以及信号处理器 - Google Patents

Abstract

一种信号处理方法，包含以下步骤：通过信号接收电路接收输入信号，并解析输入信号以产生多个位码；通过移位寄存器依据时间序列暂存第一部分的多个位码，并在移位寄存器存满时启动解码器；当第一部分的多个位码符合解码表规则以及边界检测规则时，通过解码器依据第一部分的多个位码进行边界校准。

Description

信号处理方法以及信号处理器

技术领域

本公开中所述实施例内容是有关于一种信号处理方法以及信号处理器，特别是关于一种关于解码边界校准的信号处理方法以及信号处理器。

背景技术

在10BASE-T1S的规范中，物理层将需要传递的4B符号(4B Symbol)通过4B/5B编码转换成5B符号(5B Symbol)，接着5B符号会经过差分曼彻斯特编码(DifferentialManchester Encoding,DME)将每个位码转换成DME符号(DME Symbol)，并以序列传输的方式来进行双方数据的传递。然而在数据传递的过程中，受到通道影响(Channel Effect)与射频干扰(Radio Frequency)等因素，接收端有机率在一开始接收数据的过程中损失或遗失DME符号而造成5B边界(5B Boundary)检测错误。因此，需要5B边界检测策略来解决此问题。

发明内容

本公开的一些实施方式是关于一种信号处理方法，包含以下步骤：通过信号接收电路接收输入信号，并解析输入信号以产生多个位码；通过移位寄存器依据时间序列暂存第一部分的多个位码，并在移位寄存器存满时启动解码器；当第一部分的多个位码符合解码表规则以及边界检测规则时，通过解码器依据第一部分的多个位码进行边界校准。

本公开的一些实施方式是关于一种信号处理器，包含信号接收电路、移位寄存器以及解码器。信号接收电路用以接收输入信号，并解析输入信号以产生多个位码。移位寄存器依据时间序列暂存第一部分的多个位码。解码器用以在移位寄存器存满时启动，并用以当第一部分的多个位码符合解码表规则以及边界检测规则时，依据第一部分的多个位码进行边界校准。

综上所述，本公开的信号处理方法以及信号处理器能让使用者根据自行设定多个5B符号的组合来进行5B边界检测的策略，能弹性地根据不同情况去调整边界检测规则是否要更加严谨或放宽，并且在10BASE-T1S的规范中也能有效避免SSD(H)或BEACON(N)的误判，使检测5B边界的正确率能有效提升。

附图说明

为了让本公开的上述和其他目的、特征、优点与实施例能够更明显易懂，附图说明如下：

图1是依照本公开一些实施例所描绘的信号处理器的示意图；

图2是依照本公开一些实施例所描绘的信号处理方法的流程图；

图3是依照本公开一些实施例所描绘的4B/5B编码对照图；

图4是依照本公开一些实施例所描绘的信号处理方法的操作示意图；

图5是依照本公开一些实施例所描绘的信号处理方法的操作示意图；以及

图6是依照本公开一些实施例所描绘的数据格式的示意图。

具体实施方式

在本文中所使用的术语“耦接”也可指“电性耦接”，且术语“连接”也可指“电性连接”。“耦接”及“连接”也可指两个或多个元件相互配合或相互互动。

参考图1。图1是依照本公开一些实施例所描绘的信号处理器100的示意图。以图1示例而言，信号处理器100包含信号接收电路110、移位寄存器130以及解码器150。在连接关系上，信号接收电路110耦接于移位寄存器130，寄存器130耦接于解码器150。

上述信号处理器100的配置仅为示例的目的，信号处理器100的各种配置皆在本公开的范围中。关于信号处理器100的详细操作方式，将在下面配合图2一并进行说明。

请参考图2。图2是依照本公开一些实施例所描绘的信号处理方法200的流程图。信号处理方法200可应用于如图1的信号处理器100。以下请一并参考图1以及图2。

请先参考图3。图3是依照本公开一些实施例所描绘的4B/5B编码对照图。在部分实施例中，本发明的图1的信号处理器和图2的信号处理方法适用于如图3所描绘的4B/5B编码对照图。

举例而言，符号名称0对应的4B编码的位码为0000，符号名称0对应的5B编码的位码为11110。其余依此类堆。需注意的是，在部分实施例中，当接收或传送位码时，由最低有效位(LSB)传送。即，当与符号名称0对应的5B编码的位码为11110时，信号接收电路110的接收顺序为0、1、1、1、1。其余依此类推。

请继续参考图2。在步骤S210中，通过信号接收电路接收输入信号并解析输入信号以产生多个位码。在部分实施例中，输入信号是由信号发射器(未示出)所传送，并由如图1所示的信号接收电路110所接收。在部分实施例中，信号接收电路110接收输入信号后，解析输入信号中的曼彻斯特编码符号以产生多个位码，并将多个位码依序传送至移位寄存器130暂存。

在步骤S230中，通过移位寄存器依据时间序列暂存多个位码，并在移位寄存器的多个暂存空间存满多个位码时启动解码器。在部分实施例中，如图1所示的移位寄存器130依据时间序列暂存多个位码。在部分实施例中，如图1所示的移位寄存器130依据时间序列暂存多个位码，当位码存满移位寄存器130的暂存空间后，如图1所示的解码器150启动。在部分实施例中，在解码器150解出5B边界之前，若接收到新的位码，解码器150会更新移位寄存器130并将最旧的位码进行排除。

请一并参考图4。图4是依照本公开一些实施例所描绘的信号处理方法200的操作示意图。在部分实施例中，图4是依据图1中的移位寄存器130所描绘的信号处理方法200的操作示意图。如图4所示，在时间T时，如图1所示的信号接收电路110接收输入信号，输入信号包含位码0001100011001000010011011。

如图4所示，在部分实施例中，以5码进行编码的情况下，如图1所示的移位寄存器130包含3个5码的暂存空间132A、132B、132C。如图4所示，子移位寄存器132A至132C分别包含5个暂存格可暂存5个位码。

如图4所示，移位寄存器130依据时间序列暂存输入信号的位码。

在时间T+15t时，移位寄存器130的暂存空间132A至132C存满位码110000110010000。此时，如图1所示的解码器150启动。另一方面，在时间T至时间T+15t时，由于移位寄存器130尚未存满位码，解码器150不启动。

请继续参考图2。在步骤S240中，判断暂存于移位寄存器中的多个位码是否符合解码表规则以及边界检测规则。在部分实施例中，步骤S240由如图1所示的解码器150所执行。

在部分实施例中，边界检测规则由使用者设定。

当在步骤S240中判定暂存于移位寄存器中的多个位码符合解码表规则以及边界检测规则时，执行步骤S250。在步骤S250中，通过解码器依据暂存于移位寄存器中的多个位码进行边界校准。

另一方面，当在步骤S240中判定暂存于移位寄存器中的多个位码不符合解码表规则以及边界检测规则时，回到步骤S230，由如图1所示的解码器150等待移位寄存器130持续更新位码直到暂存于移位寄存器130中的多个位码符合解码表规则以及边界检测规则。

请参考图5。图5是依照本公开一些实施例所描绘的另一信号处理方法200的操作示意图。在部分实施例中，图5是依据图1中的移位寄存器130所描绘的信号处理方法200的操作示意图。如图5所示，在时间T时，在步骤S210中，如图1所示的信号接收电路110接收输入信号。输入信号包含位码zzz1100011001000010011011，其中z为损毁的数据。

在部分实施例中，当判定到具有数据损毁的位码时，解码器150将数据损毁的位码认定为SILENCE(I)，所对应的符号名称为I。

举例而言，请参考图5。在时间T+15t时，暂存空间132A暂存的位码为zzz11，暂存空间132B暂存的位码为00011，暂存空间132C暂存的位码为00100。解码器150依据如图3所示的解码表300判定与暂存空间132A所储存的5码位码相对应的符号名称为I，与暂存空间132B所储存的5码位码相对应的符号名称为J，与暂存空间132C所储存的5码位码相对应的符号名称为H。

在部分实施例中，解码器150还用以判定移位寄存器130所暂存的位码是否符合边界检测规则，以下将对边界检测规则进行说明。

在部分实施例中，特定符号名称包含符号名称J、符号名称H、符号名称N、符号名称T。在部分实施例中，符号名称J为同步J(SYNC(J))，符号名称H为数据流开头分隔符号H(SSD(H))，符号名称N为信标N(BEACO(N))，符号名称T为心跳T(HB(T))。

请参考图6。图6是依照本公开一些实施例所描绘的数据格式的示意图。图6中示出了4种常见的5B编码的数据格式。第一种为数据包标头类型一(Packet Header Type 1)，由多个符号名称J后接两个符号名称H后接数据的型态所组成。第二种为数据包标头类型二(Packet Header Type 2)，由多个符号名称J后接符号名称T后接符号名称R所组成。第三种为PLCA命令(PLCA Command)，由五个符号名称N所组成。第四种为心跳命令(HeartbeatCommand)，由五个符号名称T所组成。

由图6可得知，符号名称J的后面会接符号名称J、符号名称H或符号名称T。在部分实施例中，当如图1所示的解码器150判定与如图4所示的暂存空间132A所暂存的多个位码对应的符号名称为J时，解码器150即依据移位寄存器130所暂存的多个位码锁定解码边界以进行解码。

由于符号名称H与符号名称N在5B编码下均只有1码的数值为1，造成只要出现连续的符号名称H与符号名称N的组合则很容易将两个混淆而造成判断错误。由图6可得知，根据10BASE-TIS的规格与传输格式，符号名称H只会出现两个后，会接符号名称0至F的数据。因此，使用3个可暂存5码位码的暂存空间大小的移位寄存器130即可避免符号名称H与符号名称N之间的混淆。

在部分实施例中，当如图1所示的解码器150判定与如图4所示的暂存空间132A所暂存的多个位码对应的符号名称为H时，解码器150判定如图4所示的暂存空间132B所暂存的多个位码依据如图3所示的解码表300的规则进行解码后对应的是否为符号名称H。

当暂存空间132B所暂存的多个位码依据如图3所示的解码表300的规则进行解码后为符号名称H时，解码器150即依据移位寄存器130所暂存的多个位码锁定解码边界以进行解码。即，当连续两个符号名称H出现时，解码器150即锁定解码边界。

请继续参考图6。由于符号名称N会连续出现5次，即使损失10个位码的信息，还是有3个符号名称N存在。因此，针对此特性设置边界检测规则，以避免与符号名称H混淆的情况发生。即当判定有连续三个符号名称H出现时，锁定解码边界。

在部分实施例中，当如图1所示的解码器150判定与如图4所示的暂存空间132A所暂存的多个位码对应的符号名称为N时，由解码器150判定暂存空间132B中所暂存的多个位码依据如图3所示的解码表300的规则进行解码后，是否为符号名称N。此外，解码器150判定暂存空间132C中所暂存的多个位码依据如图3所示的解码表300的规则进行解码后是否为符号名称N。

当暂存空间132B中所暂存的多个位码依据如图3所示的解码表300的规则进行解码后为符号名称N，且暂存空间132C中所暂存的多个位码依据如图3所示的解码表300的规则进行解码后为符号名称N时，解码器150即依据移位寄存器130所暂存的多个位码锁定解码边界以进行解码。

此外，如图6所描绘，由于符号名称T会连续出现5次，即使损失10个位码的信息，还是有3个符号名称T存在。因此，同样针对此特性设置边界检测规则，以避免与符号名称H混淆的情况发生。即当判定有连续三个符号名称T出现时，锁定解码边界。

在部分实施例中，当如图1所示的解码器150判定与如图4所示的暂存空间132A所暂存的多个位码对应的符号名称为T时，由解码器150判定暂存空间132B中所暂存的多个位码依据如图3所示的解码表300的规则进行解码后是否为符号名称T。此外，解码器150判定暂存空间132C中所暂存的多个位码依据如图3所示的解码表300的规则进行解码后是否为符号名称T。

当暂存空间132B中所暂存的多个位码依据如图3所示的解码表300的规则进行解码后为符号名称T，且暂存空间132C中所暂存的多个位码依据如图3所示的解码表300的规则进行解码后为符号名称T时，解码器150即依据移位寄存器130所暂存的多个位码锁定解码边界以进行解码。

在其他一些实施例中，边界检测规则也可将符号名称I列入考量，以增加使用上的弹性。如上所述的边界检测规则仅作为示例说明之用，本发明的实施方式不以上述为限制。

综上所述，本公开通过提供一种信号处理方法以及信号处理器，通过多个5B符号名称组合来进行判断的机制能避免误判外，同时具有更多的弹性来根据不同情况去调整判断边界检测规则是否要更加严谨或放宽，使判断5B边界的正确率能有效提升。

在部分实施例中，解码器150可为服务器或其他装置。在部分实施例中，解码器150可以是具有暂存、运算、数据读取、接收信号或信息、传送信号或信息等功能的服务器、电路、中央处理单元(central processor unit,CPU)、微解码器(MCU)或其他具有同等功能的装置。在部分实施例中，移位寄存器130可以是具有信号暂存或类似功能的电路。信号接收电路110可以是具有信号接收等功能的元件或类似功能的元件。

另外，上述示例包含依序的示范步骤，但这些步骤不必依所显示的顺序被执行。以不同顺序执行这些步骤皆在本公开内容的涵盖范围内。在本公开内容的实施例的精神与范围内，可视情况增加、取代、变更顺序和/或省略这些步骤。

虽然本公开已以实施方式公开如上，然其并非用以限定本公开，任何本领域普通技术人员，在不脱离本公开的精神和范围内，当可作各种的改变与改进，因此本公开的保护范围当视后附的权利要求所界定的为准。

附图标记说明：

100:信号处理器

110:信号接收电路

130:移位寄存器

150:解码器

200:信号处理方法

S210,S230,S240,S250:步骤

300:解码表

132A,132B,132C:暂存空间

Claims (10)

1.一种信号处理方法，包含：

通过信号接收电路接收输入信号，并解析所述输入信号以产生多个位码；

通过移位寄存器依据时间序列暂存第一部分的这些位码，并在所述移位寄存器存满时启动解码器；

当所述第一部分的这些位码符合解码表规则以及边界检测规则时，通过所述解码器依据所述第一部分的这些位码进行边界校准。

2.如权利要求1所述的信号处理方法，其中所述移位寄存器包含多个暂存空间，且这些移位寄存器均包含5个暂存格，其中所述移位寄存器以5码进行编码。

3.如权利要求2所述的信号处理方法，其中所述边界检测规则包含这些暂存空间中的第一暂存空间所暂存的部分的这些位码依据所述解码表规则进行解码后是否符合多个特定符号名称中的一个。

4.如权利要求3所述的信号处理方法，其中所述边界检测规则还包含：

当这些特定符号名称中的所述一个为符号名称J时，由所述解码器依据所述移位寄存器所暂存的部分的这些位码锁定解码边界。

5.如权利要求3所述的信号处理方法，其中所述边界检测规则还包含：

当这些特定符号名称中的所述一个为符号名称H时，由所述解码器判定这些暂存空间中的第二暂存空间所暂存的部分的这些位码依据所述解码表规则进行解码后是否为符号名称H；以及

当所述第二暂存空间所暂存的部分的这些位码依据所述解码表规则进行解码后为符号名称H时，由所述解码器依据所述移位寄存器所暂存的部分的这些位码锁定解码边界。

6.如权利要求3所述的信号处理方法，其中所述边界检测规则还包含：

当这些特定符号名称中的所述一个为符号名称N时，由所述解码器判定这些暂存空间中的第二暂存空间中所暂存的部分的这些位码依据所述解码表规则进行解码后是否为符号名称N；

由所述解码器判定这些暂存空间中的第三暂存空间中所暂存的部分的这些位码依据所述解码表规则进行解码后是否为符号名称N；以及

当所述第二暂存空间所暂存的部分的这些位码依据所述解码表规则进行解码后为符号名称N且所述第三暂存空间所暂存的部分的这些位码依据所述解码表规则进行解码后为符号名称N时，由所述解码器依据所述移位寄存器所暂存的部分的这些位码锁定解码边界。

7.如权利要求3所述的信号处理方法，其中所述边界检测规则还包含：

当这些特定符号名称中的所述一个为符号名称T时，由所述解码器判定这些暂存空间中的第二暂存空间中所暂存的部分的这些位码依据所述解码表规则进行解码后是否为符号名称T；

由所述解码器判定这些暂存空间中的第三暂存空间中所暂存的部分的这些位码依据所述解码表规则进行解码后是否为符号名称T；以及

当所述第二暂存空间所暂存的部分的这些位码依据所述解码表规则进行解码后为符号名称T且所述第三暂存空间所暂存的部分的这些位码依据所述解码表规则进行解码后为符号名称T时，由所述解码器依据所述移位寄存器所暂存的部分的这些位码锁定解码边界。

8.一种信号处理器，包含：

信号接收电路，用以接收输入信号，并解析所述输入信号以产生多个位码；

移位寄存器，依据时间序列暂存第一部分的这些位码；以及

解码器，用以在所述移位寄存器存满时启动，并用以当所述第一部分的这些位码符合解码表规则以及边界检测规则时，依据所述第一部分的这些位码进行边界校准。

9.如权利要求8所述的信号处理器，其中当所述第一部分的这些位码不符合所述解码表规则以及所述边界检测规则时，所述移位寄存器进行更新以暂存第二部分的这些位码，所述解码器还用以判断所述第二部分的这些位码是否符合所述解码表规则以及所述边界检测规则。

10.如权利要求9所述的信号处理器，其中所述第二部分的这些位码由所述第一部分的这些位码位移一位所组成。

Images