CN115708321A - 一种电流调制列级单斜模数转换器 - Google Patents
一种电流调制列级单斜模数转换器 Download PDFInfo
- Publication number
- CN115708321A CN115708321A CN202110947682.7A CN202110947682A CN115708321A CN 115708321 A CN115708321 A CN 115708321A CN 202110947682 A CN202110947682 A CN 202110947682A CN 115708321 A CN115708321 A CN 115708321A
- Authority
- CN
- China
- Prior art keywords
- circuit
- pull
- current
- output end
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种电流调制列级单斜模数转换器,涉及模数转换器技术领域,包括反相器、电压调制器、上拉电路、下拉电路、电流电压转换电路、差分放大电路及偏置电路。本发明由于上拉电路及下拉电路与反相器完全相同,当列电路中反相器的静态工作电流受工艺、电源电压、温度的影响而波动时,反相器电流调制电路可稳定反相器电流,稳定阵列反相器的工作点,反相器受工艺、电源电压、温度的影响较小,静态工作点更稳定,提高了采用反相器结构比较器的列级单斜模数转换器的精度,从而可实现高精度场合的应用。
Description
技术领域
本发明涉及模数转换器技术领域,尤其涉及一种电流调制列级单斜模数转换器。
背景技术
低功耗CMOS图像传感器是物联网、5G移动终端设备、人工智能等领域中需电池供电的视觉信息获取和传输的核心技术。现阶段,CMOS图像传感器主要采用列并行架构,列并行架构的主要功耗来源为核心模块列级模数转换器(ADC)。常用的列级ADC有四种:单斜ADC、循环ADC、逐次逼近ADC、增量调制ADC,其中单斜ADC每列只包含一个比较器及一个计数器,功耗最低,因此低功耗CMOS图像传感器广泛采用列级单斜ADC架构。
列级单斜ADC中的比较器可采用反相器结构实现,反相器结构简单,比较器翻转后不再继续消耗电流,因此功耗低,然而反相器的静态工作点易受工艺、电源电压、温度的影响而波动,会导致反相器的翻转点出现偏差,降低列级单斜ADC的精度,难以实现高精度场合的应用。
发明内容
本发明实施例通过提供一种电流调制列级单斜模数转换器,解决了现有技术中采用反相器结构比较器的列级单斜ADC精度低的技术问题,提高了采用反相器结构比较器的列级单斜ADC的精度,可实现高精度场合的应用。
本发明通过本发明的一实施例提供如下技术方案:
一种电流调制列级单斜模数转换器,包括反相器、电压调制器、上拉电路、下拉电路、电流电压转换电路、差分放大电路及偏置电路;
所述差分放大电路的输出端分别连接所述电压调制器的输入端及所述上拉电路的供电端,所述电压调制器的输出端连接所述反相器的供电端,所述电压调制器用于在其输入增大后增大其输出及在其输入减小后减小其输出;
所述上拉电路与所述反相器的上拉网络完全相同,所述下拉电路与所述反相器的下拉网络完全相同,所述上拉电路的输出端经所述电流电压转换电路连接所述下拉电路的输出端,所述上拉电路的输出端与所述电流电压转换电路的公共端连接所述差分放大电路的同相输入端,所述下拉电路的输出端与所述电流电压转换电路的公共端连接所述差分放大电路的反相输入端;
所述下拉电路的输出端与所述电流电压转换电路的公共端还连接所述偏置电路的输入端,所述偏置电路的输出端分别连接所述上拉电路的输入端及所述下拉电路的输入端,所述偏置电路用于在其输入为低电平时输出低电平及在其输入为高电平时输出高电平。
优选的,所述电流电压转换电路包括第一电阻,所述第一电阻的两端分别连接所述上拉电路的输出端及所述下拉电路的输出端。
优选的,所述偏置电路包括第一运算放大器,所述下拉电路的输出端与所述电流电压转换电路的公共端连接第一运算放大器的同相输入端,第一运算放大器的反相输入端接入第一参考电压,第一运算放大器的输出端分别连接所述上拉电路的输入端及所述下拉电路的输入端。
优选的,所述差分放大电路包括仪表放大器及第二运算放大器;
所述上拉电路的输出端与所述电流电压转换电路的公共端连接所述仪表放大器的同相输入端,所述下拉电路的输出端与所述电流电压转换电路的公共端连接所述仪表放大器的反相输入端,所述仪表放大器的输出端连接第二运算放大器的反相输入端,第二运算放大器的同相输入端接入第二参考电压,第二运算放大器的输出端分别连接所述上拉电路的供电端及所述电压调制器的输入端。
优选的,所述电压调制器包括第三运算放大器、第五MOS管、第二电阻电路及第三电阻电路,第五MOS管为PMOS;
所述差分放大电路的输出端连接第三运算放大器的同相输入端,第三运算放大器的输出端连接第五MOS管的栅极,第三运算放大器的输出端为其负端,偏置电源经依次串联的第五MOS管、所述第二电阻电路及所述第三电阻电路接地,所述第二电阻电路与所述第三电阻电路的公共端连接第三运算放大器的反相输入端,第五MOS管与所述第二电阻电路的公共端连接所述反相器的供电端。
优选的,所述第二电阻电路包括电阻R2。
优选的,所述第三电阻电路包括电阻R3。
优选的,所述上拉电路包括第三MOS管,第三MOS管为PMOS,第三MOS管的源极、栅极、漏极分别为所述上拉电路的供电端、输入端、输出端。
优选的,所述下拉电路包括第四MOS管,第四MOS管为NMOS,第四MOS管的栅极、漏极分别为所述下拉电路的输入端、输出端,第四MOS管的源极接地。
优选的,电流调制列级单斜模数转换器还包括斜坡发生器、第一电容电路、第二电容电路、复位开关、N位计数器及N位寄存器,N为正整数;
外部列模拟信号经所述第一电容电路输入所述反相器的输入端,所述斜坡发生器的输出端经所述第二电容电路连接所述反相器的输入端,所述复位开关的两端分别连接所述反相器的输入端、所述反相器的输出端,所述反相器的输出端连接所述N位计数器的输入端,所述N位计数器的输出端连接所述N位寄存器。
本发明实施例中提供的一个或多个技术方案,至少具有如下技术效果或优点:
由于上拉电路及下拉电路与反相器完全相同,当列电路中反相器的静态工作电流受工艺、电源电压、温度的影响而波动时,反相器电流调制电路可稳定反相器电流,稳定阵列反相器的工作点,反相器受工艺、电源电压、温度的影响较小,静态工作点更稳定,提高了采用反相器结构比较器的列级单斜模数转换器的精度,从而可实现高精度场合的应用。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的反相器电流调制电路的结构示意图;
图2为本发明的列电路的结构示意图;
图3为本发明的列电路的电路图;
图4为本发明的反相器电流调制电路的电路图。
具体实施方式
本发明实施例通过提供一种电流调制列级单斜模数转换器,解决了现有技术中采用反相器结构比较器的列级单斜ADC精度低的技术问题。
本发明实施例的技术方案为解决上述技术问题,总体思路如下:
一种电流调制列级单斜模数转换器,如图1所示,包括反相器、电压调制器、上拉电路、下拉电路、电流电压转换电路、差分放大电路及偏置电路;
差分放大电路的输出端分别连接电压调制器的输入端及上拉电路的供电端,电压调制器的输出端连接反相器的供电端,电压调制器用于在其输入增大后增大其输出及在其输入减小后减小其输出;
上拉电路与反相器的上拉网络完全相同,下拉电路与反相器的下拉网络完全相同,上拉电路的输出端经电流电压转换电路连接下拉电路的输出端,上拉电路的输出端与电流电压转换电路的公共端连接差分放大电路的同相输入端,下拉电路的输出端与电流电压转换电路的公共端连接差分放大电路的反相输入端;
下拉电路的输出端与电流电压转换电路的公共端还连接偏置电路的输入端,偏置电路的输出端分别连接上拉电路的输入端及下拉电路的输入端,偏置电路用于在其输入为低电平时输出低电平及在其输入为高电平时输出高电平。
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
首先说明,本文中出现的术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
本实施例中,如图2所示,电流调制列级单斜模数转换器还包括斜坡发生器、第一电容电路、第二电容电路、复位开关、N位计数器及N位寄存器,N为正整数;外部列模拟信号经第一电容电路输入反相器的输入端,斜坡发生器的输出端经第二电容电路连接反相器的输入端,复位开关的两端分别连接反相器的输入端、反相器的输出端,反相器的输出端连接N位计数器的输入端,N位计数器的输出端连接N位寄存器。第一电容电路、第二电容电路、反相器、复位开关、N位计数器及N位寄存器构成列级单斜模数转换器中的一路列电路,列级单斜模数转换器中包括多路列电路,各路列电路分别用于接收各列模拟信号中的一列模拟信号,将其转换为数字码值后输出。第一电容电路及第二电容电路为电容构成的电路,用于充放电,第一电容电路或第二电容电路可包括一个电容,也可包括多个串联或并联的电容。电压调制器用于提供所有列电路中反相器的电源电压Vdd_inv,斜坡发生器用于提供所有列电路模数转换所需的斜坡信号Vramp,反相器用于比较电源电压Vdd_inv与斜坡信号Vramp。
具体的,如图3所示,RST为复位开关;第一电容电路可仅包括电容C1,第二电容电路可仅包括电容C2;反相器包括第一MOS管M1和第二MOS管M2,第一MOS管M1为PMOS,第二MOS管M2为NMOS。外部输入的列模拟信号Vpixel经电容C1同时连接第一MOS管M1的栅极及第二MOS管M2的栅极,斜坡发生器的输出端经电容C2同时连接第一MOS管M1的栅极及第二MOS管M2的栅极,电压调制器的输出端经串联的第一MOS管M1、第二MOS管M2接地,第一MOS管M1与第二MOS管M2的公共端同时连接复位开关RST的第一端及N位计数器的输入端,复位开关RST的第二端同时连接第一MOS管M1的栅极及第二MOS管M2的栅极。其中,第一MOS管M1的漏极连接第二MOS管M2的漏极,第二MOS管M2的源极接地,第一MOS管M1的栅极及第二MOS管M2的栅极为反相器的输入端,第一MOS管M1漏极与第二MOS管M2漏极的公共端为反相器的输出端,第一MOS管M1的源极为反相器的供电端。反相器的上拉网络包括第一MOS管M1,下拉网络包括第二MOS管M2且第二MOS管M2的源极接地,反相器的输入为高电平时,第二MOS管M2导通,N位计数器的输入端接地,反相器输出低电平;反相器的输入为低电平时,第一MOS管M1导通,N位计数器的输入端连接电压调制器的输出端,反相器输出高电平。
本实施例中的一路列电路的工作原理为:首先,像素复位电压输出阶段,此时Vpixel电压为像素复位电压Vrst,复位开关RST闭合,反相器复位,图3中Vi点电压为反相器复位电压Vcm,Vramp电压为斜坡复位电压Vramp0;接着,像素信号电压输出阶段,此时Vpixel电压为像素信号电压Vsig,复位开关RST断开,Vramp电压呈斜坡上升,由于Vi点浮空,根据电荷守恒原理有
(Vcm-Vrst)C1+(Vcm-Vramp0)C2=(Vi-Vsig)C1+(Vi-Vramp)C2;
当时,两个MOS管的驱动输入电压Vi大于反相器复位电压Vcm,第二MOS管M2导通,输出Vo接地而电压为零,反相器翻转,N位计数器停止计数,将此时的计数值保存到N位寄存器中即为该列像素信号的N位量化码值。列级单斜模数转换器还可采用运放结构实现,然而量化N位码值需要2N个时钟周期完成,运放型比较器在整个2N个时钟周期量化过程中,一直消耗静态电流,因此功耗较高。上述通过反相器结构实现列级单斜模数转换器中的比较器,当比较器翻转后不再继续消耗电流,每路列电路的功耗低,相比于传统运放型比较器,降低了每路列电路的功耗且结构简单,随着像素阵列的增大,功耗降低效果会更加显著。由列电路的工作原理可知,当反相器的翻转点出现偏差时,N位计数器会多计数或者少计数,从而会导致量化码值出现偏差。由于反相器的静态工作点易受工艺、电源电压、温度的影响而波动,从而导致反相器的翻转点出现偏差。
本实施例中,电压调制器、上拉电路、下拉电路、电流电压转换电路、差分放大电路及偏置电路共同构成反相器电流调制电路。如图4所示,电压调制器包括第三运算放大器U3、第五MOS管M5、第二电阻电路及第三电阻电路,第五MOS管M5为PMOS;电流电压转换电路、第二电阻电路或第三电阻电路均可仅包括一个电阻,也可包括多个串联或并联的电阻,优选电流电压转换电路包括第一电阻R1,第二电阻电路包括电阻R2,第三电阻电路包括电阻R3;偏置电路包括第一运算放大器U1;差分放大电路包括仪表放大器及第二运算放大器U2,仪表放大器也可由差分放大器代替;若反相器包括第一MOS管M1和第二MOS管M2,则上拉电路包括第三MOS管M3,第三MOS管M3为PMOS,第三MOS管M3与第一MOS管M1的尺寸相同,下拉电路包括第四MOS管M4,第四MOS管M4为NMOS且第四MOS管M4的源极接地,第四MOS管M4与第二MOS管M2的尺寸相同。
第二运算放大器U2的输出端分别连接第三MOS管M3的源极及第三运算放大器U3的同相输入端。第三运算放大器U3的输出端连接第五MOS管M5的栅极,第三运算放大器U3的输出端为其负端,偏置电源连接第五MOS管M5的源极,第五MOS管M5的漏极经串联的电阻R2、电阻R3接地,电阻R2与电阻R3的公共端连接第三运算放大器U3的反相输入端,第五MOS管M5的漏极与电阻R2的公共端连接第一MOS管M1的源极。第一电阻R1的两端分别连接第三MOS管M3的漏极及第四MOS管M4的漏极,第三MOS管M3的漏极与第一电阻R1的公共端连接仪表放大器的同相输入端,第四MOS管M4的漏极与第一电阻R1的公共端连接仪表放大器的反相输入端,仪表放大器的输出端连接第二运算放大器U2的反相输入端,第二运算放大器U2的同相输入端接入第二参考电压Vref2。第四MOS管M4的漏极与第一电阻R1的公共端还连接第一运算放大器U1的同相输入端,第一运算放大器U1的反相输入端接入第一参考电压Vref1。其中,第二运算放大器U2的输出端为差分放大电路的输出端,第三运算放大器U3的同相输入端为电压调制器的输入端,第三MOS管M3的源极为上拉电路的供电端,第五MOS管M5的漏极与电阻R2的公共端为电压调制器的输出端,第三MOS管M3的漏极为上拉电路的输出端,第四MOS管M4的漏极为下拉电路的输出端,第一运算放大器U1的同相输入端为偏置电路的输入端,第一运算放大器U1的输出端为偏置电路的输出端,第三MOS管M3的栅极为上拉电路的输入端,第四MOS管M4的栅极为下拉电路的输入端。
对于偏置电路,当其输入为高电平时,第一运算放大器U1输出高电平;当其输入为低电平时,第一运算放大器U1输出低电平。对于差分放大电路,当仪表放大器两差分输入电压的差值增大时,第二运算放大器U2的输出减小。对于电压调制器,当其输入增大时,第三运算放大器U3的输出减小,第五MOS管M5的栅极电压减小,第五MOS管M5的导通程度增大,第五MOS管M5的输出电流增大,反相器的电源电压Vdd_inv增大;当其输入减小时,第三运算放大器U3的输出增大,第五MOS管M5的栅极电压增大,第五MOS管M5的导通程度减小,第五MOS管M5的输出电流减小,反相器的电源电压Vdd_inv减小。
本实施例中,由于上拉电路及下拉电路与反相器完全相同,当列电路反相器中的第一MOS管M1、第二MOS管M2的静态工作电流波动时,第三MOS管M3、第四MOS管M4也同步波动,当第一MOS管M1、第二MOS管M2的静态工作电流增大时,图4中Vrp-Vrn的差值增大,仪表放大器将该差值放大后输入到第二运算放大器U2的反相输入端,第二运算放大器U2的输出电压Vdd_loop减小,通过电压调制器调制后Vdd_inv也减小,形成了负反馈,从而降低了反相器电流,稳定了反相器电流;同理,当第一MOS管M1、第二MOS管M2的静态工作电流减小时,图4中Vrp-Vrn的差值减小,第二运算放大器U2的输出电压Vdd_loop增大,通过电压调制器调制后Vdd_inv也增大,形成了负反馈,从而升高了反相器电流,稳定了反相器电流。这样当列电路中反相器的静态工作电流受工艺、电源电压、温度的影响而波动时,反相器电流调制电路可稳定反相器电流,稳定阵列反相器的工作点,反相器受工艺、电源电压、温度的影响较小,静态工作点更稳定,从而可实现高精度场合的应用。另外,由于反相器电流调制电路用于提供所有列电路中反相器的电源电压Vdd_inv,所有列电路共用一个反相器电流调制电路,反相器电流调制电路的功耗与所有列电路的功耗相比可忽略不计,基本不增加功耗。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种电流调制列级单斜模数转换器,其特征在于,包括反相器、电压调制器、上拉电路、下拉电路、电流电压转换电路、差分放大电路及偏置电路;
所述差分放大电路的输出端分别连接所述电压调制器的输入端及所述上拉电路的供电端,所述电压调制器的输出端连接所述反相器的供电端,所述电压调制器用于在其输入增大后增大其输出及在其输入减小后减小其输出;
所述上拉电路与所述反相器的上拉网络完全相同,所述下拉电路与所述反相器的下拉网络完全相同,所述上拉电路的输出端经所述电流电压转换电路连接所述下拉电路的输出端,所述上拉电路的输出端与所述电流电压转换电路的公共端连接所述差分放大电路的同相输入端,所述下拉电路的输出端与所述电流电压转换电路的公共端连接所述差分放大电路的反相输入端;
所述下拉电路的输出端与所述电流电压转换电路的公共端还连接所述偏置电路的输入端,所述偏置电路的输出端分别连接所述上拉电路的输入端及所述下拉电路的输入端,所述偏置电路用于在其输入为低电平时输出低电平及在其输入为高电平时输出高电平。
2.如权利要求1所述的电流调制列级单斜模数转换器,其特征在于,所述电流电压转换电路包括第一电阻,所述第一电阻的两端分别连接所述上拉电路的输出端及所述下拉电路的输出端。
3.如权利要求1所述的电流调制列级单斜模数转换器,其特征在于,所述偏置电路包括第一运算放大器,所述下拉电路的输出端与所述电流电压转换电路的公共端连接第一运算放大器的同相输入端,第一运算放大器的反相输入端接入第一参考电压,第一运算放大器的输出端分别连接所述上拉电路的输入端及所述下拉电路的输入端。
4.如权利要求1所述的电流调制列级单斜模数转换器,其特征在于,所述差分放大电路包括仪表放大器及第二运算放大器;
所述上拉电路的输出端与所述电流电压转换电路的公共端连接所述仪表放大器的同相输入端,所述下拉电路的输出端与所述电流电压转换电路的公共端连接所述仪表放大器的反相输入端,所述仪表放大器的输出端连接第二运算放大器的反相输入端,第二运算放大器的同相输入端接入第二参考电压,第二运算放大器的输出端分别连接所述上拉电路的供电端及所述电压调制器的输入端。
5.如权利要求1所述的电流调制列级单斜模数转换器,其特征在于,所述电压调制器包括第三运算放大器、第五MOS管、第二电阻电路及第三电阻电路,第五MOS管为PMOS;
所述差分放大电路的输出端连接第三运算放大器的同相输入端,第三运算放大器的输出端连接第五MOS管的栅极,第三运算放大器的输出端为其负端,偏置电源经依次串联的第五MOS管、所述第二电阻电路及所述第三电阻电路接地,所述第二电阻电路与所述第三电阻电路的公共端连接第三运算放大器的反相输入端,第五MOS管与所述第二电阻电路的公共端连接所述反相器的供电端。
6.如权利要求5所述的电流调制列级单斜模数转换器,其特征在于,所述第二电阻电路包括电阻R2。
7.如权利要求5所述的电流调制列级单斜模数转换器,其特征在于,所述第三电阻电路包括电阻R3。
8.如权利要求1所述的电流调制列级单斜模数转换器,其特征在于,所述上拉电路包括第三MOS管,第三MOS管为PMOS,第三MOS管的源极、栅极、漏极分别为所述上拉电路的供电端、输入端、输出端。
9.如权利要求1所述的电流调制列级单斜模数转换器,其特征在于,所述下拉电路包括第四MOS管,第四MOS管为NMOS,第四MOS管的栅极、漏极分别为所述下拉电路的输入端、输出端,第四MOS管的源极接地。
10.如权利要求1所述的电流调制列级单斜模数转换器,其特征在于,还包括斜坡发生器、第一电容电路、第二电容电路、复位开关、N位计数器及N位寄存器,N为正整数;
外部列模拟信号经所述第一电容电路输入所述反相器的输入端,所述斜坡发生器的输出端经所述第二电容电路连接所述反相器的输入端,所述复位开关的两端分别连接所述反相器的输入端、所述反相器的输出端,所述反相器的输出端连接所述N位计数器的输入端,所述N位计数器的输出端连接所述N位寄存器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110947682.7A CN115708321A (zh) | 2021-08-18 | 2021-08-18 | 一种电流调制列级单斜模数转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110947682.7A CN115708321A (zh) | 2021-08-18 | 2021-08-18 | 一种电流调制列级单斜模数转换器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115708321A true CN115708321A (zh) | 2023-02-21 |
Family
ID=85212429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110947682.7A Pending CN115708321A (zh) | 2021-08-18 | 2021-08-18 | 一种电流调制列级单斜模数转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115708321A (zh) |
-
2021
- 2021-08-18 CN CN202110947682.7A patent/CN115708321A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI643464B (zh) | 具有時間轉數位轉換器之管線式逐次逼近暫存器 | |
US7068202B2 (en) | Architecture for an algorithmic analog-to-digital converter | |
US9077323B1 (en) | Latched comparator circuitry | |
CN110401447B (zh) | 一种无运放mdac型时间域adc结构 | |
CN111431532A (zh) | 一种宽输出范围高精度的积分器 | |
JP6949368B2 (ja) | A/d変換器およびこれを用いたセンサ装置 | |
US10804920B2 (en) | A/D converter | |
US10439572B1 (en) | Analog-to-digital converter using discrete time comparator and switched capacitor charge pump | |
Gao et al. | A 2.44 μs row conversion time 12-bit high-speed differential single-slope ADC with TDC applied to CMOS image sensor | |
US11626153B2 (en) | Low power static random-access memory | |
CN108540135B (zh) | 一种数模转换器及转换电路 | |
CN111245383B (zh) | 用于误差信号放大及处理的电路和方法 | |
Jun et al. | IC Design of 2Ms/s 10-bit SAR ADC with Low Power | |
US20140252207A1 (en) | Analog-to-digital converter and solid-state imaging device | |
CN115708321A (zh) | 一种电流调制列级单斜模数转换器 | |
CN107733433B (zh) | 一种电流源校准装置及方法 | |
CN115913224A (zh) | 一种电压调制列级单斜模数转换器 | |
CN212210975U (zh) | 一种自校准复合结构adc | |
CN111030697B (zh) | 一种高速低功耗逐次逼近型模数转换器 | |
CN112398472B (zh) | 一种用于图像传感器的误差量化10位单斜adc | |
CN113014264A (zh) | 一种多模式选择的模数转换器 | |
Wang et al. | Design of a column-parallel SAR/SS two-step hybrid ADC for sensor arrays | |
Prajapati et al. | High-resolution CMOS counter type ADC layout design by using transmission gate logic | |
Koçak | A LOW-POWER SUCCESIVE APPROXIMATION REGISTER ANALOG-TO-DIGITAL CONVERTER INTEGRATED CIRCUIT FOR IMAGING SENSORS | |
CN214675121U (zh) | 一种多模式选择的模数转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |