CN115708201A - 用于促进光电设备的一个或多个互连的基板 - Google Patents

用于促进光电设备的一个或多个互连的基板 Download PDF

Info

Publication number
CN115708201A
CN115708201A CN202210985098.5A CN202210985098A CN115708201A CN 115708201 A CN115708201 A CN 115708201A CN 202210985098 A CN202210985098 A CN 202210985098A CN 115708201 A CN115708201 A CN 115708201A
Authority
CN
China
Prior art keywords
substrate
chip
disposed
optoelectronic device
subassembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210985098.5A
Other languages
English (en)
Inventor
R.加莱奥蒂
M.博纳佐利
F.戴尔奥托
N.雷塔尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumentum Operations LLC
Original Assignee
Lumentum Operations LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lumentum Operations LLC filed Critical Lumentum Operations LLC
Publication of CN115708201A publication Critical patent/CN115708201A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02407—Active cooling, e.g. the laser temperature is controlled by a thermo-electric cooler or water cooling
    • H01S5/02415—Active cooling, e.g. the laser temperature is controlled by a thermo-electric cooler or water cooling by using a thermo-electric cooler [TEC], e.g. Peltier element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G02B6/4269—Cooling with heat sinks or radiation fins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

在一些实施方式中，光电设备包括热沉；导热元件，该导热元件设置在所述热沉的表面的第一区域上；自适应厚度导热垫，该自适应厚度导热垫设置在所述导热元件上；集成电路(IC)，该集成电路设置在所述自适应厚度导热垫上；热电冷却器，该热电冷却器设置在所述热沉的所述表面的第二区域上；光电芯片，该光电芯片设置在所述TEC上；以及设置在所述IC和所述光电芯片上的基板，其中所述基板被配置为电连接所述IC和所述光电芯片。

Description

用于促进光电设备的一个或多个互连的基板
相关申请的交叉引用
本申请要求于2021年8月18日提交的题为“SUBSTRATE FOR FACILITATING ONE ORMORE INTERCONNECTIONS”的美国临时专利申请号63/234,536的优先权，其内容通过引用整体并入本文。
技术领域
本公开大体上涉及一种光电设备和一种用于促进光电设备的一个或多个互连的基板(substrate)。
背景技术
热沉(heatsink)是一种被动热交换器，其将电子设备产生的热量传递到流体介质，例如空气或液体冷却剂。在流体介质中，由设备产生的热量被消散掉，从而允许调节设备的温度。
发明内容
在一些实施方式中，光电设备包括热沉；设置在热沉上的第一子结构，其包括：导热元件，设置在导热元件上的自适应厚度导热垫，以及设置在自适应厚度导热垫上的集成电路(IC)；设置在所述热沉上的第二子结构，该第二子结构包括：热电冷却器(TEC)和设置在所述TEC上的光电芯片；以及设置在第一子结构和第二子结构上的基板，其中所述基板设置在所述IC和所述光电芯片上，并且其中所述基板被配置为电连接所述IC和所述光电芯片。
在一些实施方式中，光电设备包括热沉；导热元件，该导热元件设置在所述热沉的表面的第一区域上；自适应厚度导热垫，该自适应厚度导热垫设置在所述导热元件上；设置在所述自适应厚度导热垫上的IC；TEC，该TEC设置在所述热沉的所述表面的第二区域上；光电芯片，该光电芯片设置在所述TEC上；以及设置在所述IC和所述光电芯片上的基板，其中所述基板被配置为电连接所述IC和所述光电芯片。
在一些实施方式中，一种形成光电设备的方法包括：将IC和光电芯片设置在基板上以形成第一子组件；将TEC和导热元件设置在热沉上以形成第二子组件；使第一子组件和第二子组件取向成使得第一子组件的所述IC和所述光电芯片面向第二子组件的所述TEC和所述导热元件；在所述导热元件上设置自适应厚度导热垫；以及将第一子组件设置在第二子组件上，使得所述IC设置在所述自适应厚度导热垫上，并且所述光电芯片设置在所述TEC上。
附图说明
图1A-1B是本文描述的示例光电设备的图。
图2A-2B是本文描述的示例光电设备的图。
图3A-3D是本文描述的示例光电设备的图。
图4A-4C是用于形成本文所述的光电设备的工艺的示例性实施方式的图。
具体实施方式
示例实施方式的以下详细描述参考附图。不同附图中的相同附图标记可以标识相同或相似的元件。
两个元件，例如集成电路(IC)和光/电芯片(以下称为“芯片”)，通常在光电设备内彼此相邻定位(例如，在热沉上方的横向方向上)。在许多情况下，两个元件具有高射频(RF)要求(例如，90GHz或更高)，并且不能与引线接合(wire bond)互连，因为与引线接合相关联的电感阻碍了两个元件的RF性能。然而，这两个元件通常在高度上变化，这使得在这两个元件之间提供高RF互连并且为这两个元件提供良好的散热变得困难。例如，基板可以用于在两个元件之间提供高RF互连，但是基板要求两个元件具有相同的高度(例如，在公差内)以能够连接到两个元件。
此外，每个元件通常包括在包括光电设备的其他部件(例如，用于提供散热)的堆叠中。例如，IC通常包括在第一部件堆叠中，并且芯片通常包括在第二部件堆叠中，其中第一部件堆叠和第二部件堆叠在光电设备的热沉上彼此相邻地定位。第一堆叠的总高度以及与总高度相关联的公差基于IC和其他第一堆叠部件的单独高度和公差(例如，制造公差)的总和，并且第二堆叠的总高度以及与总高度相关联的公差基于芯片和其他第二堆叠部件的单独高度和公差(例如，制造公差)的总和。因此，第一堆叠和第二堆叠各自具有大的高度可变性，因此第一堆叠和第二堆叠的高度之间的差异也具有大的可变性。这使得难以在任何特定光电设备中一致且重复地提供具有在公差内基本上相同的高度的第一堆叠和第二堆叠，使得基板可以用于在第一堆叠的IC和第二堆叠的芯片之间提供高RF互连(例如，通过使基板平放在第一堆叠和第二堆叠上以提供高RF连接)。
本文描述的一些实施方式提供了一种光电设备。光电设备包括IC、芯片、封装、基板(也称为“倒装(flip)芯片基板”或“互连基板”)、导热元件、一个或多个自适应厚度导热垫、TEC和热沉。基板设置在IC和芯片上(例如，在IC和芯片的相应顶表面上)。IC设置在第一自适应厚度导热垫上，第一自适应厚度导热垫设置在导热元件上。芯片设置在TEC上，或者替代地，芯片设置在第二自适应厚度导热垫上，该第二自适应厚度导热垫设置在TEC上。导热元件和TEC设置在热沉的相应区域(例如，热沉的顶表面的相应区域)上。以这种方式，光电设备包括两个单独的子结构。第一子结构包括IC、第一自适应厚度导热垫和导热元件，并且设置在热沉的第一区域上。第二子结构包括芯片、(可选地)第二自适应厚度导热垫和TEC，并且设置在热沉的第二区域上。
本文描述的基板促进IC和芯片之间的一个或多个连接，使得满足高RF性能要求和高散热要求。例如，基板包括一个或多个导电结构，该一个或多个导电结构电连接IC和芯片并且实现高RF性能，诸如大于或等于90千兆赫(GHz)(例如，因为一个或多个导电结构具有比引线接合的电感低的电感)。此外，一个或多个自适应厚度导热垫使第一子结构和第二子结构具有相似的厚度。例如，第一自适应厚度导热垫可在光电设备的组装期间填充IC与包括在第一子结构中的导热元件之间的空间。第一自适应厚度导热垫可以是可压缩的(例如，可以具有枕状结构)，并且因此可以补偿IC和导热元件的厚度和公差的任何相应变化，这减小了第一子结构的厚度和公差的可变性。作为另一示例，第二自适应厚度导热垫可以在光电设备的组装期间填充芯片和包括在第二子结构中的TEC之间的空间。第二自适应厚度导热垫可以是可压缩的(例如，可以具有枕状结构)，并且因此可以补偿芯片和TEC的厚度和公差的任何相应的可变性，这减小了第二子结构的厚度和公差的可变性。因此，第一子结构和第二子结构可以一致且重复地组装以具有匹配的厚度(例如，在公差内，诸如100微米(μm))，这使得基板能够平放在第一子结构的IC和第二子结构的芯片上(例如，不弯曲基板)，从而电连接IC和芯片。
此外，基板以倒装芯片配置设置在IC和芯片上，这允许IC和芯片经由一个或多个附接结构连接到基板。一组一个或多个附接结构可以分别提供基板与IC和芯片之间的电连接，这使得能够实现高RF互连(例如，因为与引线接合的电感相比，该组一个或多个附接结构具有低电感)。
在一些实施方式中，将以其他方式包括在IC和/或芯片中的一个或多个电气元件包括在基板中。例如，基板可以包括一个或多个电阻器、一个或多个迹线和/或将以其他方式包括在芯片和/或IC中的一个或多个其他电气元件。以此方式，在一些实施方式中，基板的一个或多个电气元件可以完成芯片和/或IC(例如，芯片和/或IC在没有基板的一个或多个电气元件的情况下是不完整的(incomplete))。因此，通过在基板116中包括一个或多个电气元件，可以分别降低芯片和/或IC的电气复杂性、尺寸(例如，横向占用面积)、功耗要求。此外，一个或多个电气元件中的电气元件可以提供与IC的操作相关联的功能或与芯片的操作相关联的功能，这简化了IC和/或芯片的设计。因此，在一些实施方式中，IC和/或芯片与常规IC和芯片不同或提供不同的功能(例如，因为一个或多个电气元件已经从IC和/或芯片卸载到基板)。
此外，基板的一个或多个尺寸和纵横比可以适于与管芯接合(die bonding)工艺和/或管芯接合工具兼容。附加地或替代地，基板可以具有特定的尺寸和/或形状，以在光电设备的操作寿命期间增加光电设备的耐久性和/或稳健性。例如，基板可以被设计成使得光电设备能够承受一个或多个应力，例如施加的热机械应力(例如，其由元件翘曲、由于热膨胀系数(CTE)失配引起的移动和/或其他应力引起)。因此，基板可以设置在例如整个芯片(chip)或芯片的特定部分上和/或整个IC或IC的特定部分上，这取决于光电设备的耐久性和/或鲁棒性要求。
此外，本文描述的一些实施方式使得IC和芯片能够定位在光电设备内，使得由IC和芯片产生的热量在相同的垂直方向上(例如，在向下方向上)耗散。例如，由IC生成的热量由第一自适应厚度导热垫、导热元件和热沉向下导热，并且由芯片生成的热量由第二自适应厚度导热垫和/或TEC和热沉向下导热。
图1A-1B是诸如相干驱动器和调制器(CDM)、集成相干接收器(ICR)或发射器/接收器光学子组件(TROSA)的示例光电设备100的图。图1A示出了示例光电设备100的侧截面图。图1B示出了示例光电设备100的俯视图。
如图1A-1B所示，示例光电设备100可以包括热沉102、封装主体部件104、TEC 106、光电芯片(本文称为“芯片”)108、导热元件110、自适应厚度导热垫112、IC 114和/或基板116。
热沉102可以定位在光电设备100的特定侧上。例如，如图1A所示，热沉102可以定位在光电设备100的底侧上。热沉102可以是光电设备100的封装的基座(base)(例如，光电设备的其他部件设置和/或安装在其上，如本文进一步描述的)。封装主体部件104可以包括陶瓷或类似材料，并且可以是例如光电设备100的封装的侧壁、框架、壳体或另一部件。封装主体部件104可以被配置成为光电设备100的一个或多个其他部件提供机械支撑和/或外壳。封装可以包括其他部件(图1A中未示出)，诸如馈通件(例如，金属光学馈通件)、其他封装主体部件104、盖、盖密封环和/或其他部件。
热沉102可以被配置为将热量(例如，由光电设备100的一个或多个其他部件产生的热量)导热远离光电设备100。例如，如图1A所示，热沉102可以被配置成在垂直方向上(例如，在向下方向上)将热量从光电设备100热传导到光电设备100外部的另一个部件或系统(图1A中未示出)，例如另一个热沉或另一个导热元件，其在热沉102下方。以此方式，热沉102可配置为以促进由光电设备100产生的热的耗散且由此实现光电设备100的温度调节。
在一些实施方式中，封装主体部件104、TEC 106和导热元件110中的每一个可以设置在热沉102上(例如，在热沉102的表面的相应区域118上)。例如，如图1A所示，TEC 106的底表面可以设置在热沉102的顶表面的第一区域118-1上，导热元件110的底表面可以设置在热沉102的顶表面的第二区域118-2上，并且封装主体部件104的底表面可以设置在热沉102的顶表面的第三区域118-3上。
TEC 106可以包括例如一个或多个珀耳帖(Peltier)元件，并且可以被配置为将热量(例如，由光电设备100的一个或多个其他部件产生的热量)热传导到热沉102。例如，如图1A所示，TEC 106可以被配置为在垂直方向上(例如，在向下方向上)将热量(例如，由芯片108和/或基板116生成的热量)从芯片108热传导到热沉102。TEC 106可以被配置为维持芯片108的温度并且通过热沉102传导热量。以这种方式，TEC 106可以被配置为促进由光电设备100产生的热量的耗散，从而实现光电设备100的温度调节。
在一些实施方式中，芯片108可以设置在TEC 106上。例如，如图1A所示，芯片108的底表面可以设置在TEC 106的顶表面上。芯片108可以是光电芯片(例如，其包括磷化铟(InP)、铌酸锂(LiNbO3)、硅(Si)和/或另一种材料)，诸如光电调制器芯片、光电半导体激光器芯片或光电的光电检测器芯片。附加地或替代地，芯片108可以包括光电芯片的第一组电气元件(例如，芯片108包括光电芯片的部分，其中完成光电芯片的第二组电气元件包括在基板116中，如本文进一步描述的)。在一些实施方式中，芯片108可以产生热量(例如，当芯片108和/或光电设备100处于操作状态时)。热量可以由TEC 106在垂直方向上(例如，在向下方向上)从芯片108热传导到热沉102。
导热元件110可以包括例如钨(w)、W合金、铜(Cu)、Cu合金、CuW合金、氮化铝(AlN)、碳(例如，类金刚石碳(DLC))和/或具有高导热性的另一种材料。导热元件110可配置为以将热量(例如，由光电设备100的一或多个其它部件产生)热传导到热沉102。例如，如图1A所示，导热元件110可以被配置为在垂直方向(例如，向下方向)上将热量(例如，由IC 114和/或基板116生成的热量)从自适应厚度导热垫112热传导到热沉102。导热元件110可被配置成提供比气体(诸如空气)更高的热导率(例如，如果导热元件110和自适应厚度导热垫112不存在于光电设备100中，则该气体将以其他方式将由IC 114产生的热量传导到热沉102)。以此方式，导热元件110可配置为以促进由光电设备100产生的热的耗散且由此实现光电设备100的温度调节。
在一些实施方式中，自适应厚度导热垫112可被设置在导热元件110上。例如，如图1A所示，自适应厚度导热垫112的底表面可以设置在导热元件110的顶表面上。自适应厚度导热垫112可包括例如树脂和/或聚合物(例如，掺杂有诸如W、Cu、Mo和/或Ag的金属和/或另一种导热材料)，并且可被配置成将热量(例如，由光电设备100的一个或多个其他部件产生的热量)热传导到导热元件110，导热元件110可将热量传导到热沉102。例如，如图1A所示，自适应厚度导热垫112可以被配置为在垂直方向上(例如，在向下方向上)将热量(例如，由IC 114和/或基板116生成的热量)从IC 114热传导到导热元件110，导热元件110可以将热量传导到热沉102。以这种方式，自适应厚度导热垫112可以被配置为促进由光电设备100产生的热量的耗散，从而实现光电设备100的温度调节。
虽然图1A示出了设置在导热元件110上的自适应厚度导热垫112，但是在一些实施方式中，自适应厚度导热垫112可以设置在热沉102上，并且导热元件110可以设置在自适应厚度导热垫112上。因此，导热元件110可以被配置为在垂直方向上(例如，在向下方向上)将热量(例如，由IC 114和/或基板116生成的热量)从IC 114热传导到自适应厚度导热垫112，自适应厚度导热垫112可以将热量传导到热沉102。
在一些实施方式中，IC 114可以设置在自适应厚度导热垫112上。例如，如图1A所示，IC 114的底表面可以设置在自适应厚度导热垫112的顶表面上。IC 114可以包括例如驱动器和/或跨阻抗放大器(TIA)。附加地或替代地，IC 114可以包括驱动器和/或TIA的一组电气元件(例如，IC 114是部分驱动器和/或部分TIA，其中完成部分驱动器和/或部分TIA的其他电气元件被包括在基板116中，如本文进一步描述的)。IC 114可以被配置为向芯片108提供电信号(例如，以驱动芯片108)。在一些实施方式中，IC 114可以产生热量(例如，当IC114和/或光电设备100处于操作状态时)。热量可以由自适应厚度导热垫112和/或导热元件110在垂直方向上(例如，在向下方向上)从IC 114热传导到热沉102。
基板116可以设置在芯片108和IC 114上(例如，基板116的一个或多个部分120可以设置在芯片108和IC 114上)。在一些实施方式中，基板116的第一部分120-1可设置在芯片108上，且基板116的第二部分120-2可设置在IC 114上。例如，如图1A所示，与基板116的第一部分120-1相关联的基板116的底表面的区域可以设置在芯片108的顶表面上。作为另一示例，如图1A中进一步所示，与基板116的第二部分120-2相关联的基板116的底表面的区域可以设置在IC 114的顶表面上。在一些实施方式中，基板116可设置于芯片108的至少一部分及IC 114的至少一部分上。例如，如图1B所示，基板116的第一部分120-1可以设置在芯片108的整个顶表面上，并且基板116的第二部分120-2可以设置在IC 114的整个顶表面上。
在一些实施方式中，基板116可为硬基板或柔性基板。基板116可以包括例如层压材料(例如，高频层压材料)、陶瓷材料或另一种材料。在一些实施方式中，基板116可配置为以电连接IC 114与芯片108。例如，基板116可以包括电连接IC 114和芯片108(例如，当基板116设置在IC 114和芯片108上时)的一个或多个导电结构(图1A-1B中未示出)，诸如一个或多个微带线、一个或多个通孔和/或一个或多个其他导电结构。在一些实施方式中，基板116可以包括一个或多个电气元件(图1A-1B中未示出)。例如，基板116可以包括一个或多个电阻器、一个或多个迹线(例如，一个或多个低频迹线)和/或在基板116的表面(诸如顶表面)上或基板116内的一个或多个其他电气元件。一个或多个电气元件可以经由一个或多个导电结构连接到芯片108和/或IC 114。
在一些实施方式中，基板116可以包括一个或多个电气元件以完成芯片108和/或IC 114。例如，芯片108可以包括光电芯片的第一组电气元件(例如，芯片108包括光电芯片的第一局部部分)，并且基板116可以包括光电芯片的第二组电气元件(例如，基板116包括光电芯片的第二局部部分)，使得第一组电气元件和第二组电气元件一起形成光电设备-电气芯片(例如，第一局部部分和第二局部部分完成光电芯片)。作为另一示例，IC 114可以包括驱动器和/或TIA的第一组电气元件(例如，IC 114包括驱动器和/或TIA的第一局部部分)，并且基板116可以包括驱动器和/或TIA的第二组电气元件(例如，基板116包括驱动器和/或TIA的第二局部部分)，使得第一组电气元件和第二组电气元件一起形成驱动器和/或TIA(例如，第一局部部分和第二局部部分完成驱动器和/或TIA)。以这种方式，可以分别降低芯片108和/或IC 114的电气复杂性、尺寸(例如，横向占用面积)和/或功耗要求(例如，通过在基板116中包括如上所述的成组的电气元件)。
在一些实施方式中，基板116可以包括一个或多个接合垫(bondpad)(图1A至图1B中未示出)，该一个或多个接合垫被配置为附接到芯片108的一个或多个接合垫和/或IC114的一个或多个接合垫(图1A至图1B中未示出)。例如，基板116可以具有“倒装芯片”配置，使得基板116的一个或更多个接合垫中的每一个接合垫可以定位在基板116的底表面上并且可以具有倒装芯片接合垫轮廓(例如，每个接合垫可以具有要在倒装芯片配置中使用的特定尺寸、形状和/或取向)。芯片108的一个或多个接合垫可以定位在芯片108的顶表面上，和/或IC 114的一个或多个接合垫可以定位在IC 114的顶表面上。因此，基板116的一个或多个接合垫可以相应地设置在芯片108的一个或多个接合垫和/或IC 114的一个或多个接合垫上(例如，基板116的特定接合垫可以设置在芯片108的特定接合垫或IC 114的特定接合垫上)。
在一些实施方式中，一个或多个附接结构122可以将基板116连接到芯片108和/或IC 114。例如，如图1A所示，第一组附接结构122-1(例如，包括一个或多个附接结构122)可以将基板116连接到芯片108，和/或第二组附接结构122-2(例如，包括一个或多个附接结构122)可以将基板116连接到IC 114。一组附接结构可以包括提供机械连接的一个或多个附接结构(例如，一个或多个非金属掺杂的焊球和/或非导电结构)、提供电连接的一个或多个附接结构(例如，掺杂有诸如Cu、Ag、金(Au)、锡(Sn)的金属和/或导电材料的一个或多个焊球)和/或提供机械连接和电连接的一个或多个附接结构(例如，包括至少一个非金属掺杂焊球和至少一个金属掺杂焊球的一个或多个结构)。
因此，第一组附接结构122-1可以被配置为将基板116机械和/或电连接到芯片108。例如，第一组附接结构122-1中的第一附接结构可以设置在基板116的特定接合垫与芯片108的特定接合垫之间，以将基板116电连接到芯片108。在一些实施方式中，基板116的特定接合垫可以具有倒装芯片接合垫轮廓(例如，特定尺寸、形状和/或取向)，以促进经由第一组附接结构122-1中的第一附接结构与芯片108的特定接合垫的电连接。作为另一示例，第一组附接结构122-1的第二附接结构可以设置在基板116的特定结构部件和芯片108的特定结构部件之间，以将基板116机械地连接到芯片108。基板116的特定结构部件或芯片108的特定结构部件中的至少一个可以被配置为促进经由第一组附接结构122-1的第二附接结构到另一个的机械连接。在附加示例中，第一组附接结构122-1中的第三附接结构可以设置在基板116的另一特定接合垫(例如，具有倒装芯片接合垫轮廓)与芯片108的另一特定接合垫之间，以将基板116电连接和机械连接到芯片108。
附加地或替代地，第二组附接结构122-2可以被配置为将基板116机械地和/或电连接到IC 114。例如，第二组附接结构122-2中的第一附接结构可以设置在基板116的特定接合垫与IC 114的特定接合垫之间，以将基板116电连接到IC 114。在一些实施方式中，基板116的特定接合垫可以具有倒装芯片接合垫轮廓(例如，特定尺寸、形状和/或取向)，以促进经由第二组附接结构122-2中的第一附接结构与IC 114的特定接合垫的电连接。作为另一示例，第二组附接结构122-2中的第二附接结构可以设置在基板116的特定结构部件和IC114的特定结构部件之间，以将基板116机械地连接到IC 114。基板116的特定结构部件或IC114的特定结构部件中的至少一个可以被配置为促进经由第二组附接结构122-2中的第二附接结构到另一个的机械连接。在附加示例中，第二组附接结构122-2中的第三附接结构可以设置在基板116的另一特定接合垫(例如，具有倒装芯片接合垫轮廓)与IC 114的另一特定接合垫之间，以将基板116电连接和机械连接到IC 114。
在一些实施方式中，自适应厚度导热垫112可以是导热“枕形”垫(例如，其在特定环境条件下具有压缩性质，例如与形成或组装光电设备100相关联的环境条件，如本文其他地方所述的)。例如，自适应厚度导热垫112可包括在光电设备100的组装期间沉积在导热元件110和IC 114之间的可压缩树脂和/或可压缩聚合物。自适应厚度导热垫112在最初设置在导热元件110上时可以是“软的”，并且可以压缩以填充导热元件110和IC 114之间的空间(例如，以符合空间的一个或多个尺寸，诸如间隙的长度、宽度和厚度)(例如，如本文关于图4B所述的)。自适应厚度导热垫112可固化(例如，通过施加热量)并且可由此变得“硬”，使得自适应厚度导热垫112由于压力变化、温度变化或其他环境变化(例如，在固化之后)而可最小程度地压缩的。
在一些实施方式中，自适应厚度导热垫112可配置为以在组装光电设备100时(例如，在自适应厚度导热垫112已固化之后)具有特定厚度(例如，特定垂直高度，如图1A中所示的)。例如，光电设备100可包括第一子结构和第二子结构，第一子结构包括TEC 106和芯片108(例如，其设置在热沉102的顶表面的区域118-1上方)，第二子结构包括导热元件110、自适应厚度导热垫112和IC 114(例如，其设置在热沉102的顶表面的区域118-2上方)。自适应厚度导热垫112可以具有匹配(例如，在诸如小于或等于50微米(μm)的公差内，等于)会以其他方式存在于导热元件110和IC 114之间的空间(例如，在如本文进一步描述的光电设备的组装期间)的厚度。
在一些实施方式中，自适应厚度导热垫112可以具有特定厚度，以使第二子结构的厚度(例如，垂直高度)与第一子结构的厚度(例如，垂直高度)匹配(例如，在诸如小于或等于50微米(μm)的公差内，等于)。例如，第一子结构的厚度与第二子结构的厚度之间的差值可以满足(例如，小于或等于)差值阈值(例如，其小于或等于50μm)。换言之，自适应厚度导热垫112的特定厚度可匹配芯片108和TEC 106的累积厚度与导热元件110和IC 114的累积厚度之间的差。
附加地或替代地，第一子结构可以包括附加的自适应厚度导热垫112(例如，在TEC106和芯片108之间，图1A中未示出)。在一些实施方式中，附加的自适应厚度导热垫112可以具有特定厚度，以使第一子结构的厚度(例如，垂直高度)与第一子结构的厚度(例如，垂直高度)匹配(例如，在诸如小于或等于50微米(μm)的公差内，等于)(例如，以与上述类似的方式)。
相应地，当设置在第一子结构和第二子结构上(例如，在芯片108和IC 114的相应顶表面上)时，自适应厚度导热垫112的特定厚度可使基板116在阈值度数内(例如，在3度内)基本上平坦放置(例如，基本上平行于光电设备100的水平面和/或基本上垂直于光电设备100的垂直方向)。阈值度数可以小于或等于三度(例如，从水平面)。
以此方式，自适应厚度导热垫112可被配置成具有适应光电设备100的第一子结构和第二子结构的相应公差叠加的差异的特定厚度或特定厚度范围。这使得基板116能够基本上平坦地放置在IC 114和芯片108上，从而在基板116和IC 114之间以及基板116和芯片108之间提供稳健的电连接。此外，这促进经由TEC 106和热沉102耗散由芯片108和基板116生成的热量，以及经由自适应厚度导热垫112、导热元件110和热沉102耗散由IC 114和基板116生成的热量，从而实现光电设备100的温度调节。
虽然本文描述的一些实施方式涉及包括在光电设备100中(例如，在包括导热元件110、自适应厚度导热垫112和IC 114的第二子结构中)的单个自适应厚度导热垫112，但是附加实施方式包括包括在光电设备100中(例如，在包括TEC 106和芯片108的第一子结构中)的附加的自适应厚度导热垫112(例如，其具有与自适应厚度导热垫112相同或相似的配置，如上所述)。例如，附加的自适应厚度导热垫112可以设置在芯片108和TEC 106之间或TEC 106和热沉102的顶表面的区域118-1之间。附加的自适应厚度导热垫112可以包括可压缩树脂和/或可压缩聚合物，并且可以具有与自适应厚度导热垫112的可压缩性质类似的可压缩性质。附加的自适应厚度导热垫112可以具有匹配(例如，在诸如小于或等于50μm的公差内，等于)以其他方式存在于TEC 106和芯片108之间的空间(例如，在如本文进一步描述的光电设备的组装期间)的厚度的厚度。因此，自适应厚度导热垫112和附加的自适应厚度导热垫112可以具有各自的厚度，以使得第一子结构的厚度(例如，垂直高度)在公差(例如，小于或等于50μm)内匹配(例如，等于)第二子结构的厚度(例如，垂直高度)。
在一些实施方式中，至少一个引线接合124可以将封装主体部件104(例如，封装主体部件104的互连件)连接到基板116、芯片108和/或IC 114。例如，至少一个引线接合124可以将封装主体部件104直接连接到芯片108和/或IC 114。作为另一示例，如图1A所示，至少一个引线接合124可以将封装主体部件104直接连接到基板116的一个或多个接合垫，并且基板116可以提供与芯片108和/或IC 114的电连接(例如，以与上述类似的方式)。
如图1A中进一步所示，间隙126(以黑色示出)可存在于第一子结构(例如，其包括TEC 106和芯片108)与第二子结构(例如，其包括导热元件110、自适应厚度导热垫112和IC114)之间。间隙126可以是自由空间间隙，并且可以足够宽以确保TEC 106和导热元件110在光电设备100的形成期间或之后不会彼此接触。
如上所述，图1A-1B是作为示例提供的。其他示例可以与关于图1A-1B所描述的示例不同。在实践中，光电设备100可以包括附加的层和/或元件、更少的层和/或元件、不同的层和/或元件、或者与图1A-1B中所示的那些层和/或元件不同地布置的层和/或元件。
图2A-2B是示例光电设备200的图。图2A示出了示例光电设备200的侧截面图。图2B示出了示例光电设备200的俯视图。
光电设备200可以类似于光电设备100。例如，如图2A-2B所示，示例光电设备200可以包括热沉102、封装主体部件104、TEC 106、芯片108、导热元件110、自适应厚度导热垫112、IC 114、基板116、一个或多个附接结构122和至少一个引线接合124(例如，以与本文关于图1A和1B所述的相同或相似的配置)。
如图2A-2B所示，基板116在被包括在光电设备200中时可以具有不同的形状和/或尺寸(例如，与基板116被包括在光电设备100中时相比)。基板116的第一部分220-1可以设置在芯片108上，并且基板116的第二部分220-2可以设置在IC 114上。例如，如图2A所示，与基板116的第一部分220-1相关联的基板116的底表面的区域可以设置在芯片108的顶表面上，并且与基板116的第二部分220-2相关联的基板116的底表面的区域可以设置在IC 114的顶表面上。如图2A-2B中进一步所示，基板116的第一部分220-1可以设置在芯片108的顶表面的一部分上，并且基板116的第二部分220-2可以设置在IC 114的整个顶表面上。以这种方式，基板116在被包括在光电设备200中时(例如，与基板116被包括在光电设备100中时相比)可以具有减小的形状和/或尺寸，这可以降低生产基板116的成本，可以增加基板116的可制造性，和/或可以实现基板116的不同水平的鲁棒性和/或可靠性，以及其他示例。
如上所述，图2A-2B是作为示例提供的。其他示例可以与关于图2A-2B所描述的示例不同。在实践中，光电设备200可以包括附加的层和/或元件、更少的层和/或元件、不同的层和/或元件、或者与图2A-2B中所示的那些层和/或元件不同地布置的层和/或元件。
图3A-3D是示例光电设备300的图。图3A示出了示例光电设备300的侧截面图。图3B示出示例光电设备300的第一配置的俯视图，图3C示出示例光电设备300的第二配置的俯视图，以及图3D示出示例光电设备300的第三配置的俯视图。
光电设备300可以类似于光电设备100。例如，如图3A-3D所示，示例光电设备300可以包括热沉102、封装主体部件104、TEC 106、芯片108、导热元件110、自适应厚度导热垫112、IC 114、基板116、一个或多个附接结构122和至少一个引线接合124(例如，以与本文关于图1A和1B所述的相同或相似的配置)。
如图3A-3D所示，基板116在被包括在光电设备300中时可以具有不同的形状和/或尺寸(例如，与基板116被包括在光电设备100中时相比)。基板116的第一部分320-1可以设置在芯片108上，并且基板116的第二部分320-2可以设置在IC 114上。例如，如图3A所示，与基板116的第一部分320-1相关联的基板116的底表面的区域可以设置在芯片108的顶表面上，并且与基板116的第二部分320-2相关联的基板116的底表面的区域可以设置在IC 114的顶表面上。作为另一示例，图3B示出了基板116的第一部分320-1可以设置在芯片108的顶表面的特定部分上，并且图3C-3D示出了基板116的第一部分320-1可以设置在芯片108的顶表面的不同部分上。在附加示例中，图3B示出了基板116的第二部分320-2可以设置在IC114的顶表面的特定部分上，并且图3C-3D示出了基板116的第二部分320-2可以设置在IC114的顶表面的不同部分上。以这种方式，基板116在被包括在光电设备300中时(例如，与基板116被包括在光电设备100中时相比)可以具有减小的形状和/或尺寸，这可以降低生产基板116的成本，可以增加基板116的可制造性，和/或可以实现基板116的不同水平的鲁棒性和/或可靠性，以及其他示例。
如图3D中进一步所示，基板116可以包括一个或多个电气元件330(例如，与本文关于图1A-1B描述的一个或多个电气元件相同或相似)。例如，基板116可以包括一个或多个电阻器、一个或多个迹线(例如，一个或多个低频迹线)和/或在基板116的表面(诸如顶表面)上或基板116内的一个或多个其他电气元件。一个或多个电气元件330可以经由基板116的一个或多个导电结构连接到芯片108和/或IC 114(例如，如本文关于图1A-1B所述)。在一些实施方式中，基板116可以包括一个或多个电气元件330，其以其他方式将被包括在芯片108和/或IC 114中(例如，如果不存在基板116来电连接IC 114和芯片108)。
在一些实施方式中，一个或多个电气元件330可以完成芯片108和/或IC 114。例如，芯片108可以包括光电芯片的第一组电气元件，并且基板116可以包括光电芯片的第二组电气元件(例如，其包括一个或多个电气元件330中的至少一些)，使得第一组电气元件和第二组电气元件一起形成光电设备-电气芯片。作为另一示例，IC 114可以包括驱动器和/或TIA的第一组电气元件，并且基板116可以包括驱动器和/或TIA的第二组电气元件(例如，其包括一个或多个电气元件330中的至少一些)，使得第一组电气元件和第二组电气元件一起形成驱动器和/或TIA。以这种方式，可以分别降低芯片108和/或IC 114的电气复杂性、尺寸(例如，横向占用面积)和/或功耗要求(例如，通过在基板116中包括如上所述的成组的一个或多个电气元件330)。
如图3A中进一步所示，至少一个引线接合124可以将封装主体部件104(例如，封装主体部件104的互连件)连接到IC 114，而不是如图1A和2A中那样将封装主体部件104连接到基板116。例如，至少一个引线接合124可以将封装主体部件104直接连接到IC 114(例如，因为基板116仅设置在IC 114的一部分上，这允许用于至少一个引线接合124的空间将封装主体部件104直接连接到IC 114)。可以调整封装主体部件104的厚度(例如，如图3A所示的高度)(例如，与图1A和图2A所示的相比)以最小化引线接合124的长度(例如，以最小化与引线接合124相关联的电感量，并因此促进封装主体部件104和IC 114之间的高RF连接)。
如上所述，图3A-3D是作为示例提供的。其他示例可以与关于图3A-3D描述的示例不同。在实践中，光电设备300可以包括附加的层和/或元件、更少的层和/或元件、不同的层和/或元件、或者与图3A-3D中所示的那些层和/或元件不同地布置的层和/或元件。
图4A-4C是用于形成光电设备(例如，其与本文关于图1A-1B、2A-2B和3A-3D描述的光电设备100、光电设备200和/或光电设备300相同或相似)的过程的示例实施方式400的图。该工艺可以是例如倒装芯片管芯接合工艺。如图4A-4C所示，该工艺可包括第一形成工艺402、第二形成工艺404、第三形成工艺406和/或第四形成工艺408。
如图4A所示，该工艺包括在第一形成工艺402期间将芯片108和IC 114设置在基板116上。第一形成工艺402可以包括经由一个或多个附接结构122(例如，通过使用焊料回流工艺)将芯片108和/或IC 114连接到基板116。例如，第一形成工艺402可以包括将芯片108和IC 114设置在基板116的表面的相应区域(例如，其包括基板116的接合垫和/或附接结构)上；形成第一组一个或多个附接结构，该第一组一个或多个附接结构被配置为在基板116的接合垫与芯片108和IC 114的相应接合垫之间或周围提供电连接和/或机械连接；和/或形成第二组一个或多个附接结构，其被配置为在基板116的附接结构与芯片108和IC 114的对应附接结构之间或周围提供机械连接。
如图4A中进一步所示，该过程包括在第二形成工艺404期间将TEC 106和/或导热元件110设置在封装上，该封装包括例如封装主体部件104和热沉102。第二形成工艺404可以包括经由附接材料(诸如环氧树脂(例如，导热环氧树脂)、焊料或类似材料)将芯片108和/或IC 114连接到基板116。例如，第二形成工艺404可包括将附接材料设置在热沉102上以及将TEC 106和/或导热元件110设置在热沉102上。在一些实施方式中，TEC 106和导热元件110可被设置在热沉上，使得间隙126被设置在TEC 106和导热元件110之间(例如，以确保TEC 106和导热元件110在光电设备100的形成期间或之后不彼此接触)。
在一些实施方式中，第一形成工艺402和第二形成工艺404可以同时执行(例如，可以在执行第二形成工艺404时执行第一形成工艺402的一些或全部)或单独执行(例如，可以在执行第二形成工艺404之前执行第一形成工艺402，反之亦然)。
如图4B所示，该过程包括在第三形成工艺406期间将包括芯片108、IC 114和基板116的第一子组件设置在包括封装(例如，包括热沉102和封装主体部件104)、TEC 106和/或导热元件110的第二子组件上。在将第一子组件设置在第二子组件上之前，第三形成工艺406可以包括取向(例如，翻转(flipping))第一子组件(例如，与倒装芯片管芯接合工艺一致)，使得第一子组件的芯片108和IC 114被配置为面向第二子组件的封装主体部件104、TEC 106和导热元件110。
此外，第三形成工艺406可包括在导热元件110和IC 114之间设置自适应厚度导热垫112。例如，第三形成工艺406可包括将自适应厚度导热垫112设置在第二子组件的导热元件110上并且将第一子组件设置在第二子组件上，使得IC 114设置在自适应厚度导热垫112上并且芯片108设置在TEC 106上。自适应厚度导热垫112在最初设置在导热元件110上时可以是“软的”，并且当第一子组件设置在第二子组件上时可以压缩以填充导热元件110和IC114之间的空间(例如，以符合空间的一个或多个尺寸，诸如空间的长度、宽度和厚度)。在一些实施方式中，自适应厚度导热垫112可以具有特定厚度(例如，当自适应厚度导热垫112柔软时)，使得包括导热元件110、自适应厚度导热垫112和IC 114(例如，如本文关于图1A-1B所述)的第一子结构的厚度(例如，垂直高度)大于当第一子组件被设置在第二子组件上时包括TEC 106和芯片108的第二子结构的厚度(例如，垂直高度)。可将压缩力(例如，其足以压缩自适应厚度导热垫112，但不足以损坏光电设备100的任何其他部件)施加到第一子组件(例如，沿向下方向)以使自适应厚度导热垫112压缩(例如，当自适应厚度导热垫112柔软时)，使得第一子结构的厚度与第二子结构的厚度匹配(例如，在诸如小于或等于50μm的公差内等于)。
在第一子组件已经被设置在第二子组件上之后，自适应厚度导热垫112可以固化(例如，通过施加热量)并且可以由此变得“硬”，使得自适应厚度导热垫112在第三形成工艺406之后(例如，在固化之后)由于压力变化、温度变化或其他环境变化而可最小程度地压缩。在一些实施方式中，第三形成工艺406可以包括在将第一子组件设置在第二子组件上之前在TEC 106上设置附接材料，诸如环氧树脂(例如，导热环氧树脂)、焊料或类似材料(例如，以将芯片108机械地连接到TEC 106)。
虽然图4B示出了将第一子组件设置在第二子组件上，但是在一些实施方式中，第三形成工艺406包括以与上述类似的方式取向(例如，倒装)第二子组件并将第二子组件设置在第一子组件上。例如，第三形成工艺406可进一步包括将自适应厚度导热垫112设置在第一子组件的IC 114上并将第二子组件设置在第一子组件上，使得导热元件110设置在自适应厚度导热垫112上，并且TEC 106设置在芯片108上。附加地或替代地，第三形成工艺406可以包括在将第二子组件设置在第一子组件上之前将附接材料设置在芯片108上(例如，以将芯片108机械地连接到TEC 106)。
如图4C所示，该工艺包括在第四形成工艺408期间将封装主体部件104电连接到基板116、芯片108和/或IC 114。例如，第四形成工艺408可以包括经由至少一个引线接合124将封装主体部件104连接到基板116。作为替代示例，第四形成工艺408可以包括经由至少一个引线接合将封装主体部件104连接到IC 114和/或芯片108(例如，当存在用于引线接合的空间时，诸如本文关于图3A所描述的)。
以这种方式，该工艺可用于形成(或组装)光电设备。
如上所述，图4A-4C是作为示例提供的。其他示例可以与关于图4A-4C所描述的示例不同。在实践中，该工艺可以包括形成附加的层和/或结构、更少的层和/或结构、不同的层和/或结构、或者与图4A-4C中所示的那些层和/或结构不同地布置的层和/或结构。
前述公开内容提供了说明和说明书，但并不旨在穷举或将实施方式限制于所公开的精确形式。可以根据上述公开内容进行修改和变化，或者可以从实施方式的实践中获得修改和变化。此外，除非前述公开明确地提供了一个或多个实施方式可以不组合的原因，否则可以组合本文描述的任何实施方式。
如本文所使用的，根据上下文，满足阈值可以指大于阈值、大于或等于阈值、小于阈值、小于或等于阈值、等于阈值、不等于阈值等的值。
即使在权利要求中叙述和/或在说明书中公开了特征的特定组合，但是这些组合并不旨在限制各种实施方式的公开内容。事实上，这些特征中的许多可以以权利要求书中未具体叙述和/或说明书中未公开的方式组合。尽管下面列出的每个从属权利要求可以直接从属于仅一个权利要求，但是各种实施方式的公开包括每个从属权利要求与权利要求集中的每个其他权利要求的组合。如本文所使用的，提及项目列表中的“至少一个”的短语是指这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一个”旨在涵盖a、b、c、a-b、a-c、b-c和a-b-c，以及与多个相同项目的任何组合。
除非明确描述如此，否则本文使用的元件、动作或指令不应被解释为关键或必要的。此外，如本文所使用的，冠词“一”和“一个”旨在包括一个或多个项目，并且可以与“一个或多个”互换使用。此外，如本文所使用的，冠词“该”旨在包括结合冠词“该”引用的一个或多个项目，并且可以与“一个或多个”互换使用。此外，如本文所使用的，术语“组”旨在包括一个或多个项目(例如，相关项目、不相关项目、或者相关和不相关项目的组合)。在仅意图一个项目的情况下，使用短语“仅一个”或类似语言。此外，如本文所使用的，术语“具有(has)”、“具有(have)”、“具有(having)”等旨在是开放式术语。此外，除非另有明确说明，否则短语“基于”旨在表示“至少部分地基于”。此外，如本文所使用的，术语“或”在串联使用时旨在是包含性的，并且可以与“和/或”互换使用，除非另有明确说明(例如，如果与“任一”或“中的仅一个”组合使用)。此外，为了便于描述，本文可以使用空间相对术语，例如“下方”、“下部”、“底部”、“上方”、“上部”、“顶部”等，以描述如图所示的一个元件或特征与另一个或多个元件或特征的关系。除了图中描绘的取向之外，空间相对术语旨在涵盖使用或操作中的设备、装置和/或元件的不同取向。设备可以以其他方式取向(旋转90度或以其他取向)，并且本文使用的空间相对描述符同样可以相应地解释。

Claims (20)

1.一种光电设备，包括：
热沉；
第一子结构，该第一子结构设置在所述热沉上，该第一子结构包括：
导热元件，
自适应厚度导热垫，该自适应厚度导热垫设置在所述导热元件上，和
集成电路(IC)，该集成电路设置在所述自适应厚度导热垫上；
第二子结构，该第二子结构设置在所述热沉上，该第二子结构包括：
热电冷却器(TEC)，和
光电芯片，该光电芯片设置在所述TEC上；和
基板，该基板设置在第一子结构和第二子结构上，
其中所述基板设置在所述IC和所述光电芯片上，和
其中所述基板被配置为电连接所述IC和所述光电芯片。
2.根据权利要求1所述的光电设备，其中，所述基板经由倒装芯片配置中的一个或多个附接结构连接到所述IC和所述光电芯片。
3.根据权利要求2所述的光电设备，其中，该一个或多个附接结构包括以下中的至少一个：
提供机械连接的附接结构；
提供电连接的附接结构；或
提供机械连接和电连接的附接结构。
4.根据权利要求1所述的光电设备，其中，第一子结构的厚度与第二子结构的厚度之间的差值满足差值阈值，
其中所述差值阈值小于或等于50微米。
5.根据权利要求1所述的光电设备，其中，所述自适应厚度导热垫包括树脂或聚合物中的至少一种。
6.根据权利要求1所述的光电设备，其中，基板设置在第一子结构和第二子结构上，使得所述基板基本上平行于与所述光电设备相关联的水平面。
7.根据权利要求1所述的光电设备，其中，第二子结构还包括附加的自适应厚度导热垫，
其中该附加的自适应厚度导热垫设置在所述TEC上，或者所述TEC设置在该附加的自适应厚度导热垫上。
8.根据权利要求1所述的光电设备，其中，所述导热元件、自适应厚度导热垫及所述TEC配置为以在相同垂直方向上将热量热传导到热沉。
9.根据权利要求1所述的光电设备，其中，基板包括一个或多个电气元件，
其中一个或多个电气元件中的一电气元件提供与所述IC的操作相关联的功能或与所述光电芯片的操作相关联的功能。
10.一种光电设备，包括：
热沉；
导热元件，该导热元件设置在所述热沉的表面的第一区域上；
自适应厚度导热垫，该自适应厚度导热垫设置在所述导热元件上；
集成电路(IC)，该集成电路设置在所述自适应厚度导热垫上；
热电冷却器(TEC)，该热电冷却器设置在所述热沉的表面的第二区域上；
光电芯片，该光电芯片设置在所述TEC上；和
基板，该基板设置在所述IC和所述光电芯片上，
其中所述基板被配置为电连接所述IC和所述光电芯片。
11.根据权利要求10所述的光电设备，其中，基板包括多个接合垫，以及其中：
多个接合垫中的每一个接合垫具有倒装芯片接合垫轮廓，和
多个接合垫经由多个附接结构连接至IC和光电芯片的相应接合垫。
12.根据权利要求11所述的光电设备，其中，多个附接结构包括以下中的至少一个：
非金属掺杂焊球；或
金属掺杂焊球。
13.根据权利要求10所述的光电设备，其中，所述自适应厚度导热垫的厚度匹配所述光电芯片和所述TEC的累积厚度与所述导热元件和所述IC的累积厚度之间的差。
14.根据权利要求10所述的光电设备，其中，基板设置在所述IC和所述光电芯片上，使得基板基本上平行于与所述光电设备相关联的水平面。
15.根据权利要求10所述的光电设备，其中，导热元件、自适应厚度导热垫及TEC配置为以在相同垂直方向上将热量热传导到热沉。
16.根据权利要求10所述的光电设备，其中，基板包括一个或多个导电结构，该一个或多个导电结构被配置为电连接所述IC和所述光电芯片。
17.一种形成光电设备的方法，包括：
将集成电路(IC)和光电芯片设置在基板上以形成第一子组件；
将热电冷却器(TEC)和导热元件设置在热沉上以形成第二子组件；
使第一子组件和第二子组件取向成使得第一子组件的IC和所述光电芯片面向第二子组件的TEC和所述导热元件；
在所述导热元件上设置自适应厚度导热垫；和
将第一子组件设置在第二子组件上，使得所述IC设置在所述自适应厚度导热垫上，并且所述光电芯片设置在所述TEC上。
18.根据权利要求17所述的方法，其中，将所述IC和所述光电芯片设置在所述基板上以形成第一子组件包括：
经由一个或多个附接结构将所述IC连接到所述光电芯片。
19.根据权利要求17所述的方法，其中，使第一子组件和第二子组件取向成使得第一子组件的IC和光电芯片面向第二子组件的TEC和所述导热元件包括以下中的至少一个：
翻转第一子组件；或
翻转第二子组件。
20.根据权利要求17所述的方法，其中，在第一子组件设置在第二子组件上之后，该自适应厚度导热垫的厚度匹配所述光电芯片和所述TEC的累积厚度与所述导热元件和所述IC的累积厚度之间的差。
CN202210985098.5A 2021-08-18 2022-08-17 用于促进光电设备的一个或多个互连的基板 Pending CN115708201A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163234536P 2021-08-18 2021-08-18
US63/234,536 2021-08-18
US17/580,437 US20230056968A1 (en) 2021-08-18 2022-01-20 Substrate for facilitating one or more interconnections of an opto-electrical device
US17/580,437 2022-01-20

Publications (1)

Publication Number Publication Date
CN115708201A true CN115708201A (zh) 2023-02-21

Family

ID=85212959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210985098.5A Pending CN115708201A (zh) 2021-08-18 2022-08-17 用于促进光电设备的一个或多个互连的基板

Country Status (2)

Country Link
US (1) US20230056968A1 (zh)
CN (1) CN115708201A (zh)

Also Published As

Publication number Publication date
US20230056968A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
US6562653B1 (en) Silicon interposer and multi-chip-module (MCM) with through substrate vias
US6633078B2 (en) Semiconductor device, method for manufacturing an electronic equipment, electronic equipment and portable information terminal
US6490161B1 (en) Peripheral land grid array package with improved thermal performance
US6951773B2 (en) Chip packaging structure and manufacturing process thereof
US6849942B2 (en) Semiconductor package with heat sink attached to substrate
US6392143B1 (en) Flexible package having very thin semiconductor chip, module and multi chip module (MCM) assembled by the package, and method for manufacturing the same
US8288854B2 (en) Semiconductor package and method for making the same
US7750459B2 (en) Integrated module for data processing system
US20140042607A1 (en) Microbump seal
US8123965B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
US20170040309A1 (en) Chip on Chip Attach (Passive IPD and PMIC) Flip Chip BGA Using New Cavity BGA Substrate
US20050250252A1 (en) Low warpage flip chip package solution-channel heat spreader
US8811031B2 (en) Multichip module and method for manufacturing the same
US20030030968A1 (en) Microelectronic assembly with stiffening member
KR20020079477A (ko) 다중소자모듈 형태의 반도체 장치
KR20060101340A (ko) 적층형 반도체 장치
US20220352121A1 (en) Semiconductor package having passive support wafer
US6351389B1 (en) Device and method for packaging an electronic device
US11218651B2 (en) Image sensor package
US20230056968A1 (en) Substrate for facilitating one or more interconnections of an opto-electrical device
US20050104211A1 (en) Semiconductor device having semiconductor chips mounted on package substrate
US20210193619A1 (en) Semiconductor chip stack arrangement and semiconductor chip for producing such a semiconductor chip stack arrangement
US20220310502A1 (en) Semiconductor device and manufacturing method thereof
US20030034565A1 (en) Flip chip substrate with metal columns
US11862545B2 (en) Integrated substrate structure, electronic assembly, and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication