CN115695811A - 一种多路pal制式视频传输显示装置及传输显示方法 - Google Patents

Abstract

本发明公开了一种多路PAL制式视频传输显示装置，结构为：PAL制式视频解码模块实现4路PAL制式模拟摄像头输入并将模拟信号解码为数字信号，通过BT.656接口传输原始视频信号到视频处理模块；视频处理模块完成PAL制式视频源选择、视频拉流、视频压缩、视频传输、图片加载更新；后台服务器处理模块对获取的视频码流进行解压缩、显示，完成视频远程监控，更新图片显示内容；FPGA BT656协议处理模块支持6路PAL制式图片数据的接收、解压、BT656协议实现；PAL制式图片编码模块通过编码芯片将数字信号转化为PAL制式模拟信号输出，同时输出行场同步信号。本发明实时、远程图像均可显示，灵活满足用户需求。

Description

一种多路PAL制式视频传输显示装置及传输显示方法

技术领域

本发明属于航空计算机控制技术领域，涉及一种多路PAL制式视频传输显示装置及传输显示方法。

背景技术

中国发明专利201910938522.9(公开了一种基于FPGA的图像编解码与网络传输的方法与装置。FPGA分别在编、解码端上位机的配置指令下，实现对JPEG2000编解码芯片、网络通信芯片等的配置和控制。编码端接收视频图像，将其转换为数字格式，由JPEG2000编码芯片对采集到的视频图像进行编码。编码芯片输出的编码数据经缓冲后，被送入以网络通信芯片，以生成网络数据报文并发送至以太网。解码端通过读取网络通信芯片的网络数据报文，实现以太网上视频图像数据的接收。解码端将网络报文数据缓冲后送入JPEG2000解码芯片进行图像解码，而后还原并显示视频图像。本专利充分发挥了每个部分的功能，满足视频图像编解码的实时性及网络传输的要求。该专利只是对单路视频图像处理压缩，与本发明对视频码流进行H.265格式的压缩明显不同。此外，该专利未体现对多路视频输入和输出的支持，也不具备实时显示监控数据并更新显示图片功能。

中国发明专利201911265045.0提出了一种基于FPGA与压缩处理器的视频处理模块，该发明包括单片机，用于产生中断数据和控制命令；视频输入单元，用于输入待处理的视频数据；视频格式转换模块，用于根据所述控制命令将所述视频数据进行格式转换，得到解码数据；视频压缩模块，用于根据所述中断数据对解码数据进行压缩得到压缩数据并储存。该专利利用FPGA芯片对输入视频流和视频输出驱动进行处理，同时字符叠加配合外部控制板，使其更加灵活和稳定；利用高清视频处理器进行视频的压缩存储，高清视频处理器内部的ARM内核和压缩编码处理器可实现对输入视频源进行实施压缩和存储的稳定运行。该专利实现对视频的采集、压缩和存储，但不具备远程监控显示功能，也无法通过远程后台更新需要显示的图片。

发明内容

(一)发明目的

本发明的目的是：提供一种多路PAL制式视频传输显示装置及传输显示方法，实现多路PAL制式图片的解压缩、显示，图片显示内容既可以存储在设备本地，也可以通过服务器远程更新图片内容，灵活满足用户需求。

(二)技术方案

为了解决上述技术问题，本发明提供一种多路PAL制式视频传输显示装置，其包括：PAL制式视频解码模块、视频处理模块、后台服务器处理模块、FPGA BT656协议处理模块和PAL制式图片编码模块；PAL制式视频解码模块实现4路PAL制式模拟摄像头输入并将模拟信号解码为数字信号，通过BT.656接口传输原始视频信号到视频处理模块；视频处理模块完成PAL制式视频源选择、视频拉流、视频压缩、视频传输、图片加载更新；后台服务器处理模块对获取的视频码流进行解压缩、显示，完成视频远程监控，更新图片显示内容；FPGABT656协议处理模块支持6路PAL制式图片数据的接收、解压、BT656协议实现；PAL制式图片编码模块通过编码芯片将数字信号转化为PAL制式模拟信号输出，同时输出行场同步信号。

本发明还提供一种多路PAL制式视频传输显示方法，包括以下步骤：

S1：PAL制式视频解码

采用ADI公司的ADV7280A实现4路PAL制式模拟摄像头输入并将模拟信号解码为数字信号；

S2：视频处理

完成原始视频码流的压缩，降低传输带宽并保证视频恢复的清晰度；

S3：后台服务器处理

后台服务器对获取的视频码流进行解压缩、显示，完成视频远程监控，更新图片显示内容；

S4：FPGA BT656协议处理

FPGA BT656协议处理支持6路PAL制式图片数据的接收、解压、BT656协议实现，利用FPGA，根据BT.656协议要求，将来自视频处理的压缩视频生成BT.656完整数据帧、行场同步数据、消隐数据、定时基准码、输出图像数据；

S5：PAL制式图片编码

PAL制式图片编码实现数字信号经过编码芯片SAA7121转化为模拟信号输出，将数字视频信息转换成场频为50Hz的全电视模拟信号。

(三)有益效果

上述技术方案所提供的多路PAL制式视频传输显示装置及传输显示方法，与现有技术相比，采用视频处理器实现视频码流的提取、压缩、传输，支持后台显示视频监控；同时本发明利用FPGA门阵强大的并行计算能力和接口扩展能力，实现多路PAL制式图片的解压缩、显示、BT656协议实现，图片显示内容既可以存储在设备本地，也可以通过服务器远程更新图片内容，灵活满足用户需求。

附图说明

图1为本发明多路PAL制式视频传输显示装置的原理图。

具体实施方式

为使本发明的目的、内容和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

如图1所示，本实施例多路PAL制式视频传输显示装置包括：PAL制式视频解码模块，视频处理模块，后台服务器处理模块，FPGA BT656协议处理模块，PAL制式图片编码模块。

所述PAL制式视频解码模块，采用ADI公司的ADV7280A实现4路PAL制式模拟摄像头输入并将模拟信号解码为数字信号，通过BT.656接口传输原始视频信号到海思处理器。ADV7280A支持4路CVBS输入，通过I2C总线实现参数配置、通道选择等功能，输出支持8-bitITU-R BT.656YCrCb 4:2:2，且同时支持逐行扫描和隔行扫描。通过该芯片完成了模拟视频信号到标准数字接口信号的转变。视频处理模块提供BT.656接口，并I2C接口完成ADV7280A配置工作。

视频处理模块完成PAL制式视频源选择、视频拉流、视频压缩、视频传输、图片加载更新等功能。视频处理模块采用海思处理器，借助海思处理器强大的视频处理能力，完成本装置与后台服务器之间视频码流和控制码流的交互，视频源选择、视频拉流、视频压缩、视频传输、图片加载更新等功能。视频处理模块通过BT656接口与视频解码模块通信，通过以太网与后台服务器模块通信，通过PCIe与FPGA通信。

后台服务器处理模块对获取的视频码流进行解压缩、显示，完成视频远程监控，更新图片显示内容等功能。后台服务器通过以太网与视频处理模块通信，通过后台服务器可以显示监控的视频。

FPGA BT656协议处理模块支持6路PAL制式图片数据的接收、解压、BT656协议实现。该模块主要由FPGA实现，重点利用FPGA强大的并行处理能力，通过逻辑编码实现完整的BT656协议，通过BT656接口与视频编码芯片SAA7121完成数据交互。为了增加应用灵活性，图片数据可以通过后台电脑发送给视频处理模块，视频处理模块通过PCIe高速串行接口发送给FPGA BT656协议处理模块。

PAL制式图片编码模块通过编码芯片将数字信号转化为PAL制式模拟信号输出，同时输出行场同步信号。视频编码模块采用SAA7121芯片完成BT656数字信号转换为PAL制式模拟信号，同时SAA7121芯片输出行场同步信号。FPGA通过I2C总线完成SAA7121芯片配置。

本实施例还提供一种多路PAL制式视频传输显示方法，包括以下步骤：

S1：PAL制式视频解码

PAL制式视频解码模块采用ADI公司的ADV7280A实现4路PAL制式模拟摄像头输入并将模拟信号解码为数字信号。ADV7280A芯片支持4路PAL制式模拟摄像头分时输入，视频处理器通过I2C总线实现通道选择和视频参数配置。

S2：视频处理

视频处理主要完成原始视频码流的压缩，降低传输带宽并保证视频恢复的清晰度。之所以采用H265编码，是因为它采用了更为复杂的帧内预测编码技术，相比较上一代H264编码标准，H265在改善码流、编码质量、低延时、编码算法方面下足了功夫，在码率控制方面的能力比H264提升30％～40％，也就是说在相同的带宽下，视频质量要提高30％～40％。视频压缩处理过程分为5个步骤，详细流程如下：

步骤S21:

系统初始化(SYS INT)：配置VB视频缓冲池，初始化VB，配置系统(字节对齐)，初始化系统。

步骤S22:

配置视频捕获(VI+ISP)：配置MIPI，初始化ISP，运行ISP线程，配置开启VI设备捕获，配置开启VI通道捕获。

步骤S23:

配置视频处理子系统(VPSS):创建VPSS的group，获取，配置group属性，启动group，绑定VI到VPSS的group，配置VPSS的通道Chn属性、扩展属性，配置VPSS的通道模式，使能VPSS的通道。

步骤S24:

创建配置编码通道(VENC):创建编码通道，开启编码通道接收图像，绑定VPSS的通道到编码通道。

步骤S25:

获取编码码流:获取编码设备文件句柄，查询编码器状态，申请码流空间，获取编码码流到码流空间中，处理码流。

S3:后台服务器处理

后台服务器对获取的视频码流进行解压缩、显示，完成视频远程监控，更新图片显示内容。后台服务器处理模块利用强大的CPU处理能力，通过软件实现一路视频数据的解压缩，显示工作，可根据用户需要完成视频通路的切换显示，从而完成远程监控功能。此外，后台服务器处理模块可以通过以太网将压缩的图片数据传送给视频处理模块，从而可以远程完成图片数据的更新。

S4:FPGA BT656协议处理

FPGA BT656协议处理支持6路PAL制式图片数据的接收、解压、BT656协议实现。该模块主要由FPGA实现，重点利用FPGA强大的并行处理能力，根据BT.656协议要求，将来自视频处理的压缩视频生成BT.656完整数据帧，行场同步数据、消隐数据、定时基准码、输出图像数据等。BT.656并行接口除了传输4:2:2的YCbCr视频数据流外，还有行、列同步所用的控制信号。一帧图像数据由一个625行、每行1728字节的数据块组成。其中，23～311行是偶数场视频数据，336～624行是奇数场视频数据，其余为垂直控制信号。

S5:PAL制式图片编码

PAL制式图片编码主要实现数字信号经过专用编码芯片SAA7121转化为模拟信号输出。将数字视频信息转换成场频为50Hz的全电视模拟信号。该芯片支持PAL和NTSC视频制式，其像素频率为13.5MHz，MP0～MP7的视频数据引脚输入数据为ITU-RBT.656格式的数字视频信号，经过SAA7121芯片内的数据管理模块分离出Y、Cb、Cr信号，然后再送到片内相应的数模转换模块将数字视频信号转换为复合视频信号，最后由CVBS输出。

采用本发明技术方案，与现有技术相比，采用视频专用处理器实现视频码流的提取、压缩、传输，支持后台显示视频监控；同时本发明利用FPGA门阵强大的并行计算能力和接口扩展能力，实现多路PAL制式图片的BT656协议实现、解压缩、显示，图片显示内容既可以存储在设备本地，也可以通过服务器远程更新图片内容，灵活满足用户各种需求。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种多路PAL制式视频传输显示装置，其特征在于，包括：PAL制式视频解码模块、视频处理模块、后台服务器处理模块、FPGA BT656协议处理模块和PAL制式图片编码模块；PAL制式视频解码模块实现4路PAL制式模拟摄像头输入并将模拟信号解码为数字信号，通过BT.656接口传输原始视频信号到视频处理模块；视频处理模块完成PAL制式视频源选择、视频拉流、视频压缩、视频传输、图片加载更新；后台服务器处理模块对获取的视频码流进行解压缩、显示，完成视频远程监控，更新图片显示内容；FPGA BT656协议处理模块支持6路PAL制式图片数据的接收、解压、BT656协议实现；PAL制式图片编码模块通过编码芯片将数字信号转化为PAL制式模拟信号输出，同时输出行场同步信号。

2.如权利要求1所述的多路PAL制式视频传输显示装置，其特征在于，所述PAL制式视频解码模块采用ADI公司的ADV7280A，支持4路CVBS输入，通过I2C总线实现参数配置、通道选择，输出支持8-bit ITU-R BT.656 YCrCb 4:2:2，且同时支持逐行扫描和隔行扫描。

3.如权利要求2所述的多路PAL制式视频传输显示装置，其特征在于，所述视频处理模块采用海思处理器。

4.如权利要求3所述的多路PAL制式视频传输显示装置，其特征在于，所述视频处理模块通过BT656接口与PAL制式视频解码模块通信，通过以太网与后台服务器处理模块通信。

5.如权利要求4所述的多路PAL制式视频传输显示装置，其特征在于，所述FPGA BT656协议处理模块由FPGA实现，所述视频处理模块通过PCIe与FPGA通信。

6.如权利要求5所述的多路PAL制式视频传输显示装置，其特征在于，所述PAL制式图片编码模块采用SAA7121芯片完成BT656数字信号转换为PAL制式模拟信号，同时SAA7121芯片输出行场同步信号。

7.如权利要求6所述的多路PAL制式视频传输显示装置，其特征在于，所述FPGA通过I2C总线完成SAA7121芯片配置。

8.如权利要求7所述的多路PAL制式视频传输显示装置，其特征在于，所述FPGA BT656协议处理模块通过BT656接口与视频编码芯片SAA7121完成数据交互。

9.一种多路PAL制式视频传输显示方法，其特征在于，包括以下步骤：

S1：PAL制式视频解码

采用ADI公司的ADV7280A实现4路PAL制式模拟摄像头输入并将模拟信号解码为数字信号；

S2：视频处理

完成原始视频码流的压缩，降低传输带宽并保证视频恢复的清晰度；

S3：后台服务器处理

后台服务器对获取的视频码流进行解压缩、显示，完成视频远程监控，更新图片显示内容；

S4：FPGA BT656协议处理

FPGA BT656协议处理支持6路PAL制式图片数据的接收、解压、BT656协议实现，利用FPGA，根据BT.656协议要求，将来自视频处理的压缩视频生成BT.656完整数据帧、行场同步数据、消隐数据、定时基准码、输出图像数据；

S5：PAL制式图片编码

PAL制式图片编码实现数字信号经过编码芯片SAA7121转化为模拟信号输出，将数字视频信息转换成场频为50Hz的全电视模拟信号。

10.如权利要求9所述的多路PAL制式视频传输显示方法，其特征在于，步骤S2中视频压缩处理过程分为5个步骤，过程如下：

步骤S21-系统初始化：配置VB视频缓冲池，初始化VB，配置系统字节对齐，初始化系统；

步骤S22-配置视频捕获：配置MIPI，初始化ISP，运行ISP线程，配置开启VI设备捕获，配置开启VI通道捕获；

步骤S23-配置视频处理子系统：创建VPSS的group，配置group属性，启动group，绑定VI到VPSS的group，配置VPSS的通道Chn属性、扩展属性，配置VPSS的通道模式，使能VPSS的通道；

步骤S24-创建配置编码通道：创建编码通道，开启编码通道接收图像，绑定VPSS的通道到编码通道；

步骤S25-获取编码码流：获取编码设备文件句柄，查询编码器状态，申请码流空间，获取编码码流到码流空间中，处理码流。

Images