CN115693059A - 一种三线共模滤波器 - Google Patents
一种三线共模滤波器 Download PDFInfo
- Publication number
- CN115693059A CN115693059A CN202211349984.5A CN202211349984A CN115693059A CN 115693059 A CN115693059 A CN 115693059A CN 202211349984 A CN202211349984 A CN 202211349984A CN 115693059 A CN115693059 A CN 115693059A
- Authority
- CN
- China
- Prior art keywords
- thick copper
- layer
- mode filter
- common mode
- wire common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供的一种三线共模滤波器，所述共模滤波器包括：第一层厚铜、第二层厚铜、第三层厚铜和第四层厚铜；所述第二层厚铜与所述第一层厚铜之间设置有第一过孔；所述第三层厚铜与所述第二层厚铜之间设置有第二过孔；所述第四层厚铜与所述第三层厚铜之间设置有第三过孔；所述第二层厚铜、所述第三层厚铜和所述第四层厚铜均设置有电容极板，用于调节回波损耗。实现高性能小尺寸的三线共模滤波器。
Description
技术领域
本发明涉及滤波器领域，尤其涉及一种三线共模滤波器。
背景技术
三线共模滤波器目前主要应用在于MIPI C-PHY。MIPI协议主要解决屏幕/摄像头模块和应用IC间的数据传输。目前在移动终端中主要使用的协议为MIPI D-PHY，但在手机等需要小型化的应用场景中，可更高速且减少线路数量的C-PHY正成为趋势。
发明内容
鉴于上述问题，提出了本发明以便提供克服上述问题或者至少部分地解决上述问题的一种三线共模滤波器。
根据本发明的一个方面，提供了一种三线共模滤波器，所述共模滤波器包括：第一层厚铜、第二层厚铜、第三层厚铜和第四层厚铜；
所述第二层厚铜与所述第一层厚铜之间设置有第一过孔；
所述第三层厚铜与所述第二层厚铜之间设置有第二过孔；
所述第四层厚铜与所述第三层厚铜之间设置有第三过孔；
所述第二层厚铜、所述第三层厚铜和所述第四层厚铜均设置有电容极板，用于调节回波损耗。
可选的，所述共模滤波器还包括：底部厚铜层和底部焊盘；
所述底部厚铜层设置在所述底部焊盘上，用于引出信号线。
可选的，所述底部焊盘为SMD封装。
可选的，所述共模滤波器还包括：TGV孔层，设置在所述底部厚铜层上。
可选的，所述第三层厚铜和所述第二层厚铜信号线为单层走线。
可选的，所述第一层厚铜与所述第四层厚铜的信号线通过层间的过孔相连接，实现并联共走的效果。
可选的，所述滤波器还包括顶部焊盘，设置在所述第四层厚铜上。
本发明提供的一种三线共模滤波器，所述共模滤波器包括：第一层厚铜、第二层厚铜、第三层厚铜和第四层厚铜；所述第二层厚铜与所述第一层厚铜之间设置有第一过孔；所述第三层厚铜与所述第二层厚铜之间设置有第二过孔；所述第四层厚铜与所述第三层厚铜之间设置有第三过孔；所述第二层厚铜、所述第三层厚铜和所述第四层厚铜均设置有电容极板，用于调节回波损耗。实现高性能小尺寸的三线共模滤波器。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的四层厚铜SMD封装的TGV工艺示意；
图2为本发明实施例提供的四层厚铜，WB/FC封装则不需要TGV和底部厚铜，工艺示意图；
图3为本发明实施例提供的为底部厚铜层和TGV孔层，焊盘采用SMD封装；
图4为本发明实施例提供的为厚铜1以及厚铜1至厚铜2的过孔示意图；
图5为本发明实施例提供的厚铜2以及厚铜2至厚铜3的过孔示意图；
图6为本发明实施例提供的厚铜3以及厚铜3至厚铜4的过孔示意图；
图7为本发明实施例提供的厚铜4示意图；
图8为本发明实施例提供的原理图示意图；
图9为本发明实施例提供的仿真S参数性能示意。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
本发明的说明书实施例和权利要求书及附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元。
下面结合附图和实施例，对本发明的技术方案做进一步的详细描述。
本发明以打穿玻璃衬底的四层厚铜TGV(Through-Glass Vias)工艺为例。集成无源器件IPD工艺按照衬底不同可分为高阻硅/砷化镓及玻璃工艺等，本发明不局限于其中任何一种工艺。
如图1所示，按照封装形式可分为引线键合WB(Wire bonding),倒装焊FC(Flipchip)和本专利所示意的表面贴装器件SMD表贴，也不局限于其中任意一种封装形式。
底部厚铜和TGV非本发明必须的制程，只作为信号引出作用。核心的是四层厚铜，WB/FC封装则不需要TGV和底部厚铜，工艺示意图如图2所示。
如图3所示为底部厚铜层和TGV孔层，焊盘采用SMD封装，用于信号线引出作用。
如图4所示为厚铜1以及厚铜1至厚铜2的过孔。
如图5所示为厚铜2以及厚铜2至厚铜3的过孔，本发明中增加了用于调节回波损耗的电容极板。
如图6所示为厚铜3以及厚铜3至厚铜4的过孔，本发明中增加了用于调节回波损耗的电容极板。
如图7所示为厚铜4，本发明中增加了用于调节回波损耗的电容极板。
如图8所示为上述实例的原理图示意，厚铜1与厚铜4信号线通过层间的过孔相连，达到并联共走的效果，实例中为信号a所用的走线层。
厚铜2与厚铜3信号线为单层走线，分别为信号b与信号c所用的走线层。与信号b与a和信号线c与a之间大致形成结构上的对称以及耦合强度上的提升。
对称结构可以使差模与共模信号间的隔离度增加，并且并联走线还可以顺带降低信号线a的走线直流电阻。
实例中在信号b与信号c首位之间各增加了可用于调节回波损耗的电容极板，占用层为厚铜2/3/4层。在本发明中可根据实际版图及工艺不同，在三路信号线之间合理添加对应大小的电容进行性能调节，也可去掉电容，视情况而定。
如图9所示为上述实例的仿真S参数性能示意：
性能优势：可行的工艺参数下，芯片尺寸大小为850umx650um(包含切割道)并进行SMD表贴。SDD21差模-3dB截止频率超过10GHz；SCC21共模抑制带宽可做到约2到5GHz；SCD21差模与共模每路间的隔离度在6GHz以内可做到-30dB以下；所有信号端口-15dB以内的反射可做到接近6GHz。
有益效果：实现高性能小尺寸的三线共模滤波器，达到高性能及小型化的效果。
以上的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种三线共模滤波器，其特征在于，所述共模滤波器包括：第一层厚铜、第二层厚铜、第三层厚铜和第四层厚铜；
所述第二层厚铜与所述第一层厚铜之间设置有第一过孔；
所述第三层厚铜与所述第二层厚铜之间设置有第二过孔；
所述第四层厚铜与所述第三层厚铜之间设置有第三过孔；
所述第二层厚铜、所述第三层厚铜和所述第四层厚铜均设置有电容极板，用于调节回波损耗。
2.根据权利要求1所述的一种三线共模滤波器，其特征在于，所述共模滤波器还包括：底部厚铜层和底部焊盘；
所述底部厚铜层设置在所述底部焊盘上，用于引出信号线。
3.根据权利要求2所述的一种三线共模滤波器，其特征在于，所述底部焊盘为SMD封装。
4.根据权利要求2所述的一种三线共模滤波器，其特征在于，所述共模滤波器还包括：TGV孔层，设置在所述底部厚铜层上。
5.根据权利要求1所述的一种三线共模滤波器，其特征在于，所述第三层厚铜和所述第二层厚铜信号线为单层走线。
6.根据权利要求1所述的一种三线共模滤波器，其特征在于，所述第一层厚铜与所述第四层厚铜的信号线通过层间的过孔相连接，实现并联共走的效果。
7.根据权利要求1所述的一种三线共模滤波器，其特征在于，所述滤波器还包括顶部焊盘，设置在所述第四层厚铜上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211349984.5A CN115693059A (zh) | 2022-10-31 | 2022-10-31 | 一种三线共模滤波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211349984.5A CN115693059A (zh) | 2022-10-31 | 2022-10-31 | 一种三线共模滤波器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115693059A true CN115693059A (zh) | 2023-02-03 |
Family
ID=85046066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211349984.5A Pending CN115693059A (zh) | 2022-10-31 | 2022-10-31 | 一种三线共模滤波器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115693059A (zh) |
-
2022
- 2022-10-31 CN CN202211349984.5A patent/CN115693059A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9035450B2 (en) | Semiconductor device and interconnect substrate | |
| US8791775B2 (en) | Semiconductor device and method of forming high-attenuation balanced band-pass filter | |
| KR100817070B1 (ko) | 다중 그라운드 쉴딩 반도체 패키지, 그 패키지의 제조방법 및 그 그라운드 쉴딩을 이용한 노이즈 방지방법 | |
| EP1873923A1 (en) | High frequency module | |
| KR20100032909A (ko) | 후면 수동 디바이스 집적을 이용하는 반도체 다이 | |
| JP2010103475A (ja) | 半導体マルチチップパッケージ | |
| EP2669944A2 (en) | Semiconductor package and stacked semiconductor package | |
| WO2003046975A1 (en) | Single and multiple layer packaging of high-speed/high-density ics | |
| US20210227685A1 (en) | Structure for circuit interconnects | |
| US10057976B1 (en) | Power-ground co-reference transceiver structure to deliver ultra-low crosstalk | |
| US20030095014A1 (en) | Connection package for high-speed integrated circuit | |
| KR20010104319A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP5527623B2 (ja) | 電子部品 | |
| EP4325722A2 (en) | Semiconductor device, communication apparatus, and producing method thereof | |
| CN110767606B (zh) | 一种具有复合功能的电子元器件及其制造方法 | |
| CN218160756U (zh) | 一种三线共模滤波器 | |
| CN115693059A (zh) | 一种三线共模滤波器 | |
| CN107710605B (zh) | 互感耦合滤波器及无线保真WiFi模组 | |
| JP5574161B2 (ja) | マルチ通信モジュール | |
| US8049340B2 (en) | Device for avoiding parasitic capacitance in an integrated circuit package | |
| US10790223B2 (en) | Integrated circuit package element and load board thereof | |
| JPH11195731A (ja) | 半導体装置 | |
| CN113690729B (zh) | 一种封装结构及光模块 | |
| US7105924B2 (en) | Integrated circuit housing | |
| WO2023207259A1 (zh) | 电感结构、晶圆、裸片、芯片及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |