CN115668972A - 摄像装置 - Google Patents

摄像装置 Download PDF

Info

Publication number
CN115668972A
CN115668972A CN202180035596.7A CN202180035596A CN115668972A CN 115668972 A CN115668972 A CN 115668972A CN 202180035596 A CN202180035596 A CN 202180035596A CN 115668972 A CN115668972 A CN 115668972A
Authority
CN
China
Prior art keywords
pixel
event
unit
image pickup
dvs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180035596.7A
Other languages
English (en)
Inventor
児玉和俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN115668972A publication Critical patent/CN115668972A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4865—Time delay measurement, e.g. time-of-flight measurement, time of arrival measurement or determining the exact position of a peak
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/705—Pixels for depth measurement, e.g. RGBZ
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本公开提供了一种能够输出事件检测信号以外的信号(例如，灰度等级的像素信号)的摄像装置。本公开的摄像装置具有通过层叠包括第一层半导体芯片和第二层半导体芯片的至少两个半导体芯片而形成的层叠芯片结构。在第一层半导体芯片中设置有像素阵列单元，事件像素和测距像素混合在该像素阵列单元中，所述事件像素将像素的亮度变化量超过预定阈值的现象作为事件发生进行检测并且输出事件检测信号，所述测距像素包括光接收元件，该光接收元件基于来自光源单元的照射光而接收来自测距目标的反射光并且响应于光子的接收而产生信号。在第二层半导体芯片中，与事件像素和测距像素分别对应地设置有处理事件检测信号的用于事件像素的模拟前端单元以及处理来自光接收元件的信号的用于测距像素的模拟前端单元。

Description

摄像装置
技术领域
本公开涉及摄像装置。
背景技术
与与例如垂直同步信号等同步信号同步地执行摄像的扫描型(同步型)摄像装置相反，存在被称为DVS(dynamic vision sensor：动态视觉传感器)的非扫描型(异步型)摄像装置(例如，参考专利文献1)。非扫描型摄像装置将其中对入射光进行光电转换的像素的亮度变化量超过预定阈值的现象作为事件发生进行检测，并且输出事件检测信号。
引用列表
专利文献
专利文献1：WO 2019/087471 A1
发明内容
本发明要解决的问题
期望被称为DVS的非扫描型(异步型)摄像装置不仅能够通过检测事件发生来检测被摄体的运动(运动物体)，而且还能够输出事件检测信号以外的信号，例如与入射光量对应的灰度等级的像素信号。
本公开的目的是提供一种摄像装置，该摄像装置除了能够输出表示事件发生的事件检测信号之外，还能够输出事件检测信号以外的信号，例如与入射光量对应的灰度等级的像素信号。
解决问题的技术方案
用于实现上述目的的本公开的摄像装置包括通过层叠包括第一层半导体芯片和第二层半导体芯片的至少两个半导体芯片而形成的层叠芯片结构，
其中，在所述第一层半导体芯片中设置有像素阵列单元，事件像素和灰度像素混合在所述像素阵列单元中，所述事件像素将像素的亮度变化量超过预定阈值的现象作为事件发生进行检测并且输出事件检测信号，所述灰度像素输出与入射光量对应的灰度等级的像素信号，并且
在所述第二层半导体芯片中，与所述事件像素和所述灰度像素分别对应地设置有处理所述事件检测信号的用于事件像素的模拟前端单元以及处理所述像素信号的用于灰度像素的模拟前端单元。
用于实现上述目的的本公开的摄像装置包括通过层叠包括第一层半导体芯片和第二层半导体芯片的至少两个半导体芯片而形成的层叠芯片结构，
其中，在所述第一层半导体芯片中设置有像素阵列单元，事件像素和测距像素混合在所述像素阵列单元中，所述事件像素将像素的亮度变化量超过预定阈值的现象作为事件发生进行检测并且输出事件检测信号，所述测距像素包括光接收元件，所述光接收元件基于来自光源单元的照射光而接收来自测距目标的反射光并且响应于光子的接收而产生信号，并且
在所述第二层半导体芯片中，与所述事件像素和所述测距像素分别对应地设置有处理所述事件检测信号的用于事件像素的模拟前端单元以及处理来自所述光接收元件的所述信号的用于测距像素的模拟前端单元。
附图说明
图1是示意性地示出根据本公开的第一实施例的摄像装置的系统构造的框图。
图2的A是示出灰度电路的构造的示例的框图，图2的B是示出DVS单元的构造的示例的框图。
图3是示出灰度像素的构造的具体示例的电路图。
图4是示出DVS像素的构造的具体示例的电路图。
图5是示出地址事件检测单元的构造的示例的框图。
图6是示出根据本公开的第一实施例的摄像装置中的第一具体示例的层叠芯片结构的示意图。
图7的A是示出第一层半导体芯片的灰度像素和DVS像素与第二层半导体芯片的各模拟前端单元之间的对应关系1的图，图7的B是示出第一层半导体芯片的灰度像素和DVS像素与第二层半导体芯片的各模拟前端单元之间的对应关系2的图。
图8是示出灰度像素和DVS像素的像素阵列的图像图。
图9是示出根据本公开的第一实施例的摄像装置中的第二具体示例的层叠芯片结构的示意图。
图10的A是示出根据本公开的第一实施例的摄像装置中的第一构造示例的像素布置的图，图10的B是示出根据本公开的第一实施例的摄像装置中的第二构造示例的像素布置的图。
图11的A是示出根据本公开的第一实施例的摄像装置中的第三构造示例的像素布置的图，图11的B是示出根据本公开的第一实施例的摄像装置中的第四构造示例的像素布置的图。
图12的A是示出根据本公开的第一实施例的摄像装置中的第一布置示例的DVS单元的布置以及DVS单元与DVS AFE的连接关系的图，图12的B是示出根据本公开的第一实施例的摄像装置中的第二布置示例的DVS单元的布置以及DVS单元与DVS AFE的连接关系的图。
图13的A是示出根据本公开的第一实施例的摄像装置中的第三布置示例的DVS单元的布置以及DVS单元与DVS AFE的连接关系的图，图13的B是示出根据本公开的第一实施例的摄像装置中的第四布置示例的DVS单元的布置以及DVS单元与DVS AFE的连接关系的图。
图14的A是示意性地示出根据第一构造示例的层叠芯片结构的图，图14的B是示意性地示出根据第二构造示例的层叠芯片结构的图。
图15是示意性地示出根据第三构造示例的层叠芯片结构的图。
图16是示意性地示出根据本公开的第二实施例的摄像装置的系统构造的框图。
图17是示出测距像素的基本像素电路的构造的示例的电路图。
图18的A是示出根据本公开的第二实施例的摄像装置中的第一具体示例的层叠芯片结构的示意图，图18的B是示出根据本公开的第二实施例的摄像装置中的第二具体示例的层叠芯片结构的示意图。
图19的A是示出根据本公开的第二实施例的摄像装置中的第一构造示例的像素布置的图，图19的B是示出根据本公开的第二实施例的摄像装置中的第二构造示例的像素布置的图。
图20的A是示出根据本公开的第二实施例的摄像装置中的第三构造示例的像素布置的图，图20的B是示出根据本公开的第二实施例的摄像装置中的第四构造示例的像素布置的图。
图21的A是示出根据本公开的第二实施例的摄像装置中的第一布置示例的DVS单元的布置以及DVS单元与DVS AFE的连接关系的图，图21的B是示出根据本公开的第二实施例的摄像装置中的第二布置示例的DVS单元的布置以及DVS单元与DVS AFE的连接关系的图。
图22的A是示出根据本公开的第二实施例的摄像装置中的第三布置示例的DVS单元的布置以及DVS单元与DVS AFE的连接关系的图，图22的B是示出根据本公开的第二实施例的摄像装置中的第四布置示例的DVS单元的布置以及DVS单元与DVS AFE的连接关系的图。
图23是示意性地示出根据本公开的第三实施例的摄像装置的系统构造的框图。
具体实施方式
下面将参考附图说明用于实施本公开的技术的方式(以下，称为实施例)。本公开的技术不限于这些实施例。在以下的说明中，相同的元件或具有相同功能的元件将使用相同的附图标记，并且将省略重复的说明。注意，将按以下顺序进行说明。
1.本公开的摄像装置的一般说明
2.根据第一实施例的摄像装置(事件像素+灰度像素)
2-1.系统构造示例
2-1-1.灰度像素的构造示例
2-1-2.DVS像素的构造示例
2-1-3.地址事件检测单元的构造示例
2-2.层叠芯片结构
2-2-1.第一具体示例(两层结构的示例)
2-2-2.第二具体示例(三层结构的示例)
2-3.像素阵列单元的构造示例
2-3-1.第一构造示例(包括灰度像素和DVS像素的单元根据预定规则并排布置的示例)
2-3-2.第二构造示例(包括DVS像素的单元以像素行为单位并排布置的示例)
2-3-3.第三构造示例(包括DVS像素的单元以像素列为单位并排布置的示例)
2-3-4.第四构造示例(DVS单元不规则地并排布置的示例)
2-4.DVS单元的布置示例
2-4-1.第一布置示例(DVS单元包括并排布置成正方形的四个DVS像素的示例)
2-4-2.第二布置示例(DVS单元包括在行方向上并排布置的四个DVS像素的示例)
2-4-3.第三布置示例(DVS单元包括在列方向上并排布置的四个DVS像素的示例)
2-4-4.第四布置示例(DVS单元的尺寸大于灰度像素的尺寸的示例)
2-5.在灰度像素的情况下的层叠芯片结构的构造示例
2-5-1.层叠芯片结构的第一构造示例(全局快门功能的构造示例)
2-5-2.层叠芯片结构的第二构造示例(读取功能的构造示例)
2-5-3.层叠芯片结构的第三构造示例(区域AD的构造示例)
2-6.第一实施例的作用和效果
3.根据第二实施例的摄像装置(事件像素+测距像素)
3-1.系统构造示例
3-2.层叠芯片结构
3-2-1.第一具体示例(在上芯片上安装有SPAD元件并且在下芯片上安装有淬灭电路的示例)
3-2-2.第二具体示例(将上芯片上的多个SPAD元件视为单位并且在下芯片上安装有淬灭电路和时间测量单元的示例)
3-3.像素阵列单元的构造示例
3-3-1.第一构造示例(包括DVS像素和测距像素的单元布置成矩阵状的示例)
3-3-2.第二构造示例(包括DVS像素的单元以像素行为单位并排布置的示例)
3-3-3.第三构造示例(包括DVS像素的单元以像素列为单位并排布置的示例)
3-3-4.第四构造示例(DVS单元随机布置的示例)
3-4.第二实施例的作用和效果
4.根据第三实施例的摄像装置(事件像素+灰度像素+测距像素)
5.变形例
6.应用例
7.本公开能够具有的构造
<本公开的摄像装置的一般说明>
在本公开的摄像装置中，当将预定数量的事件像素定义为事件像素单元时，事件像素单元能够在像素阵列单元中根据预定规则并排布置。
在包括上述优选构造的本公开的摄像装置中，事件像素单元能够与预定数量的灰度像素组合作为像素单元，并且能够布置在像素阵列单元中。此外，在像素阵列单元的矩阵状的像素阵列中，事件像素单元能够以像素行为单位或以像素列为单位并排布置。
此外，在包括上述优选构造的本公开的摄像装置中，当将预定数量的事件像素定义为事件像素单元时，事件像素单元能够在像素阵列单元中不规则地并排布置。
此外，在包括上述优选构造的本公开的摄像装置中，事件像素能够在事件像素单元中根据预定规则并排布置。具体地，在事件像素单元中，事件像素能够并排布置成正方形，或者在矩阵状的像素阵列的行方向或列方向上并排布置。
此外，在包括上述优选构造的本公开的摄像装置中，事件像素的尺寸能够大于灰度像素的尺寸。此外，灰度像素的数量能够多于事件像素的数量。
此外，在包括上述优选构造的本公开的摄像装置中，除了事件像素和灰度像素之外，测距像素也能够混合在像素阵列单元中，该测距像素包括光接收元件，该光接收元件基于来自光源单元的照射光而接收来自测距目标的反射光并且响应于光子的接收而产生信号。此外，第二层半导体芯片能够与测距像素对应地设置有控制光接收元件的淬灭电路。
此外，在包括上述优选构造的本公开的摄像装置中，测距像素的光接收元件能够包括在盖革(Geiger)模式下工作的雪崩光电二极管，优选地是单光子雪崩二极管。
<根据第一实施例的摄像装置>
根据本公开的第一实施例的摄像装置具有通过层叠包括第一层半导体芯片和第二层半导体芯片的至少两个半导体芯片而形成的层叠芯片结构。此外，事件像素和灰度像素混合在设置于第一层半导体芯片中的像素阵列单元中。
这里，事件像素是将像素的亮度变化量超过预定阈值的现象作为事件发生进行检测并且输出事件检测信号的像素。事件像素用于称为DVS的非扫描型(异步型)摄像装置。因此，在下文中，存在事件像素被描述为DVS像素的情况。灰度像素输出与入射光量对应的灰度等级的像素信号。
[系统构造示例]
图1是示意性地示出根据本公开的第一实施例的摄像装置的系统构造的框图。
如图1所示，根据第一实施例的摄像装置10A包括像素阵列单元11、访问控制单元12、DVS读取单元13、列信号处理单元14、DVS信号处理单元15、灰度信号处理单元16、时序控制单元17、时间戳生成单元18以及输出接口(I/F)19A、19B。
像素阵列单元11以混合状态设置有灰度电路20和作为事件像素单元的DVS单元30。如图2的A所示，灰度电路20包括灰度像素21和灰度存储器22，该灰度存储器22存储从灰度像素21输出的像素信号。如图2的B所示，DVS单元30包括预定数量的DVS像素31，例如四个DVS像素31作为单位。除了四个DVS像素31之外，DVS单元30还包括选择从四个DVS像素31输出的事件检测信号的选择器32以及处理由选择器32选择的事件检测信号的DVS模拟前端(AFE)35。
当从灰度像素21读取与入射光量对应的灰度等级的像素信号时，访问控制单元12向像素阵列单元11的各灰度像素21输出各种驱动信号。此外，当从DVS像素31读取事件检测信号时，访问控制单元12向像素阵列单元11的各DVS像素31输出行驱动信号。
DVS读取单元13在访问控制单元12的驱动下，从像素阵列单元11的各DVS像素31读取事件检测信号，并且将所读取的事件检测信号作为事件数据提供给DVS信号处理单元15。
列信号处理单元14例如包括针对各像素列设置的且与灰度像素21的像素列的数量相等的模数转换器，并且列信号处理单元14在访问控制单元12的驱动下，将从像素阵列单元11的各灰度像素21读取的模拟像素信号(灰度亮度信号)转换为数字像素信号，并且将数字像素信号提供给灰度信号处理单元16。
DVS信号处理单元15对由DVS读取单元13从像素阵列单元11的各DVS像素31读取的事件检测信号执行例如如稍后所述的时间戳的添加等信号处理，然后经由输出接口(I/F)19A将事件检测信号作为事件数据输出到摄像装置10A的外部。
灰度信号处理单元16对从列信号处理单元14输出的数字像素信号执行例如如稍后所述的相关双采样(CDS)处理或时间戳的添加等信号处理，然后经由输出接口(I/F)19B将数字像素信号作为灰度数据输出到摄像装置10A的外部。
时序控制单元17生成各种时序信号、时钟信号和控制信号等，并且基于所生成的信号对DVS信号处理单元15和灰度信号处理单元16等执行驱动控制。
对于从DVS读取单元13输出的事件数据和从列信号处理单元14输出的像素数据，时间戳生成单元18生成表示事件数据或像素数据的输出时序的相对时间的时间戳(时间信息)。所生成的时间戳在DVS信号处理单元15中被添加到事件数据，并且在灰度信号处理单元16中被添加到像素数据。
接下来，将以具体示例说明灰度像素21和DVS像素31的具体构造。
(灰度像素的构造示例)
图3是示出灰度像素21的构造的具体示例的电路图。
灰度像素21例如包括作为光电转换元件的光电二极管211。除了光电二极管211之外，灰度像素21还包括传输晶体管212、复位晶体管213、放大晶体管214和选择晶体管215。
这里，传输晶体管212、复位晶体管213、放大晶体管214和选择晶体管215这四个晶体管使用例如N型MOS场效应晶体管(FET)。然而，在这一点上，这里例示的四个晶体管212至215的导电类型的组合仅仅是示例，并且组合不限于此。
对于灰度像素21，多条像素控制线共同布线到同一像素行上的各灰度像素21。多条像素控制线以像素行为单位连接到图1所示的访问控制单元12的对应于各像素行的输出端。当从灰度像素21读取与入射光量对应的灰度等级的像素信号时，访问控制单元12向多条像素控制线适当地输出各种驱动信号，具体地，传输信号TRG、复位信号RST和选择信号SEL。
光电二极管211具有与低电位侧电源(例如，地)连接的阳极，将接收的光光电转换为与光量对应的电荷量的光电荷(这里为光电子)，并累积光电荷。光电二极管211的阴极经由传输晶体管212电连接到放大晶体管214的栅电极。这里，与放大晶体管214的栅电极电连接的区域是浮动扩散部(浮动扩散区域/杂质扩散区域)FD。浮动扩散部FD是将电荷转换为电压的电荷-电压转换单元。
访问控制单元12向传输晶体管212的栅电极提供高电平(例如，VDD电平)变为有效的传输信号TRG。传输晶体管212响应于传输信号TRG而变为导通，从而将由光电二极管211光电转换并累积在光电二极管211中的光电荷传输到浮动扩散部FD。
复位晶体管213连接在高电位侧电源电压VDD的节点和浮动扩散部FD之间。访问控制单元12向复位晶体管213的栅电极提供高电平变为有效的复位信号RST。复位晶体管213响应于复位信号RST而变为导通，并且通过将浮动扩散部FD的电荷丢弃到电压VDD的节点来复位浮动扩散部FD。
放大晶体管214具有连接到浮动扩散部FD的栅电极，并且具有连接到高电位侧电源电压VDD的节点的漏电极。放大晶体管214用作源极跟随器输入单元，其用于读取通过光电二极管211中的光电转换获得的信号。即，放大晶体管214的源电极经由选择晶体管215连接到信号线VSL。此外，放大晶体管214和与信号线VSL的一端连接的负载电流源I是源极跟随器构造，其中，浮动扩散部FD的电压被转换为信号线VSL的电位。
选择晶体管215具有连接到放大晶体管214的源电极的漏电极，并且具有连接到信号线VSL的源电极。访问控制单元12向选择晶体管215的栅电极提供高电平变为有效的选择信号SEL。选择晶体管215响应于选择信号SEL而变为导通，从而在灰度像素21处于选择状态的情况下，将从放大晶体管214输出的信号传输到信号线VSL。
注意，在上述电路示例中，作为灰度像素21的电路构造，已经以包括传输晶体管212、复位晶体管213、放大晶体管214和选择晶体管215，即包括四个晶体管(Tr)的4Tr构造为例进行了说明，但是电路构造不限于此。例如，电路构造可以是通过省略选择晶体管215并使放大晶体管214具有选择晶体管215的功能的3Tr构造，或者可以是通过根据需要增加晶体管的数量的5Tr以上的电路构造。
(DVS像素的构造示例)
图4是示出DVS像素31的构造的具体示例的电路图。
构成DVS单元30的多个(例如，四个)DVS像素31分别包括光电转换单元311和地址事件检测单元312。注意，作为DVS像素31的一个周边电路，设置有仲裁器单元34。仲裁器单元34对来自多个DVS像素31中的各者的请求进行仲裁，并且将基于仲裁结果的响应发送给DVS像素31。
在具有上述构造的DVS像素31中，光电转换单元311包括光电转换元件(光接收元件)3111和控制晶体管3112。作为控制晶体管3112，例如，能够使用N型金属氧化物半导体(MOS)晶体管。
光电转换元件(光接收元件)3111对入射光进行光电转换，并且生成与入射光量对应的电荷量的电荷。例如，访问控制单元12(参考图1)向控制晶体管3112的栅电极提供传输信号TRG。响应于传输信号TRG，控制晶体管3112向地址事件检测单元312提供由光电转换元件3111光电转换后的电荷。
基于来自光电转换单元3111的光电流的变化量是否已经超过预定阈值，地址事件检测单元312检测地址事件(以下，可以简单地描述为“事件”)是否已经发生。地址事件例如包括表示光电流的变化量超过上限阈值的ON事件以及表示光电流的变化量降到下限阈值以下的OFF事件。此外，表示地址事件的检测结果的事件数据(事件检测信号)例如包括用于表示ON事件检测结果的一位和用于表示OFF事件检测结果的一位。
当地址事件发生时，地址事件检测单元312向仲裁器单元34提供请求发送事件检测信号的请求。然后，在从仲裁器单元34接收到对该请求的响应时，地址事件检测单元312将事件检测信号(事件数据)提供给DVS读取单元13。
(地址事件检测单元的构造示例)
图5是示出地址事件检测单元312的构造的示例的框图。如图5所示，根据本构造示例的地址事件检测单元312包括电流-电压转换单元3121、缓冲器3122、减法器3123、量化器3124和传输单元3125。
电流-电压转换单元3121将来自DVS像素31的光电转换单元311的光电流转换为对数电压信号。电流-电压转换单元3121向缓冲器3122提供由电流-电压转换单元3121转换后的电压信号。缓冲器3122缓冲从电流-电压转换单元3121提供的电压信号，并且将该电压信号提供给减法器3123。
访问控制单元12(参考图1)向减法器3123提供行驱动信号。减法器3123根据行驱动信号降低从缓冲器3122提供的电压信号的电平。然后，减法器3123将电平降低后的电压信号提供给量化器3124。量化器3124将从减法器3123提供的电压信号量化为数字信号，并且将该数字信号作为事件检测信号(事件数据)输出到传输单元3125。
传输单元3125将从量化器3124提供的事件检测信号(事件数据)传输到仲裁器单元34等。当检测到地址事件的发生时，传输单元3125向仲裁器单元34提供请求发送事件检测信号的请求。然后，在从仲裁器单元34接收到对该请求的响应时，传输单元3125将事件检测信号(事件数据)提供给DVS读取单元13。能够通过读取多行来执行从DVS像素31读取事件数据。
[层叠芯片结构]
在图1中，为了方便起见，根据第一实施例的摄像装置10A的系统构造被示出为所谓的平面结构，其中，像素阵列单元11、访问控制单元12、DVS读取单元13、列信号处理单元14、DVS信号处理单元15、灰度信号处理单元16、时序控制单元17和时间戳生成单元18等以平面方式布置。然而，在这一点上，根据第一实施例的摄像装置10A具有通过层叠包括第一层半导体芯片和第二层半导体芯片的至少两个半导体芯片而形成的层叠芯片结构。以下，将说明层叠芯片结构的具体示例。
(第一具体示例)
第一具体示例是层叠芯片结构具有两层结构的示例。图6示出了根据第一具体示例的层叠芯片结构的示意图。
如图6所示，根据第一具体示例的层叠芯片结构具有其中第一层半导体芯片41和第二层半导体芯片42层叠的两层结构。此外，第一层半导体芯片41设置有像素阵列单元11，灰度像素21和DVS像素31混合在像素阵列单元11中。即，第一层半导体芯片41是设置有灰度像素21和DVS像素31的像素芯片。
第二层半导体芯片42设置有与第一层半导体芯片41的像素阵列单元11对应的像素模拟前端(AFE)区域44。此外，在像素AFE区域44中，与灰度像素21和DVS像素31对应地，设置有包括灰度存储器22(参考图2的A)的用于灰度像素21的模拟前端单元以及包括DVSAFE35(参考图2的B)的用于DVS像素31的模拟前端单元。即，第二层半导体芯片42是设置有像素AFE区域44的像素AFE芯片。
此外，在第二层半导体芯片42中，在像素AFE区域44的周边区域中进一步设置有访问控制单元12、DVS读取单元13、列信号处理单元14、DVS信号处理单元15、灰度信号处理单元16、时序控制单元17和时间戳生成单元18等。注意，第一层半导体芯片41的灰度像素21和DVS像素31与第二层半导体芯片42的各模拟前端单元通过由包括Cu-Cu接合的金属-金属接合、硅贯通电极(TSV：Through Silicon Via)或微凸块等形成的接合部45A、45B电连接。
这里，将说明用作上芯片的第一层半导体芯片41的灰度像素21和DVS像素31与用作下芯片的第二层半导体芯片42的用于灰度像素21的模拟前端单元25和用于DVS像素31的模拟前端单元35之间的对应关系。
图7的A是示出第一层半导体芯片41的灰度像素21和DVS像素31与第二层半导体芯片42的各模拟前端单元25、35之间的对应关系1的图。在图7的A所示的对应关系1中，在第一层半导体芯片41中，DVS单元30包括例如4个DVS像素31作为单位。此外，以DVS单元30为单位，DVS像素31与用于DVS像素31的模拟前端单元35相关联。此外，灰度像素21与用于灰度像素21的模拟前端单元25一对一地关联。
图7的B是示出第一层半导体芯片41的灰度像素21和DVS像素31与第二层半导体芯片42的各模拟前端单元25、35之间的对应关系2的图。在图7的B所示的对应关系2中，在第一层半导体芯片41中，DVS单元30包括例如4个DVS像素31作为单位，相应地，对于灰度像素21，灰度像素单元24包括4个像素作为单位。此外，在第一层半导体芯片41与第二层半导体芯片42之间，灰度像素单元24和DVS单元30与各模拟前端单元25、35以单元为单位一对一地关联。
图8示出了灰度像素21和DVS像素31的像素阵列的图像图。这里，对于用作上芯片的第一层半导体芯片41的灰度像素21，例示了红色(R)/绿色(G)/蓝色(B)的拜耳阵列。在图8所示的图像图的示例中，DVS像素31部分地布置在具有R/Gr/Gb/B拜耳阵列的像素阵列中。从图8可以清楚地看出，灰度像素21的数量多于作为事件像素的DVS像素31的数量。因此，通过布置比DVS像素31的数量更多的灰度像素21，能够提高灰度数据的图像质量。
在用作下芯片的第二层半导体芯片42中，用于DVS像素31的模拟前端单元35由2x2的4个DVS像素31共用，并且用于灰度像素21的模拟前端单元25与上芯片的灰度像素21以像素为单位电连接，由此实现电压域全局快门。
(第二具体示例)
第二具体示例是层叠芯片结构具有三层结构的示例。图9示出了根据第二具体示例的层叠芯片结构的示意图。
如图9所示，根据第二具体示例的层叠芯片结构具有其中第一层半导体芯片41、第二层半导体芯片42和第三层半导体芯片43层叠的三层结构。此外，第一层半导体芯片41设置有像素阵列单元11，灰度像素21和DVS像素31混合在像素阵列单元11中。即，第一层半导体芯片41是设置有灰度像素21和DVS像素31的像素芯片。
第二层半导体芯片42设置有与第一层半导体芯片41的像素阵列单元11对应的像素模拟前端(AFE)区域44。此外，在像素AFE区域44中，与灰度像素21和DVS像素31对应地，设置有包括灰度存储器22(参考图2的A)的用于灰度像素21的模拟前端单元以及包括DVSAFE35(参考图2的B)的用于DVS像素31的模拟前端单元。即，第二层半导体芯片42是设置有像素AFE区域44的像素AFE芯片。
在第三层半导体芯片43中，设置有访问控制单元12、DVS读取单元13、列信号处理单元14、DVS信号处理单元15、灰度信号处理单元16、时序控制单元17和时间戳生成单元18等。注意，第一层半导体芯片41和第二层半导体芯片42通过由包括Cu-Cu接合的金属-金属接合、TSV或微凸块等形成的接合部45A、45B彼此电连接，并且第二层半导体芯片42和第三层半导体芯片43通过由包括Cu-Cu接合的金属-金属接合、TSV或微凸块等形成的接合部45B、45C彼此电连接。
在上述具体示例中，作为层叠芯片结构，例示了两层结构和三层结构，但是层叠芯片结构不限于两层结构和三层结构，并且也能够采用具有四层或更多层的层叠芯片结构。
[像素阵列单元的构造示例]
接下来，将说明根据第一实施例的摄像装置10A中的像素阵列单元11的构造示例，灰度像素21和DVS像素31混合在该像素阵列单元11中。
(第一构造示例)
像素阵列单元11的第一构造示例是包括灰度像素21和DVS像素31的单元在像素阵列单元11中根据预定规则并排布置的示例。图10的A示出了根据第一构造示例的像素布置。
根据第一构造示例的像素布置具有如下构造：例如，像素单元X二维布置成矩阵状，各像素单元X包括并排布置成正方形的以4个像素(R/Gr/Gb/B)为单位的12个灰度像素21和以4个DVS像素31为单位的DVS单元30。通过根据第一构造示例的像素布置，能够以单元为单位将灰度数据与事件数据相关联。
(第二构造示例)
第二构造示例是包括DVS像素31的单元以像素行为单位并排布置的示例。图10的B示出了根据第二构造示例的像素布置。
根据第二构造示例的像素布置具有如下构造：例如，像素单元X以像素行为单位并排布置，该像素单元X具有并排布置成正方形的以4个像素(R/Gr/Gb/B)为单位的12个灰度像素21和以4个DVS像素31为单位的DVS单元30。通过根据第二构造示例的像素布置，当访问灰度像素21时，能够选择不存在DVS像素31的像素行(即，没有缺陷的像素行)。
(第三构造示例)
第三构造示例是包括DVS像素31的单元以像素列为单位并排布置的示例。图11的A示出了根据第三构造示例的像素布置。
根据第三构造示例的像素布置具有如下构造：例如，像素单元X以像素列为单位并排布置，该像素单元X具有并排布置成正方形的以4个像素(R/Gr/Gb/B)为单位的12个灰度像素21和以4个DVS像素31为单位的DVS单元30。通过根据第三构造示例的像素布置，与根据第二构造示例的像素布置的情况相比，像素行中所包括的事件数据量能够被均匀化，因此，能够获得具有稳定图像质量的灰度数据(R/G/B数据)。这一点与根据第一构造示例的像素布置的情况类似。
(第四构造示例)
第四构造示例是DVS单元30不规则地并排布置的示例。图11的B示出了根据第四构造示例的像素布置。
根据第四构造示例的像素布置具有如下构造：例如，以4个DVS像素31为单位的DVS单元30随机布置，例如，所述4个DVS像素31并排布置成正方形，或者在行方向/列方向上并排布置。通过根据第四构造示例的像素布置，与压缩传感类似，能够恢复高分辨率的数据。
[DVS单元的布置示例]
接下来，将说明根据第一实施例的摄像装置10A中的DVS单元30的构造示例。这里，例如，假设DVS单元30包括4个DVS像素31作为单位，将说明DVS单元30的布置以及层叠芯片结构中DVS单元30与DVS模拟前端(AFE)35之间的连接关系。DVS像素31在DVS单元30中根据预定规则并排布置。
(第一布置示例)
第一布置示例是DVS单元30包括并排布置成正方形的4个DVS像素31的示例。图12的A示出了根据第一布置示例的DVS单元30的布置以及DVS单元30与DVS AFE 35的连接关系。在DVS单元30的第一布置示例中，具有与4个DVS像素31对应的矩形区域的尺寸的一个DVS AFE 35与并排布置成正方形的4个DVS像素31相关联和电连接。
(第二布置示例)
第二布置示例是DVS单元30包括在行方向上并排布置的4个DVS像素31的示例。图12的B示出了根据第二布置示例的DVS单元的布置以及DVS单元与DVS AFE 35的连接关系。在DVS单元30的第二布置示例中，具有与4个DVS像素31对应的横长矩形区域的尺寸的一个DVS AFE 35与在行方向上并排布置成横长矩形的4个DVS像素31相关联和电连接。
(第三布置示例)
第三布置示例是DVS单元30包括在列方向上并排布置的4个DVS像素31的示例。图13的A示出了根据第三布置示例的DVS单元的布置以及DVS单元与DVS AFE 35的连接关系。在DVS单元30的第三布置示例中，具有与4个DVS像素31对应的纵长矩形区域的尺寸的一个DVS AFE 35与在列方向上并排布置成纵长矩形的4个DVS像素31相关联和电连接。
(第四布置示例)
第四布置示例是DVS单元30的尺寸大于灰度像素21的尺寸的示例。图13的B示出了根据第四布置示例的DVS单元的布置以及DVS单元与DVS AFE 35的连接关系。在DVS单元30的第四布置示例中，DVS单元30的尺寸大于灰度像素21的尺寸。例如，DVS单元30的尺寸与并排布置成正方形的4个DVS像素31的尺寸一样大。此外，具有与DVS单元30相同尺寸的一个DVS AFE 35与DVS单元30相关联和电连接。
[在灰度像素的情况下的层叠芯片结构的构造示例]
接下来，将说明在灰度像素21的情况下的层叠芯片结构的构造示例。
(层叠芯片结构的第一构造示例)
层叠芯片结构的第一构造示例是全局快门功能的构造示例。图14的A示意性地示出了根据第一构造示例的层叠芯片结构。在根据第一构造示例的层叠芯片结构中，在用作上芯片的第一层半导体芯片41中，针对各像素，光电二极管211、传输晶体管212和缓冲器216二维布置成矩阵状。此外，对应于像素，在用作下芯片的第二层半导体芯片42上安装有数据处理单元217等，该数据处理单元217处理信号分量(所谓的D相数据)和复位分量(所谓的P相数据)。
(层叠芯片结构的第二构造示例)
层叠芯片结构的第二构造示例是读取功能的构造示例。图14的A示意性地示出了根据第二构造示例的层叠芯片结构。在根据第二构造示例的层叠芯片结构中，在用作上芯片的第一层半导体芯片41中，针对各像素，光电二极管211和传输晶体管212二维布置成矩阵状。此外，对应于像素，在用作下芯片的第二层半导体芯片42上安装有复位晶体管213、放大晶体管214和选择晶体管215等。
(层叠芯片结构的第三构造示例)
层叠芯片结构的第三构造示例是区域AD的构造示例。图15示意性地示出了根据第三构造示例的层叠芯片结构。在根据第三构造示例的层叠芯片结构中，例如，在用作上芯片的第一层半导体芯片41中，针对各像素，具有图3所示的电路构造的灰度像素21二维布置成矩阵状。此外，对应于二维布置的灰度像素21，在用作下芯片的第二层半导体芯片42上安装有模数转换器(ADC)141。该构造是区域AD的构造示例。
[第一实施例的作用和效果]
如上所述，根据第一实施例的摄像装置10A具有其中灰度像素21和作为事件像素的DVS像素31混合在像素阵列单元11中的构造。因此，通过根据第一实施例的摄像装置10A，不仅能够输出表示事件发生的事件检测信号(事件数据)，而且还能够输出与入射光量对应的灰度等级的像素信号(灰度数据)。通过这种布置，作为示例，通过利用DVS像素31检测被摄体的运动并且使用事件数据进行校正，即使在昏暗环境中也能够实现没有运动模糊的摄像，并且能够通过使用灰度像素21获得具有优异S/N的灰度数据。
<根据第二实施例的摄像装置>
根据本公开的第二实施例的摄像装置具有通过层叠包括第一层半导体芯片和第二层半导体芯片的至少两个半导体芯片而形成的层叠芯片结构，其中，事件像素和测距像素混合在设置于第一层半导体芯片中的像素阵列单元中。
这里，测距像素是包括光接收元件(光电检测元件)的像素，该光接收元件基于来自光源单元的照射光而接收来自测距目标的反射光并且响应于光子的接收而产生信号。例如，作为响应于光子的接收而产生信号的光接收元件，可以例示单光子雪崩二极管(SPAD)元件。SPAD元件在没有DC稳定点的被称为盖革模式的区域中工作，在该区域中，元件在超过击穿电压的反向电压下工作。
注意，这里，作为像素的光接收元件，例示了SPAD元件，但是光接收元件不限于SPAD元件。即，作为光接收元件，除了SPAD元件之外，还能够使用在盖革模式下工作的各种元件，例如雪崩光电二极管(APD)和硅光电倍增管(SiPM)。
[系统构造示例]
图16是示意性地示出根据本公开的第二实施例的摄像装置的系统构造的框图。
除了像素阵列单元11、访问控制单元12、DVS读取单元13、DVS信号处理单元15、时序控制单元17、时间戳生成单元18和输出接口(I/F)19A之外，根据第二实施例的摄像装置10B还包括时间测量单元(时间-数字转换器：TDC)61、测距信号处理单元62和输出接口19C。
像素阵列单元11以混合状态设置有DVS单元30和测距像素50。作为DVS单元30，能够使用具有在第一实施例中例示的构造的DVS单元30，该DVS单元30包括作为事件像素的DVS像素31(参考图2的B)。
图17示出了测距像素50的基本像素电路构造的示例。这里，示出了一个像素的基本构造。测距像素50例如包括作为光接收元件的SPAD元件51、淬灭电路52和读取电路53。
SPAD元件51具有与第一电源连接的阴极，并且具有经由淬灭电路52与第二电源连接的阳极。发生雪崩击穿的大电压，即高于或等于击穿电压的电压从第一电源施加到SPAD元件51的阴极。
淬灭电路52通过将SPAD元件51的端子之间的电压，即阴极和阳极之间的电压，降低到PN二极管的击穿电压以下来停止雪崩击穿。这种操作是所谓的淬灭操作。
读取电路53例如具有包括P型MOS晶体管Qp和N型MOS晶体管Qn的CMOS反相器电路，并且检测SPAD元件51的反应边缘(reaction edge)。读取电路53的检测输出作为SPAD输出(像素输出)被提供给图16所示的时间测量单元(TDC)61。
具有上述构造的根据第二实施例的摄像装置10B包括DVS像素31和测距像素50，并且能够测量到测量目标(被摄体)的距离，该测距像素50被构造为能够获得事件信息并包括SPAD元件51，该SPAD元件51响应于光子的接收而产生信号。
作为用于测量到测距目标的距离的测量方法，例如，能够采用ToF(Time ofFlight：飞行时间)方法，该方法用于测量从光源单元朝向测距目标发射的光被测距目标反射并返回的时间。为了采用ToF方法，设置用于朝向测距目标发射光的光源单元70作为根据第二实施例的摄像装置10B的外部装置。测距装置(系统)能够由根据第二实施例的摄像装置10B和光源单元70的组合构成。
光源单元70例如包括半导体激光器，并且通过由激光器驱动单元(未示出)驱动而朝向测量目标(被摄体)发射激光。从光源单元70发射的激光被测量目标(被摄体)反射，并且反射光入射到包括SPAD元件51的测距像素50上。
返回到图16进行说明。基于来自测距像素50的SPAD输出，时间测量单元(TDC)61测量朝向测量目标发射的激光被测量目标反射并返回的时间。多次执行时间测量，并且通过检测ToF直方图中的峰值位置来测量时间，所述峰值位置是通过累积多次测量的时间而获得的。
作为时间测量的方法，能够例示一种测量从光源单元70朝向测量目标发射激光的时刻到测距像素50接收到来自测量目标的反射光的时刻的时间的方法。作为时间测量的另一方法，能够例示如下方法：以预定周期从光源单元70发射脉冲光，检测测距像素50接收到脉冲光时的周期，并且根据发光周期与光接收周期之间的相位差来测量时间。
时间测量单元61的测量结果被提供给测距信号处理单元62。测距信号处理单元62对时间测量单元61的测量结果执行预定的信号处理，然后经由输出接口19C将结果作为测距数据输出。
[层叠芯片结构]
在图16中，为了方便起见，根据第二实施例的摄像装置10B的系统构造被示出为平面结构，其中，像素阵列单元11、访问控制单元12、DVS读取单元13、时间测量单元61、DVS信号处理单元15、测距信号处理单元62、时序控制单元17和时间戳生成单元18等以平面方式布置。然而，在这一点上，与根据第一实施例的摄像装置10A类似，根据第二实施例的摄像装置10B具有通过层叠包括第一层半导体芯片和第二层半导体芯片的至少两个半导体芯片而形成的层叠芯片结构。
以下，将说明层叠芯片结构的具体示例。作为层叠芯片结构，下面例示了两层结构，但是层叠芯片结构不限于两层结构，并且与根据第一实施例的摄像装置10A的情况类似，也能够采用具有三层或更多层的层叠芯片结构。
(第一具体示例)
第一具体示例是其中在用作上芯片的第一层半导体芯片41上安装有SPAD元件51并且在用作下芯片的第二层半导体芯片42上安装有淬灭电路52的示例。图18的A示出了根据第一具体示例的层叠芯片结构的示意图。
如图18的A所示，在根据第一具体示例的层叠芯片结构中，在用作上芯片的第一层半导体芯片41上以阵列状布置有SPAD元件51，并且在用作下芯片的第二层半导体芯片42上一一对应地安装有淬灭电路52和读取电路53，所述淬灭电路52控制SPAD元件51的淬灭操作。
(第二具体示例)
第二具体示例是其中把用作上芯片的第一层半导体芯片41上的多个SPAD元件51视为单位并且在用作下芯片的第二层半导体芯片42上安装有淬灭电路52和时间测量单元(TDC)61的示例。图18的B示出了根据第二具体示例的层叠芯片结构的示意图。
如图18的B所示，在根据第二具体示例的层叠芯片结构中，在用作上芯片的第一层半导体芯片41上以阵列状布置有视为单位的多个SPAD元件51，并且在用作下芯片的第二层半导体芯片42上一一对应地安装有淬灭电路52、读取电路53和时间测量单元(TDC)61。
[像素阵列单元的构造示例]
接下来，将说明根据第二实施例的摄像装置10B中的像素阵列单元11的构造示例，DVS像素31和测距像素50混合在该像素阵列单元11中。
(第一构造示例)
像素阵列单元11的第一构造示例是包括DVS像素31和SPAD元件51的单元布置成矩阵状的示例。图19的A示出了根据第一构造示例的像素布置。
根据第一构造示例的像素布置具有如下构造：例如，像素单元X二维布置成矩阵状，各像素单元X具有并排布置成正方形的4个DVS像素31和以12个SPAD元件51为单位的DVS单元30。通过根据第一构造示例的像素布置，能够以单元为单位将测距数据与事件数据相关联。
(第二构造示例)
第二构造示例是包括DVS像素31的单元以像素行为单位并排布置的示例。图19的B示出了根据第二构造示例的像素布置。
根据第二构造示例的像素布置具有如下构造：例如，像素单元X以像素行为单位并排布置，各像素单元X具有并排布置成正方形的4个DVS像素31和以12个SPAD元件51为单位的DVS单元30。通过根据第二构造示例的像素布置，当访问SPAD元件51，能够选择不存在DVS像素31的像素行(即，没有缺陷的像素行)。
(第三构造示例)
第三构造示例是包括DVS像素31的单元以像素列为单位并排布置的示例。图20的A示出了根据第三构造示例的像素布置。
根据第三构造示例的像素布置具有如下构造：例如，像素单元X以像素列为单位并排布置，各像素单元X具有并排布置成正方形的4个DVS像素31和以12个SPAD元件51为单位的DVS单元30。通过根据第三构造示例的像素布置，与根据第二构造示例的像素布置的情况相比，像素行中所包括的事件数据量能够被均匀化，因此，能够获得具有稳定图像质量的灰度数据(R/G/B数据)。这一点与根据第一构造示例的像素布置的情况类似。
(第四构造示例)
第四构造示例是DVS单元30随机布置的示例。图20的B示出了根据第四构造示例的像素布置。
根据第四构造示例的像素布置具有如下构造：例如，以4个DVS像素31为单位的DVS单元30随机布置，例如，所述4个DVS像素31并排布置成正方形，或者在行方向/列方向上并排布置。通过根据第四构造示例的像素布置，与压缩传感类似，能够恢复高分辨率的数据。
[DVS单元的布置示例]
接下来，将说明根据第二实施例的摄像装置10B中的DVS单元30的构造示例。这里，例如，假设DVS单元30包括4个DVS像素31作为单位，将说明DVS单元30的布置以及层叠芯片结构中DVS单元30与DVS模拟前端(AFE)35之间的连接关系。
(第一布置示例)
第一布置示例是DVS单元30包括并排布置成正方形的4个DVS像素31的示例。图21的A示出了根据第一布置示例的DVS单元30的布置以及DVS单元与DVS AFE 35的连接关系。在DVS单元30的第一布置示例中，具有与4个DVS像素31对应的矩形区域的尺寸的一个DVSAFE 35与并排布置成正方形的4个DVS像素31相关联和电连接。
(第二布置示例)
第二布置示例是DVS单元30包括在行方向上并排布置的4个DVS像素31的示例。图21的B示出了根据第二布置示例的DVS单元的布置以及DVS单元与DVS AFE 35的连接关系。在DVS单元30的第二布置示例中，具有与4个DVS像素31对应的横长矩形区域的尺寸的一个DVS AFE 35与在行方向上并排布置成横长矩形的4个DVS像素31相关联和电连接。
(第三布置示例)
第三布置示例是DVS单元30包括在列方向上并排布置的4个DVS像素31的示例。图22的A示出了根据第三布置示例的DVS单元的布置以及DVS单元与DVS AFE 35的连接关系。在DVS单元30的第三布置示例中，具有与4个DVS像素31对应的纵长矩形区域的尺寸的一个DVS AFE 35与在列方向上并排布置成纵长矩形的4个DVS像素31相关联和电连接。
(第四布置示例)
第四布置示例是DVS单元30的尺寸大于包括SPAD元件51的测距像素50的尺寸的示例。图22的B示出了根据第四布置示例的DVS单元的布置以及DVS单元与DVS AFE 35的连接关系。在DVS单元30的第四布置示例中，DVS单元30的尺寸大于包括SPAD元件51的测距像素50的尺寸。例如，DVS单元30的尺寸与并排布置成正方形的4个DVS像素31的尺寸一样大。此外，具有与DVS单元30相同尺寸的一个DVS AFE 35与DVS单元30相关联和电连接。
[第二实施例的作用和效果]
如上所述，根据第二实施例的摄像装置10B具有其中作为事件像素的DVS像素31和包括SPAD元件51的测距像素50混合的构造。因此，通过根据第二实施例的摄像装置10B，不仅能够输出表示事件发生的事件数据，而且还能够输出作为到测量目标(被摄体)的距离信息的测距数据。通过这种布置，例如，通过利用DVS像素31检测运动物体并且仅基于测距数据对检测到的运动物体进行测距，与对全部被摄体进行测距的情况相比，能够实现低功耗的测距。
<根据第三实施例的摄像装置>
根据本公开的第三实施例的摄像装置具有通过层叠包括第一层半导体芯片和第二层半导体芯片的至少两个半导体芯片而形成的层叠芯片结构，其中，事件像素、灰度像素和测距像素混合在设置于第一层半导体芯片中的像素阵列单元中。即，根据本公开的第三实施例的摄像装置具有其中将根据第一实施例的摄像装置的构造和根据第二实施例的摄像装置的构造组合的构造。
[系统构造示例]
图23是示意性地示出根据本公开的第三实施例的摄像装置的系统构造的框图。
根据第三实施例的摄像装置10C包括像素阵列单元11、访问控制单元12、DVS读取单元13、列信号处理单元14、DVS信号处理单元15、灰度信号处理单元16、时序控制单元17、时间戳生成单元18和输出接口19A、19B。这是图1所示的根据第一实施例的摄像装置10A的构造。此外，根据第三实施例的摄像装置10C还包括时间测量单元(TDC)61、测距信号处理单元62和输出接口19C。这是图16所示的根据第二实施例的摄像装置10B的构造。
[第三实施例的作用和效果]
如上所述，根据第三实施例的摄像装置10C具有其中作为事件像素的DVS像素31、作为事件像素的DVS像素31和包括SPAD元件51的测距像素50混合的构造。因此，通过根据第三实施例的摄像装置10C，不仅能够输出表示事件发生的事件数据，而且还能够输出与入射光量对应的灰度等级的像素信号(灰度数据)以及作为到测量目标(被摄体)的距离信息的测距数据。
通过这种布置，能够获得第一实施例的作用和效果以及第二实施例的作用和效果。具体地，作为示例，通过利用DVS像素31检测被摄体的运动并且使用事件数据进行校正，即使在昏暗环境中也能够实现没有运动模糊的摄像，并且能够通过使用灰度像素21获得具有优异S/N的灰度数据。此外，例如，通过利用DVS像素31检测运动物体并且仅基于测距数据对检测到的运动物体进行测距，与对全部被摄体进行测距的情况相比，能够实现低功耗的测距。
<变形例>
尽管上面已经基于优选实施例说明了根据本公开的技术，但是根据本公开的技术不限于这些实施例。在以上实施例中说明的事件像素和灰度像素混合的根据第一实施例的摄像装置的构造和结构、事件像素和测距像素混合的根据第二实施例的摄像装置的构造和结构以及事件像素、灰度像素和测距像素混合的根据第三实施例的摄像装置的构造和结构都是示例，并且能够适当地修改。
<应用例>
根据第一实施例的摄像装置、根据第二实施例的摄像装置或根据第三实施例的摄像装置能够用于感测例如可见光、红外光、紫外光和X射线等光的各种装置。下面列出了各种装置的具体示例。
·用于拍摄欣赏用的图像的装置，例如，数码相机或具有相机功能的便携式装置等。
·用于交通的装置，例如，为了自动停止等安全驾驶或识别驾驶员的状态等，拍摄车辆的前方、后方、周围或内部等的图像的车载传感器；监视行驶车辆或道路的监视相机；或测量车辆间距离的测距传感器等。
·用于例如电视、冰箱或空调等家用电器的装置，该装置用于拍摄用户手势的图像并且根据该手势执行设备操作。
·用于医疗或保健的装置，例如，内窥镜或通过接收红外光而进行血管造影的装置等。
·用于安全的装置，例如，用于预防犯罪的监视相机或用于个人认证的相机等。
·用于美容的装置，例如，拍摄皮肤的图像的皮肤测量装置或拍摄头皮的图像的显微镜等。
·用于运动的装置，例如，运动相机或用于运动应用的可穿戴相机等。
·用于农业的装置，例如，用于监视田地或农作物状态的相机等。
<本公开能够具有的构造>
注意，本公开还能够具有以下构造。
<<A.摄像装置>>
[A-01]一种摄像装置，其包括通过层叠包括第一层半导体芯片和第二层半导体芯片的至少两个半导体芯片而形成的层叠芯片结构，
其中，在所述第一层半导体芯片中设置有像素阵列单元，事件像素和灰度像素混合在所述像素阵列单元中，所述事件像素将像素的亮度变化量超过预定阈值的现象作为事件发生进行检测并且输出事件检测信号，所述灰度像素输出与入射光量对应的灰度等级的像素信号，并且
在所述第二层半导体芯片中，与所述事件像素和所述灰度像素分别对应地设置有处理所述事件检测信号的用于事件像素的模拟前端单元以及处理所述像素信号的用于灰度像素的模拟前端单元。
[A-02]根据[A-01]所述的摄像装置，
其中，当将预定数量的事件像素定义为事件像素单元时，
所述事件像素单元在所述像素阵列单元中根据预定规则并排布置。
[A-03]根据[A-02]所述的摄像装置，
其中，所述事件像素单元与预定数量的灰度像素组合作为像素单元，并布置在所述像素阵列单元中。
[A-04]根据[A-02]所述的摄像装置，
其中，在所述像素阵列单元的矩阵状的像素阵列中，所述事件像素单元以像素行为单位并排布置。
[A-05]根据[A-02]所述的摄像装置，
其中，在所述像素阵列单元的矩阵状的像素阵列中，所述事件像素单元以像素列为单位并排布置。
[A-06]根据[A-01]所述的摄像装置，
其中，当将预定数量的事件像素定义为事件像素单元时，
所述事件像素单元在所述像素阵列单元中不规则地并排布置。
[A-07]根据[A-02]所述的摄像装置，
其中，所述事件像素在所述事件像素单元中根据预定规则并排布置。
[A-08]根据[A-07]所述的摄像装置，
其中，所述事件像素在所述事件像素单元中并排布置成正方形。
[A-09]根据[A-07]所述的摄像装置，
其中，所述事件像素在所述事件像素单元中沿矩阵状的像素阵列的行方向并排布置。
[A-10]根据[A-07]所述的摄像装置，
其中，所述事件像素在所述事件像素单元中沿矩阵状的像素阵列的列方向并排布置。
[A-11]根据[A-07]所述的摄像装置，
其中，所述事件像素的尺寸大于所述灰度像素的尺寸。
[A-12]根据[A-01]至[A-11]中任一项所述的摄像装置，
其中，所述灰度像素的数量多于所述事件像素的数量。
[A-13]根据[A-01]所述的摄像装置，
其中，除了所述事件像素和所述灰度像素之外，测距像素也混合在所述像素阵列单元中，所述测距像素包括光接收元件，所述光接收元件基于来自光源单元的照射光而接收来自测距目标的反射光并且响应于光子的接收而产生信号。
[A-14]根据[A-13]所述的摄像装置，
其中，在所述第二层半导体芯片中与所述测距像素对应地设置有淬灭电路，所述淬灭电路控制所述光接收元件。
[A-15]根据[A-13]或[A-14]所述的摄像装置，
其中，所述测距像素的所述光接收元件包括在盖革模式下工作的雪崩光电二极管。
[A-16]根据[A-15]所述的摄像装置，
其中，所述测距像素的所述光接收元件包括单光子雪崩二极管。
<<B.其他摄像装置>>
[B-01]一种摄像装置，其包括通过层叠包括第一层半导体芯片和第二层半导体芯片的至少两个半导体芯片而形成的层叠芯片结构，
其中，在所述第一层半导体芯片中设置有像素阵列单元，事件像素和测距像素混合在所述像素阵列单元中，所述事件像素将像素的亮度变化量超过预定阈值的现象作为事件发生进行检测并且输出事件检测信号，所述测距像素包括光接收元件，所述光接收元件基于来自光源单元的照射光而接收来自测距目标的反射光并且响应于光子的接收而产生信号，并且
在所述第二层半导体芯片中，与所述事件像素和所述测距像素分别对应地设置有处理所述事件检测信号的用于事件像素的模拟前端单元以及处理来自所述光接收元件的所述信号的用于测距像素的模拟前端单元。
[B-02]根据[B-01]所述的摄像装置，
其中，在所述第二层半导体芯片中与所述测距像素对应地设置有淬灭电路，所述淬灭电路控制所述光接收元件。
[B-03]根据[B-01]或[B-02]所述的摄像装置，
其中，所述测距像素的所述光接收元件包括在盖革模式下工作的雪崩光电二极管。
[B-04]根据[B-03]所述的摄像装置，
其中，所述测距像素的所述光接收元件包括单光子雪崩二极管。
附图标记列表
10A 根据第一实施例的摄像装置
10B 根据第二实施例的摄像装置
10C 根据第三实施例的摄像装置
11 像素阵列单元
12 访问控制单元
13 DVS控制单元
14 列信号处理单元
15 DVS信号处理单元
16 灰度信号处理单元
17 时序控制单元
18 时间戳生成单元
19A、19B 输出接口(I/F)
20 灰度电路
21 灰度像素
22 灰度存储器
24 灰度像素单元
30 DVS单元(事件像素单元)
31 DVS像素
32 选择器
35 DVS AFE(模拟前端)
41 第一相半导体芯片
42 第二相半导体芯片
43 第三相半导体芯片
50 测距电路
51 SPAD元件
52 淬灭电路
53 读取电路
61 时间测量单元(TDC)
62 测距信号处理单元
70 光源单元

Claims (20)

1.一种摄像装置，其包括通过层叠包括第一层半导体芯片和第二层半导体芯片的至少两个半导体芯片而形成的层叠芯片结构，
其中，在所述第一层半导体芯片中设置有像素阵列单元，事件像素和灰度像素混合在所述像素阵列单元中，所述事件像素将像素的亮度变化量超过预定阈值的现象作为事件发生进行检测并且输出事件检测信号，所述灰度像素输出与入射光量对应的灰度等级的像素信号，并且
在所述第二层半导体芯片中，与所述事件像素和所述灰度像素分别对应地设置有处理所述事件检测信号的用于事件像素的模拟前端单元以及处理所述像素信号的用于灰度像素的模拟前端单元。
2.根据权利要求1所述的摄像装置，
其中，当将预定数量的事件像素定义为事件像素单元时，
所述事件像素单元在所述像素阵列单元中根据预定规则并排布置。
3.根据权利要求2所述的摄像装置，
其中，所述事件像素单元与预定数量的灰度像素组合作为像素单元，并布置在所述像素阵列单元中。
4.根据权利要求2所述的摄像装置，
其中，在所述像素阵列单元的矩阵状的像素阵列中，所述事件像素单元以像素行为单位并排布置。
5.根据权利要求2所述的摄像装置，
其中，在所述像素阵列单元的矩阵状的像素阵列中，所述事件像素单元以像素列为单位并排布置。
6.根据权利要求1所述的摄像装置，
其中，当将预定数量的事件像素定义为事件像素单元时，
所述事件像素单元在所述像素阵列单元中不规则地并排布置。
7.根据权利要求2所述的摄像装置，
其中，所述事件像素在所述事件像素单元中根据预定规则并排布置。
8.根据权利要求7所述的摄像装置，
其中，所述事件像素在所述事件像素单元中并排布置成正方形。
9.根据权利要求7所述的摄像装置，
其中，所述事件像素在所述事件像素单元中沿矩阵状的像素阵列的行方向并排布置。
10.根据权利要求7所述的摄像装置，
其中，所述事件像素在所述事件像素单元中沿矩阵状的像素阵列的列方向并排布置。
11.根据权利要求7所述的摄像装置，
其中，所述事件像素的尺寸大于所述灰度像素的尺寸。
12.根据权利要求1所述的摄像装置，
其中，所述灰度像素的数量多于所述事件像素的数量。
13.根据权利要求1所述的摄像装置，
其中，除了所述事件像素和所述灰度像素之外，测距像素也混合在所述像素阵列单元中，所述测距像素包括光接收元件，所述光接收元件基于来自光源单元的照射光而接收来自测距目标的反射光并且响应于光子的接收而产生信号。
14.根据权利要求13所述的摄像装置，
其中，在所述第二层半导体芯片中与所述测距像素对应地设置有淬灭电路，所述淬灭电路控制所述光接收元件。
15.根据权利要求13所述的摄像装置，
其中，所述测距像素的所述光接收元件包括在盖革模式下工作的雪崩光电二极管。
16.根据权利要求15所述的摄像装置，
其中，所述测距像素的所述光接收元件包括单光子雪崩二极管。
17.一种摄像装置，其包括通过层叠包括第一层半导体芯片和第二层半导体芯片的至少两个半导体芯片而形成的层叠芯片结构，
其中，在所述第一层半导体芯片中设置有像素阵列单元，事件像素和测距像素混合在所述像素阵列单元中，所述事件像素将像素的亮度变化量超过预定阈值的现象作为事件发生进行检测并且输出事件检测信号，所述测距像素包括光接收元件，所述光接收元件基于来自光源单元的照射光而接收来自测距目标的反射光并且响应于光子的接收而产生信号，并且
在所述第二层半导体芯片中，与所述事件像素和所述测距像素分别对应地设置有处理所述事件检测信号的用于事件像素的模拟前端单元以及处理来自所述光接收元件的所述信号的用于测距像素的模拟前端单元。
18.根据权利要求17所述的摄像装置，
其中，在所述第二层半导体芯片中与所述测距像素对应地设置有淬灭电路，所述淬灭电路控制所述光接收元件。
19.根据权利要求17所述的摄像装置，
其中，所述测距像素的所述光接收元件包括在盖革模式下工作的雪崩光电二极管。
20.根据权利要求19所述的摄像装置，
其中，所述测距像素的所述光接收元件包括单光子雪崩二极管。
CN202180035596.7A 2020-06-19 2021-06-04 摄像装置 Pending CN115668972A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020105876 2020-06-19
JP2020-105876 2020-06-19
PCT/JP2021/021302 WO2021256290A1 (ja) 2020-06-19 2021-06-04 撮像装置

Publications (1)

Publication Number Publication Date
CN115668972A true CN115668972A (zh) 2023-01-31

Family

ID=79267919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180035596.7A Pending CN115668972A (zh) 2020-06-19 2021-06-04 摄像装置

Country Status (5)

Country Link
US (1) US20230224605A1 (zh)
KR (1) KR20230026999A (zh)
CN (1) CN115668972A (zh)
DE (1) DE112021003310T5 (zh)
WO (1) WO2021256290A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116184364A (zh) * 2023-04-27 2023-05-30 上海杰茗科技有限公司 一种iToF相机的多机干扰检测与去除方法及装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022119380A (ja) 2021-02-04 2022-08-17 キヤノン株式会社 光電変換装置、光電変換システム
WO2023197755A1 (zh) * 2022-04-15 2023-10-19 浙桂(杭州)半导体科技有限责任公司 雪崩二极管控制电路及雪崩二极管传感器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101887988B1 (ko) * 2012-07-03 2018-08-14 삼성전자 주식회사 이미지 센서 칩, 이의 동작 방법, 및 이를 포함하는 시스템
KR101896666B1 (ko) * 2012-07-05 2018-09-07 삼성전자주식회사 이미지 센서 칩, 이의 동작 방법, 및 이를 포함하는 시스템
WO2017009944A1 (ja) * 2015-07-14 2017-01-19 オリンパス株式会社 固体撮像装置
CN108370424B (zh) * 2015-12-16 2021-06-15 索尼公司 成像元件、驱动方法和电子设备
US11082656B2 (en) 2017-10-30 2021-08-03 Sony Semiconductor Solutions Corporation Solid-state imaging device
KR20210028139A (ko) * 2018-03-14 2021-03-11 소니 어드밴스드 비주얼 센싱 아게 3d-ic 기술로 제조된 이벤트-기반 비전 센서
US11221400B2 (en) * 2018-03-27 2022-01-11 Omnivision Technologies, Inc. Dual mode stacked photomultipliers suitable for use in long range time of flight applications
JP2020053827A (ja) * 2018-09-27 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
JP2020088480A (ja) * 2018-11-19 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
JP2020088722A (ja) * 2018-11-29 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
JP2020096347A (ja) * 2018-11-29 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116184364A (zh) * 2023-04-27 2023-05-30 上海杰茗科技有限公司 一种iToF相机的多机干扰检测与去除方法及装置

Also Published As

Publication number Publication date
KR20230026999A (ko) 2023-02-27
WO2021256290A1 (ja) 2021-12-23
DE112021003310T5 (de) 2023-04-20
US20230224605A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
US20230224605A1 (en) Imaging device
US10312275B2 (en) Single-photon avalanche diode image sensor with photon counting and time-of-flight detection capabilities
US8355068B2 (en) Solid-state image sensing device, analog-digital conversion method of solid-state image sensing device, and electronic apparatus
Al Abbas et al. Backside illuminated SPAD image sensor with 7.83 μm pitch in 3D-stacked CMOS technology
US11115612B2 (en) Solid-state image sensor and image capture apparatus
CN110651366B (zh) 固体摄像元件及摄像装置
US11943542B2 (en) Imaging devices with single-photon avalanche diodes having sub-exposures for high dynamic range
CN108886591B (zh) 摄像装置以及具备该摄像装置的摄像机系统
US11982778B2 (en) Silicon photomultipliers with split microcells
US20190098242A1 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US11588995B2 (en) Photoelectric conversion device, photoelectric conversion system, and moving body
US20230154135A1 (en) Object recognition system and electronic apparatus
US12003873B2 (en) Imaging apparatus and electronic device
Takayanagi et al. HDR CMOS image sensors for automotive applications
US11876109B2 (en) Semiconductor devices with single-photon avalanche diodes and light spreading lenses
US20190238764A1 (en) Solid-state imaging device, solid-state imaging device operation method, imaging apparatus, and electronic apparatus
US10784302B1 (en) Semiconductor device with single-photon avalanche diode pixels and a light attenuating layer
US11275186B2 (en) Imaging devices with capacitively coupled single-photon avalanche diodes
JP2021197596A (ja) 光電変換装置
US20240145504A1 (en) Improved seals for semiconductor devices with single-photon avalanche diode pixels
US20230095243A1 (en) Photoelectric conversion device, imaging device, control method, and storage medium
US20230156354A1 (en) Imaging device and imaging method
TW202339487A (zh) 固態攝像裝置、電子機器及測距系統
Hsu et al. A CMOS imaging platform using single photon avalanche diode array in standard technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination