CN115664351A - 基于噪声消除结构的cmos超宽带高增益低噪声放大器 - Google Patents

Abstract

本发明公开了一种基于噪声消除结构的CMOS超宽带高增益低噪声放大器，涉及射频集成电路技术领域，包括：输入阻抗匹配电路，用于输入射频信号并实现良好的阻抗匹配；低噪声放大电路，实现射频信号放大及全局噪声消除，包括基于变压器正反馈结构的共栅放大电路、基于变压器负反馈结构的共源放大电路及基于栅端短接技术的差分共源共栅放大电路；输出阻抗匹配电路，用于输出处理噪声后的射频信号并实现良好的阻抗匹配。本申请的整体电路能够获取更高的增益和更低的噪声。

Description

基于噪声消除结构的CMOS超宽带高增益低噪声放大器

技术领域

本发明属于射频集成电路技术领域，具体涉及一种基于噪声消除结构的CMOS超宽带高增益低噪声放大器。

背景技术

随着通信技术如卫星通讯和雷达通讯等相关技术的飞速发展，信号间的相互干扰、频谱资源紧张等问题日益严重，尤其在军事领域，如卫星通讯、深空探测等应用场景对通信系统的性能提升和工作频率的提高有着更高的要求。

宽带无线通信因其高传输速率、高效频率利用率等优势在卫星通信领域具有广阔的应用前景；其中，宽带低噪声放大器(Low Noise Amplifier，LNA)作为宽带无线通信系统第一级有源放大电路，根据级联电路噪声公式，其噪声大小决定接收链路的整体噪声；除此之外，其相关指标要求存在更大的工作频段同时满足较高的增益、较好的增益平坦度以及输入输出端口较好的匹配等。

现有技术中，通常采用高性能LNA实现射频前端电路，其工作频率大多位于10GHz以下；面对较高的通信能力要求，高性能LNA已无法满足更高频段的要求，造成射频前端电路的抗干扰性较差。

因此，亟需开发高频率范围内的超宽带低噪声放大器。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种基于噪声消除结构的CMOS超宽带高增益低噪声放大器。本发明要解决的技术问题通过以下技术方案实现：

第一方面，本申请提供一种基于噪声消除结构的CMOS超宽带高增益低噪声放大器，包括：

输入阻抗匹配电路，包括射频信号输入端和第一节点，用于输入射频信号；

基于变压器正反馈结构的共栅放大电路，与第一节点电连接，包括第一晶体管、第一变压器初级绕组，以及由相对设置的第一变压器次级绕组和第一变压器第三绕组构成的第一级间匹配模块；

基于变压器负反馈结构的共源放大电路，与第一节点电连接，包括第二晶体管、第二变压器初级绕组，以及由相对设置的第二变压器次级绕组和第二变压器第三绕组构成的第二级间匹配模块；

差分共源共栅放大电路，与第一级间匹配模块和第二级间匹配模块均电连接；

输出阻抗匹配电路，与差分共源共栅放大电路电连接，包括第三变压器初级绕组、第三变压器次级绕组和射频信号输出端，用于输出处理噪声后的射频信号。

可选地，输入阻抗匹配电路还包括第一电容和第一电感，第一电容的第一端与第一节点电连接，第一电容的第二端与第一电感的第一端电连接，第一电感的第二端与射频信号输入端电连接。

可选地，基于变压器正反馈结构的共栅放大电路还包括第二电感，第二电感的第一端电连接偏置电压信号端，第二电感的第二端与第一晶体管的栅极电连接；第一晶体管的漏极与第一变压器次级绕组的第一端电连接，第一电压器次级绕组的第二端电连接第一固定电压信号端；第一晶体管的源极与第一节点电连接；第一变压器初级绕组的第一端与第一节点电连接，第一变压器初级绕组的第二端电连接地端。

可选地，基于变压器负反馈结构的共源放大电路还包括第二电容、第一电阻和第二节点，第二电容的第一端与第一节点电连接，第二电容的第二端与第二节点电连接；第一电阻的第一端与第二节点电连接，第一电阻的第二端电连接偏置电压信号端；第二晶体管的栅极与第二节点电连接，第二晶体管的源极与第二变压器初级绕组的第一端电连接，第二变压器初级绕组的第二端电连接地端；第二晶体管的漏极与第二变压器次级绕组的第一端电连接，第二变压器次级绕组的第二端电连接第二固定电压信号端。

可选地，差分共源共栅放大电路包括第三电容、第四电容、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第二电阻、第三电阻、第三节点和第四节点；第三电容的第一端与第一变压器第三绕组的第一端电连接，第一变压器第三绕组的第二端电连接地端，第三电容的第二端与第三节点电连接；第二电阻的第一端与第三节点电连接，第二电阻的第二端电连接偏置电压信号端；第三晶体管的栅极与第三节点电连接，第三晶体管的源极电连接地端，第三晶体管的漏极与第五晶体管的源极电连接，第五晶体管的栅极电连接第一固定电压信号端；第四电容的第一端与第二变压器第三绕组的第一端电连接，第二变压器第三绕组的第二端电连接地端，第四电容的第二端与第四节点电连接；第三电阻的第一端与第四节点电连接，第三电阻的第二端电连接偏置电压信号端；第四晶体管的栅极与第四节点电连接，第四晶体管的源极电连接地端，第四晶体管的漏极与第六晶体管的源极电连接，第六晶体管的栅极电连接第一固定电压信号端；第五晶体管的栅极与第六晶体管的栅极电连接。

可选地，输出阻抗匹配电路还包括第五电容、第六电容、第七电容、第八电容和第四电阻，第三变压器初级绕组的第一端与第五晶体管的漏极电连接，第三变压器初级绕组的第二端与第六晶体管的漏极电连接；第三变压器初级绕组的中心抽头与第五电容的第一端电连接，第五电容的第二端与第四电阻的第一端电连接，第四电阻的第二端电连接地端；第三变压器初级绕组的中心抽头还与第六电容的第一端电连接，第六电容的第二端电连接地端，第三变压器初级绕组的中心抽头还电连接第一固定电压信号端；第三变压器次级绕组的第一端与第八电容的第一端电连接，第八电容的第二端与射频信号输出端电连接；第三变压器次级绕组的第二端电连接地端；第三变压器次级绕组的第一端还与第七电容的第一端电连接，第三变压器次级绕组的第二端还与第七电容的第二端电连接。

可选地，第二电容和第八电容均为隔直电容。

可选地，第一晶体管的跨导为30mS～60mS，第二晶体管的跨导为40mS～70mS。

可选地，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管均为N型金属-氧化物-半导体场效应管。

本发明的有益效果：

本发明提供的一种基于噪声消除结构的CMOS超宽带高增益低噪声放大器，通过设置输入阻抗匹配电路、基于变压器正反馈结构的共栅放大电路、基于变压器负反馈结构的共源放大电路、采用栅端短接技术的差分共源共栅放大电路构成的差分输出噪声相消结构的低噪声放大电路，以及输出阻抗匹配电路；其中，采用基于变压器正反馈结构的共栅放大电路，能够有效解决传统共栅放大电路难以同时实现良好的输入阻抗匹配和良好的噪声性能，相对设置的第一变压器第三绕组与第一变压器次级绕组能够实现级间匹配，且第一变压器次级绕组复用，相较于使用额外的变压器作级间匹配相比较，更能节省版图面积，引入更小噪声；采用基于变压器负反馈结构的共源放大电路，能够降低共源结构栅漏电容的影响，减小米勒效应，提高电路增益，改善电路的反向隔离度，相对设置的第二变压器第三绕组与第二变压器次级绕组能够实现级间匹配，第二变压器次级绕组复用，相较于使用额外的变压器作级间匹配相比较，更能节省版图面积，引入更小噪声；采用栅端短接技术的差分共源共栅放大电路构成的差分输出噪声相消结构的低噪声放大电路，使输出端电流增大，整体电路能够获取更高的增益和更低的噪声。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的基于噪声消除结构的CMOS超宽带高增益低噪声放大器的一种结构示意图；

图2是本发明实施例提供的消除噪声的一种原理示意图；

图3是本发明实施例提供的输入匹配仿真的一种示意图；

图4是本发明实施例提供的输出匹配仿真的一种示意图；

图5是本发明实施例提供的增益仿真的一种示意图；

图6是本发明实施例提供的噪声系数对比仿真的一种示意图；

图7是本发明实施例提供的反向隔离度仿真的一种示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

请参见图1，图1是本发明实施例提供的基于噪声消除结构的CMOS超宽带高增益低噪声放大器的一种结构示意图，本申请所提供的一种基于噪声消除结构的CMOS超宽带高增益低噪声放大器，包括：

输入阻抗匹配电路，包括射频信号输入端RFin和第一节点N1，用于输入射频信号；

基于变压器正反馈结构的共栅放大电路，与第一节点N1电连接，包括第一晶体管M1、第一变压器初级绕组T1-1，以及由相对设置的第一变压器次级绕组T1-2和第一变压器第三绕组T1-3构成的第一级间匹配模块；

基于变压器负反馈结构的共源放大电路，与第一节点N1电连接，包括第二晶体管M2、第二变压器初级绕组T2-1，以及由相对设置的第二变压器次级绕组T2-2和第二变压器第三绕组T2-3构成的第二级间匹配模块；

差分共源共栅放大电路，与第一级间匹配模块和第二级间匹配模块均电连接；

输出阻抗匹配电路，与差分共源共栅放大电路电连接，包括第三变压器初级绕组T3-1、第三变压器次级绕组T3-2和射频信号输出端RFout，用于输出处理噪声后的射频信号。

具体而言，请继续参见图1所示，本实施例提供的基于噪声消除结构的CMOS超宽带高增益低噪声放大器，其工作频率的范围为9GHz～17.5GHz，主要包括五部分，分别为输入阻抗匹配电路、基于变压器正反馈结构的共栅放大电路、基于变压器负反馈结构的共源放大电路、采用栅端短接技术的差分共源共栅放大电路构成的差分输出噪声相消结构的低噪声放大电路，以及输出阻抗匹配电路；其中，采用基于变压器正反馈结构的共栅放大电路，能够有效解决传统共栅放大电路难以同时实现良好的输入阻抗匹配和良好的噪声性能，相对设置的第一变压器第三绕组T1-3与第一变压器次级绕组T1-2能够实现级间匹配，且第一变压器次级绕组T1-2复用，相较于使用额外的变压器作级间匹配相比较，更能节省版图面积，引入更小噪声；采用基于变压器负反馈结构的共源放大电路，能够降低共源结构栅漏电容的影响，减小米勒效应，提高电路增益，改善电路的反向隔离度，相对设置的第二变压器第三绕组T2-3与第二变压器次级绕组T2-2能够实现级间匹配，第二变压器次级绕组T2-2复用，相较于使用额外的变压器作级间匹配相比较，更能节省版图面积，引入更小噪声；采用栅端短接技术的差分共源共栅放大电路构成的差分输出噪声相消结构的低噪声放大电路，使输出端电流增大，整体电路能够获取更高的增益和更低的噪声。

具体而言，请参见图2，图2是本发明实施例提供的消除噪声的一种原理示意图，射频信号从输入阻抗匹配电路传输至基于变压器正反馈结构的共栅放大电路，在传输过程中参杂有噪声电压，位于第一晶体管M1源极侧和漏极侧的噪声电压相位相反，即位于第一晶体管M1漏极侧的噪声电压为V2，位于第一晶体管M1源极侧的噪声电压为V1，两者相位相反；接下来，将携带有噪声电压V1的射频信号经过基于变压器负反馈结构的共源放大电路中的第二晶体管M2，进行相位调节，得到携带有噪声电压V3的射频信号，该噪声电压V3与噪声电压V1的相位相同，再将噪声电压V1和噪声电压V3进行消除，以实现本申请消除噪声的目的。

在本申请的一种可选地实施例中，输入阻抗匹配电路还包括第一电容C1和第一电感L1，第一电容C1的第一端与第一节点N1电连接，第一电容C1的第二端与第一电感L1的第一端电连接，第一电感L1的第二端与射频信号输入端RFin电连接。

在本申请的一种可选地实施例中，基于变压器正反馈结构的共栅放大电路还包括第二电感L2，第二电感L2的第一端电连接偏置电压信号端VB，第二电感L2的第二端与第一晶体管M1的栅极电连接；第一晶体管M1的漏极与第一变压器次级绕组T1-2的第一端电连接，第一电压器次级绕组的第二端电连接第一固定电压信号端VDDA1；第一晶体管M1的源极与第一节点N1电连接；第一变压器初级绕组T1-1的第一端与第一节点N1电连接，第一变压器初级绕组T1-1的第二端电连接地端GNDA。

需要说明的是，第一晶体管M1栅极串联第二电感L2，第二电感L2与第一晶体管M1的寄生电容谐振能进一步提高放大电路增益。

具体而言，本实施例中，共栅放大电路采用变压器正反馈技术，能够有效解决传统共栅放大电路难以同时实现良好的输入阻抗匹配和良好的噪声性能的问题。

在本申请的一种可选地实施例中，基于变压器负反馈结构的共源放大电路还包括第二电容C2、第一电阻R1和第二节点N2，第二电容C2的第一端与第一节点N1电连接，第二电容C2的第二端与第二节点N2电连接；第一电阻R1的第一端与第二节点N2电连接，第一电阻R1的第二端电连接偏置电压信号端VB；第二晶体管M2的栅极与第二节点N2电连接，第二晶体管M2的源极与第二变压器初级绕组T2-1的第一端电连接，第二变压器初级绕组T2-1的第二端电连接地端GNDA；第二晶体管M2的漏极与第二变压器次级绕组T2-2的第一端电连接，第二变压器次级绕组T2-2的第二端电连接第二固定电压信号端VDDA2。

需要说明的是，第二晶体管M2的栅极通过第一电阻R1与偏置电压端电连接，第一电阻R1用于提供栅极偏置电压，同时阻断交流信号进入偏置电路。

具体而言，本实施例中，共源放大电路采用变压器负反馈技术，减小了因共源晶体管栅漏寄生电容C_gd产生的米勒效应，实现了较好的高频响应，提高电路增益，改善了反向隔离度。

在本申请的一种可选地实施例中，差分共源共栅放大电路包括第三电容C3、第四电容C4、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第二电阻R2、第三电阻R3、第三节点N3和第四节点N4；第三电容C3的第一端与第一变压器第三绕组T1-3的第一端电连接，第一变压器第三绕组T1-3的第二端电连接地端GNDA，第三电容C3的第二端与第三节点N3电连接；第二电阻R2的第一端与第三节点N3电连接，第二电阻R2的第二端电连接偏置电压信号端VB；第三晶体管M3的栅极与第三节点N3电连接，第三晶体管M3的源极电连接地端GNDA，第三晶体管M3的漏极与第五晶体管M5的源极电连接，第五晶体管M5的栅极电连接第一固定电压信号端VDDA1；第四电容C4的第一端与第二变压器第三绕组T2-3的第一端电连接，第二变压器第三绕组T2-3的第二端电连接地端GNDA，第四电容C4的第二端与第四节点N4电连接；第三电阻R3的第一端与第四节点N4电连接，第三电阻R3的第二端电连接偏置电压信号端VB；第四晶体管M4的栅极与第四节点N4电连接，第四晶体管M4的源极电连接地端GNDA；第四晶体管M4的漏极与第六晶体管M6的源极电连接，第六晶体管M6的栅极电连接第一固定电压信号端VDDA1；第五晶体管M5的栅极与第六晶体管M6的栅极电连接。

具体而言，本实施例中，差分共源共栅电路采用栅端短接技术，使输出端电流增大，整体电路能够获取更高的增益和更低的噪声。

在本申请的一种可选地实施例中，输出阻抗匹配电路还包括第五电容C5、第六电容C6、第七电容C7、第八电容C8和第四电阻R4，第三变压器初级绕组T3-1的第一端与第五晶体管M5的漏极电连接，第三变压器初级绕组T3-1的第二端与第六晶体管M6的漏极电连接；第三变压器初级绕组T3-1的中心抽头与第五电容C5的第一端电连接，第五电容C5的第二端与第四电阻R4的第一端电连接，第四电阻R4的第二端电连接地端GNDA；第三变压器初级绕组T3-1的中心抽头还与第六电容C6的第一端电连接，第六电容C6的第二端电连接地端GNDA，第三变压器初级绕组T3-1的中心抽头还电连接第一固定电压信号端；第三变压器次级绕组T3-2的第一端与第八电容C8的第一端电连接，第八电容C8的第二端与射频信号输出端RFout电连接；第三变压器次级绕组T3-2的第二端电连接地端GNDA；第三变压器次级绕组T3-2的第一端还与第七电容C7的第一端电连接，第三变压器次级绕组T3-2的第二端还与第七电容C7的第二端电连接。

具体而言，本实施例中提供的基于噪声消除结构的CMOS超宽带高增益低噪声放大器，射频信号由输入阻抗匹配电路输入至共栅放大电路，并分为两路，其中，一路经过第一晶体管M1后，由第一级间匹配模块传递至差分共源共栅放大电路，另一路经过共源放大电路中的第二晶体管M2，由第二级间匹配模块传递至差分共源共栅放大电路，可以理解的是，第一级间匹配模块能够实现共栅放大电路和共源共栅放大电路之间良好的级间匹配，第二级间匹配模块能够实现共源放大电路和共源共栅放大电路之间良好的级间匹配；进一步地，差分共源共栅放大电路对两路的射频信号进行放大并实现全局噪声消除，首先选用第三电容C3和第四电容C4分别对两路射频信号的相位进行调节，再分别对两路射频信号进行幅度调节，使得两路射频信号中参杂的噪声信号尽可能同相位等幅度进行消除；此外，第五晶体管M5的栅极和第六晶体管M6的栅极电连接，实现栅短接，使得电流增大，整体电路能获得更高的增益和更低的噪声；最后，将两路射频信号转单端，经过无源巴伦变压器，即第三变压器，输出经过噪声消除的射频信号。

在本申请的一种可选地实施例中，第二电容C2和第八电容C8均为隔直电容。

具体而言，本实施例中的第二电容C2和第八电容C8采用隔直电容；其中，第二电容C2能够阻隔直流信号，防止对第一晶体管M1造成影响，避免改变第一晶体管M1的工作状态；第八电容C8能够实现输出匹配的同时，阻隔射频信号输出端RFout输出直流信号，防止直流信号对电路的影响。

在本申请的一种可选地实施例中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6均为N型金属-氧化物-半导体场效应管。

需要说明的是，第一晶体管M1为共栅晶体管，第二晶体管M2为共源晶体管，第三晶体管M3为共源晶体管，第四晶体管M4为共源晶体管，第五晶体管M5为共栅晶体管，第六晶体管M6为共栅晶体管。

在本申请的一种可选地实施例中，采用正反馈技术结合共栅极电路，能够有效解决传统共栅放大电路难以同时实现良好的输入阻抗匹配和良好的噪声性能的问题；使用基于变压器正反馈的共栅放大电路，电路的输入阻抗的表达式为：

其中，n为第一变压器初级绕组T1-1和第一变压器次级绕组T1-2线圈匝数比，k₀为第一变压器初级绕组T1-1和第一变压器次级绕间耦合系数，g_m1为第一晶体管M1跨导；由上式可得，采用本实施例中的结构，输入阻抗相比于传统共栅放大电路输入阻抗多了变量nk₀，如此，可以在实现良好的输入匹配的同时，实现更好的噪声性能。

其中，传统的共栅放大器噪声系数的表达式为：

其中，R_s为信号源内阻，γ和α分别为工艺相关参数；当输入匹配时，满足g_m1R_s＝1，此时，噪声系数为：

变压器正反馈结构输入匹配条件为：

联立上式(2)和(3)，得出基于变压器正反馈的共栅放大电路噪声系数的表达式为：

由此可以得出，变压器正反馈共栅放大器噪声系数小于传统共栅放大器；根据多级级联系统噪声系数可知，本实施例选择基于变压器正反馈的共栅放大器作为第一级，可以显著减小整体电路噪声。

在本申请的一种可选地实施例中，基于变压器负反馈技术结合共源级电路，能够有效解决CMOS工艺中MOS管的漏极和栅极之间电容C_gd带来的寄生效应。当MOS管工作于较高频段时，C_gd对射频信号提供了一条栅极到漏极的低阻抗通路，降低了电路的增益，恶化了反向隔离度；本实施例利用第二变压器初级绕组T2-1和第二变压器次级绕组T2-2之间的耦合形成负反馈，反馈部分输出信号到输入端，抵消米勒电容C_gd所引起的漏极到栅极的反馈，降低米勒电容C_gd的影响。

在本申请的一种可选地实施例中，请继续参见图2所述，差分噪声消除结构工作原理简化图如图2所示，其中，V₁和V₂为第一晶体管M1产生的噪声电压，V₃为噪声电压V₁被第二晶体管M2反相放大产生的噪声电压，各个噪声电压的表达式为：

V₃＝-g_m2V₁sL

其中，L_P为第一电压器初级绕组，L_S为第一变压器次级绕组T1-2，L为第二变压器次级绕组T2-2，g_m1为第一晶体管M1跨导，g_m2为第二晶体管M2跨导，I_n为第一晶体管M1产生的沟道热噪声电流，其表达式为：

由上述式可得，第一晶体管M1和第二晶体管M2输出端噪声电压同相，差分输出时实现噪声相消；其中，V₂＝V₃为全消噪条件，合理选择相关参数，使差分输出噪声尽可能小；本实施例中，第一晶体管M1跨导g_m1取值在30m～60m西门子附近调节确定，第一变压器初级绕组T1-1电感L_P在600pH附近调节确定，第一变压器次级绕组T1-2电感L_S在2.5nH附近调节确定，第二晶体管M2跨导g_m2取值在40m～70m西门子附近调节确定，第二变压器次级绕组T2-2电感L在2.5nH附近调节确定。

在本申请的一种可选地实施例中，差分共源共栅结构采用栅端短接技术，第五晶体管M5的栅极和第六晶体管M6的栅极相连接，以获得更好的增益和噪声性能，共栅管栅端短接，为差模信号提供交流地。

对于传统共源共栅电路，由半边电路小信号等效模型可知，输出端电流为：

对于采用栅端短接技术的共源共栅电路，输出端电流为：

其中，C_G和C_S分别为第五晶体管M5的栅极寄生电容及源极寄生电容，R为第五晶体管M5栅极寄生电阻；由此可得，采用栅短接技术时，输出端电流得到提升，由于晶体管参数及过驱动电压均未改变，因此相当于等效跨导的提升，电路的增益提高，噪声性能得到改善。

在本申请的一种可选地实施例中，通过仿真实验进一步说明。

仿真条件：

在频带9GHz～17.5GHz的范围内，采用SMIC40nm的CMOS工艺模型，第一固定电压信号端VDDA1为1.1V，第二固定电压信号端VDDA2为0.9V，利用Cadence仿真工具对其进行仿真。

仿真内容：

仿真1，在上述条件下对本申请提出的放大器电路的输入匹配进行仿真，请参见图3，图3是本发明实施例提供的输入匹配仿真的一种示意图，由图可知，本申请能够实现较好的输入匹配，S11<-10dB，其中，S11为端口2匹配时端口1的反射系数。

仿真2，在上述条件下对本发明电路的输出匹配进行仿真，请参见图4，图4是本发明实施例提供的输出匹配仿真的一种示意图，由图可知，本申请能够实现较好的输出匹配，S22<-11.9dB，其中，S22为端口1匹配时端口2的反射系数。

仿真3，在上述条件下对本发明电路的增益进行仿真，请参见图5，图5是本发明实施例提供的增益仿真的一种示意图，由图可知，本申请实现较高的增益，在仿真频段内增益为22.9dB～25.5dB。

仿真4，在上述条件下对本发明电路的噪声进行对比仿真，请参见图6，图6是本发明实施例提供的噪声系数对比仿真的一种示意图，由图可知，在仿真频段内噪声系数为3.2dB～3.7dB，能够在较宽的带宽内实现良好的噪声性能，通过对比仿真可以得出，使用差分噪声消除结构时，噪声性能得到了很大地改善。

仿真5，在上述条件下对本发明电路的隔离度进行仿真，请参见图7，图7是本发明实施例提供的反向隔离度仿真的一种示意图，由图可知，在仿真频段内S12<-44dB，拥有较好反向隔离度，其中，S12为端口1匹配时端口2到端口1的传输系数。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (9)

1.一种基于噪声消除结构的CMOS超宽带高增益低噪声放大器，其特征在于，包括：

输入阻抗匹配电路，包括射频信号输入端和第一节点，用于输入射频信号；

基于变压器正反馈结构的共栅放大电路，与所述第一节点电连接，包括第一晶体管、第一变压器初级绕组，以及由相对设置的第一变压器次级绕组和第一变压器第三绕组构成的第一级间匹配模块；

基于变压器负反馈结构的共源放大电路，与所述第一节点电连接，包括第二晶体管、第二变压器初级绕组，以及由相对设置的第二变压器次级绕组和第二变压器第三绕组构成的第二级间匹配模块；

差分共源共栅放大电路，与所述第一级间匹配模块和所述第二级间匹配模块均电连接；

输出阻抗匹配电路，与所述差分共源共栅放大电路电连接，包括第三变压器初级绕组、第三变压器次级绕组和射频信号输出端，用于输出处理噪声后的射频信号。

2.根据权利要求1所述的基于噪声消除结构的CMOS超宽带高增益低噪声放大器，其特征在于，所述输入阻抗匹配电路还包括第一电容和第一电感，所述第一电容的第一端与所述第一节点电连接，所述第一电容的第二端与所述第一电感的第一端电连接，所述第一电感的第二端与所述射频信号输入端电连接。

3.根据权利要求1所述的基于噪声消除结构的CMOS超宽带高增益低噪声放大器，其特征在于，所述基于变压器正反馈结构的共栅放大电路还包括第二电感，所述第二电感的第一端电连接偏置电压信号端，所述第二电感的第二端与所述第一晶体管的栅极电连接；所述第一晶体管的漏极与第一变压器次级绕组的第一端电连接，所述第一电压器次级绕组的第二端电连接第一固定电压信号端；所述第一晶体管的源极与所述第一节点电连接；所述第一变压器初级绕组的第一端与所述第一节点电连接，所述第一变压器初级绕组的第二端电连接地端。

4.根据权利要求1所述的基于噪声消除结构的CMOS超宽带高增益低噪声放大器，其特征在于，所述基于变压器负反馈结构的共源放大电路还包括第二电容、第一电阻和第二节点，所述第二电容的第一端与所述第一节点电连接，所述第二电容的第二端与所述第二节点电连接；所述第一电阻的第一端与所述第二节点电连接，所述第一电阻的第二端电连接偏置电压信号端；所述第二晶体管的栅极与所述第二节点电连接，所述第二晶体管的源极与第二变压器初级绕组的第一端电连接，所述第二变压器初级绕组的第二端电连接地端；所述第二晶体管的漏极与所述第二变压器次级绕组的第一端电连接，所述第二变压器次级绕组的第二端电连接第二固定电压信号端。

5.根据权利要求1所述的基于噪声消除结构的CMOS超宽带高增益低噪声放大器，其特征在于，所述差分共源共栅放大电路包括第三电容、第四电容、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第二电阻、第三电阻、第三节点和第四节点；所述第三电容的第一端与所述第一变压器第三绕组的第一端电连接，第一变压器第三绕组的第二端电连接地端，所述第三电容的第二端与所述第三节点电连接；所述第二电阻的第一端与所述第三节点电连接，所述第二电阻的第二端电连接偏置电压信号端；所述第三晶体管的栅极与所述第三节点电连接，所述第三晶体管的源极电连接地端，所述第三晶体管的漏极与所述第五晶体管的源极电连接，所述第五晶体管的栅极电连接第一固定电压信号端；所述第四电容的第一端与所述第二变压器第三绕组的第一端电连接，所述第二变压器第三绕组的第二端电连接地端，所述第四电容的第二端与所述第四节点电连接；所述第三电阻的第一端与所述第四节点电连接，所述第三电阻的第二端电连接偏置电压信号端；所述第四晶体管的栅极与所述第四节点电连接，所述第四晶体管的源极电连接地端，所述第四晶体管的漏极与所述第六晶体管的源极电连接，所述第六晶体管的栅极电连接第一固定电压信号端；所述第五晶体管的栅极与所述第六晶体管的栅极电连接。

6.根据权利要求1所述的基于噪声消除结构的CMOS超宽带高增益低噪声放大器，其特征在于，所述输出阻抗匹配电路还包括第五电容、第六电容、第七电容、第八电容和第四电阻，所述第三变压器初级绕组的第一端与第五晶体管的漏极电连接，所述第三变压器初级绕组的第二端与第六晶体管的漏极电连接；所述第三变压器初级绕组的中心抽头与所述第五电容的第一端电连接，所述第五电容的第二端与所述第四电阻的第一端电连接，所述第四电阻的第二端电连接地端；所述第三变压器初级绕组的中心抽头还与所述第六电容的第一端电连接，所述第六电容的第二端电连接地端，所述第三变压器初级绕组的中心抽头还电连接第一固定电压信号端；所述第三变压器次级绕组的第一端与所述第八电容的第一端电连接，所述第八电容的第二端与所述射频信号输出端电连接；所述第三变压器次级绕组的第二端电连接地端；所述第三变压器次级绕组的第一端还与所述第七电容的第一端电连接，所述第三变压器次级绕组的第二端还与所述第七电容的第二端电连接。

7.根据权利要求4或6所述的基于噪声消除结构的CMOS超宽带高增益低噪声放大器，其特征在于，所述第二电容和所述第八电容均为隔直电容。

8.根据权利要求1所述的基于噪声消除结构的CMOS超宽带高增益低噪声放大器，其特征在于，所述第一晶体管的跨导为30mS～60mS，所述第二晶体管的跨导为40mS～70mS。

9.根据权利要求5或6所述的基于噪声消除结构的CMOS超宽带高增益低噪声放大器，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为N型金属-氧化物-半导体场效应管。

Images