CN115662984A - 封装发光单元、显示装置和封装发光单元的制作方法 - Google Patents

封装发光单元、显示装置和封装发光单元的制作方法 Download PDF

Info

Publication number
CN115662984A
CN115662984A CN202211296112.7A CN202211296112A CN115662984A CN 115662984 A CN115662984 A CN 115662984A CN 202211296112 A CN202211296112 A CN 202211296112A CN 115662984 A CN115662984 A CN 115662984A
Authority
CN
China
Prior art keywords
light emitting
film layer
unit
light
driving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211296112.7A
Other languages
English (en)
Inventor
杨超群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202211296112.7A priority Critical patent/CN115662984A/zh
Publication of CN115662984A publication Critical patent/CN115662984A/zh
Priority to PCT/CN2023/074909 priority patent/WO2024082488A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

本申请公开了一种封装发光单元、显示装置和封装发光单元的制作方法，封装发光单元至少包括衬底单元、位于衬底单元上的驱动电路单元、以及与驱动电路单元叠加或者并排设置的至少一个发光芯片；其中，至少一个发光芯片与驱动电路单元电连接。本申请可以大幅降低新产品的开发成本和提高背板良率，还可以解决发光芯片分Bin困难的问题。

Description

封装发光单元、显示装置和封装发光单元的制作方法
技术领域
本申请涉及显示技术领域，具体涉及一种封装发光单元、显示装置和封装发光单元的制作方法。
背景技术
微发光二极管(Micro LED)因为具有自发光无需背光源的特性，且具有节能、机构简易、体积小、以及薄型等优势，是继OLED(Organic Light-Emitting Diode，有机发光二极管)之后另一具轻薄及省电优势的显示技术。Micro LED作为新一代的显示技术，比现有的OLED亮度更高、发光效率更好且功率更低。近年来，由于具有上述优异的特性，Micro LED显示技术受到越来越广泛的关注。
但是，Micro LED由于芯片尺寸小且光学分Bin(Bin Code档次范围)困难，目前业内还未找到很好的针对Micro LED芯片进行分Bin的方法。同时，开发相应的TFT(Thin FilmTransistor，薄膜晶体管)基板(或背板)时发现，当需求的屏幕尺寸发生较小变化时就需要改变用于制作新的TFT基板的Mask(光罩)的设计，导致面板厂开发新产品的成本一直居高不下且不利于保证TFT基板的良率。
发明内容
本申请提供一种封装发光单元、显示装置和封装发光单元的制作方法，可以通过将多个封装发光单元拼接键合在结构简单的背板上实现不同尺寸的显示产品的显示或背光功能，使得新产品的开发成本大幅降低且背板良率有保证，还可以解决小尺寸发光芯片分Bin困难的问题。
本申请提供一种封装发光单元，用于拼接设置在背板上，所述封装发光单元至少包括：
衬底单元；
驱动电路单元，位于所述衬底单元上；
至少一个发光芯片，位于所述驱动电路单元上，或者与所述驱动电路单元并排设置在所述衬底基板上；其中，所述至少一个发光芯片与所述驱动电路单元电连接。
可选地，所述封装发光单元还包括位于所述驱动电路单元远离所述衬底单元一侧的第一膜层；所述第一膜层上设有裸露出所述至少一个发光芯片的开口；
其中，所述第一膜层对光线的反射率小于所述驱动电路单元对光线的反射率。
可选地，所述第一膜层的颜色为灰色。
可选地，所述开口的侧壁与所述发光芯片之间的间距大于0；所述第一膜层靠近所述发光芯片一侧的侧面与所述第一膜层的底面之间的夹角为锐角；
所述封装发光单元还包括至少位于所述第一膜层和所述发光芯片之间且覆盖所述发光芯片的第二膜层；所述第二膜层的折射率大于所述第一膜层的折射率。
可选地，所述第一膜层的折射率范围为1.4至1.5，所述第二膜层的折射率大于1.6。
可选地，所述第一膜层靠近所述发光芯片一侧的侧面与所述第一膜层的底面之间的夹角范围为30°至75°。
可选地，所述第一膜层在所述衬底单元上的正投影与所述发光芯片在所述衬底单元上的正投影之间的间距范围为0.5um至5um。
可选地，所述第一膜层的厚度大于或等于所述发光芯片的厚度，且所述第一膜层的厚度范围为2um至20um，且每1微米厚度的所述第一膜层的光学密度大于0.2。
可选地，所述第一膜层与所述发光芯片之间的厚度差的范围为1um至5um。
可选地，所述第二膜层具有大于H的铅笔硬度，且所述第二膜层上的水滴接触角大于100°。
可选地，所述第二膜层的厚度范围为10um至50um。
可选地，所述第二膜层还延伸至所述第一膜层远离所述驱动电路单元的一侧，且所述第二膜层与所述发光芯片对应的部分朝远离所述发光芯片的方向呈弧形凸出。
本申请还提供一种显示装置，包括背板和拼接设置在所述背板上的多个以上所述的封装发光单元；其中，所述背板包括被动驱动电路，所述驱动电路单元与所述被动驱动电路电连接。
可选地，每个所述发光芯片的发光颜色相同；或者，
每个所述发光芯片的发光颜色包括红色、绿色和蓝色中的任意一种，且至少有部分相邻设置的所述发光芯片的发光颜色不同。
本申请还提供一种以上所述的封装发光单元的制作方法，包括以下步骤：
提供衬底基板；其中，所述衬底基板包括多个间隔设置的预设区域；
在每个所述预设区域中形成位于所述衬底基板上的驱动电路单元；
在每个所述预设区域中形成与所述驱动电路单元电连接的至少一个发光芯片；其中，所述至少一个发光芯片与所述驱动电路单元叠加设置，或与所述驱动电路单元并排设置在所述衬底基板上；以及
沿每个所述预设区域的边缘进行切割，以形成多个所述封装发光单元。
本申请提供的封装发光单元、显示装置和封装发光单元的制作方法，一方面，将发光芯片和驱动电路单元集成在一起作为可以独立工作的整体，使得多个封装发光单元可以拼接键合到背板上，以实现不同尺寸显示产品的显示或背光功能；另一方面，由于封装发光单元中的驱动电路单元具备驱动和IC功能，使得封装发光单元用于显示或背光时，可以简化背板设计，有利于大幅度降低开发新产品的成本和提高背板良率；另一方面，由于封装发光单元的尺寸远大于发光芯片的尺寸，使得封装发光单元可以沿用现有的分Bin设备进行分Bin作业，解决了Micro LED芯片分Bin困难且设备造价高的问题。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的一种封装发光单元的部分截面结构示意图。
图2a至图2j为本申请实施例提供的封装发光单元中发光芯片与驱动电路层的不同位置关系示意图。
图3为本申请实施例提供的一种显示装置的部分截面结构示意图。
图4为本申请实施例提供的另一种显示装置的部分截面结构示意图。
图5为本申请实施例提供的另一种显示装置的部分截面结构示意图。
图6为本申请实施例提供的一种封装发光单元的制作方法的流程示意图。
图7为本申请实施例提供的一种封装发光单元的制作方法的结构示意图。
图8为图7所示的制作方法制作得到的封装发光单元的俯视图。
图9为图8所示的封装发光单元中第一膜层与发光芯片的位置关系示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
如图1所示，本申请实施例提供了一种封装发光单元1，封装发光单元1包括衬底单元2、驱动电路单元3、至少一个发光芯片4和封装单元5。驱动电路单元3位于衬底单元2上；至少一个发光芯片4与驱动电路单元3叠加设置，或者与驱动电路单元3并排设置在衬底单元2上；其中，至少一个发光芯片4与驱动电路单元3电连接。可以理解的，图1仅示出一个发光芯片4与驱动电路单元3并排设置的情况，但发光芯片4的数量以及发光芯片4与驱动电路单元3的位置关系不限于此。
具体的，衬底单元2的材料包括玻璃，但不限于此。
需要说明的是，当发光芯片4与驱动电路单元3叠加设置时，发光芯片4位于驱动电路单元3远离衬底单元2的一侧，且直接与驱动电路单元3电连接；当发光芯片4与驱动电路单元3并排设置时，发光芯片4与驱动电路单元3间隔设置，且发光芯片4通过设置在衬底单元2中的连接走线与驱动电路单元3电连接。
具体的，驱动电路单元3可以驱动至少一个发光芯片4发光，还可以兼顾IC的功能；因此，本申请实施例中的封装发光单元1将至少一个发光芯片4与驱动电路单元3集成在一起，使得封装发光单元1中的至少一个发光芯片4与驱动电路单元3作为整体被用于直接显示或背光功能。
由于封装发光单元1中的驱动电路单元3兼顾驱动和IC功能，当多个封装发光单元1被拼接键合到背板上用于实现不同尺寸显示产品的显示或背光功能时，原本结构复杂的背板因为不需要设置驱动电路和IC而变得简单。可以理解的，当显示产品的尺寸变化时，只需要对背板结构做简单的修改就可以满足要求，使得用于制作背板的Mask(光罩)费用大幅度降低，有利于降低开发新产品的成本以及提升背板良率。
可以理解的，本申请实施例所述的背板为设有简单走线的基板，类似于现有技术中的TFT基板，但是，与TFT基板不同的是，本申请中的背板中不需要设置TFT等器件，只需要设置简单的走线，例如被动驱动(PM)走线。
具体的，驱动电路单元3可以是一个整体模块，也可以由多个间隔设置的分支模块组成。例如，在一具体实施方式中，如图2a至图2f所示，驱动电路单元3为一个整体模块；在另一具体实施方式中，如图2g至图2j所示，驱动电路单元3由两个或三个间隔设置的分支模块10组成。
需要说明的是，当驱动电路单元3由多个间隔设置的分支模块组成时，多个分支模块之间通过设置在衬底单元2中的连接走线实现电连接。
具体的，发光芯片4包括微发光二极管(Micro LED)芯片，但不限于此。
通常，尺寸达到Mini级别的LED芯片要做分Bin处理，现有设备可以满足要求。但是，由于Micro LED的尺寸非常小(通常小于50um)，使得Micro LED芯片在抓放的过程中需要比较精确的的机械和图像识别系统，而测试则需要微探针才能够完成，这使得设备的造价变得非常高，而且测试速度也很有限。并且，目前基于Micro LED芯片的分Bin设备还未开发出来。而本申请实施例将Micro LED芯片(发光芯片4)与驱动电路单元3集成在衬底单元2上，形成独立工作的封装发光单元1；由于封装发光单元1的尺寸远大于Micro LED芯片的尺寸，使得封装发光单元1可以沿用现有的分Bin设备(例如Mini LED的分Bin设备)进行分Bin作业，解决了Micro LED芯片分Bin困难且设备造价高的问题。
具体的，封装发光单元1中的发光芯片4的数量可以是一个，也可以是多个。如图2a至图2j所示，在一些具体实施方式中，每个封装发光单元1中的发光芯片4的数量为一个，在另一些具体实施方式中，每个封装发光单元1中的发光芯片4的数量为三个。
具体的，至少一个发光芯片4可以与驱动电路单元3叠加设置在衬底单元2上，还可以与驱动电路单元3并排设置在衬底单元2上。如图2a至图2j所示，当至少一个发光芯片4与驱动电路单元3并排设置在衬底单元2上时，至少一个发光芯片4可以位于驱动电路单元3的任意一侧，且不限于图2a至图2j中列举的几种位置关系。
具体的，当驱动电路单元3由多个间隔设置的分支模块组成时，多个分支模块可以围绕一个或多个发光芯片4设置，或均匀的分布在一个或多个发光芯片4的周围。
例如，在一具体实施方式中，如图2g和图2h所示，驱动电路单元3由两个间隔设置的分支模块10组成，两个分支模块10对称分布在三个并排设置的发光芯片4的相对设置的两侧。在另一具体实施方式中，如图2i和图2j所示，驱动电路单元3由三个间隔设置的分支模块10组成，其中两个分支模块10对称分布在三个并排设置的发光芯片4的相对设置的两侧，另一个分支模块10位于三个并排设置的发光芯片4的另一侧。
可以理解的，当封装发光单元1用于直接显示时，每个封装发光单元1可以包括分别发红光、绿光和蓝光的三个发光芯片4；或者，每个封装发光单元1包括一个发光芯片4，且相邻的三个封装发光单元1中的发光芯片4分别发红光、绿光和蓝光。当封装发光单元1用于背光时，每个封装发光单元1中的发光芯片4数量不做限制，且每个发光芯片4的发光颜色相同，例如每个发光芯片4发蓝光或白光，但不限于此。
具体的，封装单元5至少覆盖衬底单元2和部分驱动电路单元3。
在一具体实施方式中，封装单元5包括位于驱动电路单元3远离衬底单元2一侧的第一膜层6；第一膜层6上设有裸露出发光芯片4的开口；第一膜层6对光线的反射率小于驱动电路单元3对光线的反射率。
当封装发光单元1被键合到背板上用于显示时，由于封装发光单元1中的驱动电路单元3占据的面积较大，驱动电路单元3中的金属层将导致封装发光单元1的出光侧的光反射率较大，本申请实施例通过在驱动电路单元3上覆盖第一膜层6可以降低封装发光单元1的出光侧的光反射率。
具体的，开口的侧壁与发光芯片之间的间距大于或等于0，也就是说，第一膜层6在衬底单元2上的正投影与发光芯片4在衬底单元2上的正投影之间的间距大于或等于0。可以理解的，第一膜层6覆盖在除了发光芯片4之外的其他位置上，在不影响发光芯片4的出光效率的基础上降低驱动电路单元3上的光反射率。
可以理解的，由于开口贯穿第一膜层6，故开口的侧壁等同于第一膜层6靠近至少一个发光芯片4一侧的侧面8。
具体的，第一膜层6的颜色为灰色的，可以将外界射入的光吸收以降低封装发光单元1的出光侧的光反射率。
具体的，第一膜层6材料包含颜料和扩散粒子的混合物；颜料包括碳粉和有机黑中的任意一种，扩散粒子的材料包括TiO2、ZrO2和SiO2中的任意一种或多种，但不限于此。
可以理解的，本申请实施例中的第一膜层6的颜色为灰色的，用于与黑色的第一膜层6相比，灰色的第一膜层6可以在降低光反射率的同时减少对发光芯片4发出的光的吸收，从而有利于提高出光效率。
在另一具体实施方式中，如图1所示，第一膜层6上的开口的侧壁与发光芯片4之间的间距大于0，且第一膜层6靠近至少一个发光芯片4一侧的侧面8与第一膜层6的底面9之间的夹角θ为锐角；封装单元5还包括至少位于第一膜层6和至少一个发光芯片4之间且覆盖至少一个发光芯片4的第二膜层7；第二膜层7的折射率大于第一膜层6的折射率。
可以理解的，第一膜层6和第二膜层7通过结构和折射率的配合构成了用于提高发光芯片4出光效率的微镜结构(Micro-lens Pattern，MLP)；具体的，如图1所示，发光芯片4侧向的大部分光线都可以从折射率较大的第二膜层7射到折射率较小的第一膜层6的侧面8上，并在第一膜层6的侧面8发生全反射，并通过第二膜层7射出，在该过程中，侧向光向正向视角方向靠拢，有效的提高了正向视角方向的出光率。
因此，本申请实施例中，第一膜层6具有吸光作用，用于降低外界光在封装发光单元1的出光侧的反射率；且折射率不同的第一膜层6和第二膜层7通过结构上的配合可以提高封装发光单元1的出光效率。
具体的，第一膜层6的折射率范围为1.4至1.5；第二膜层7的折射率大于1.6。
具体的，如图9所示，第一膜层6在衬底单元2上的正投影与发光芯片4在衬底单元2上的正投影之间的间距D的范围为0.5um至5um。
具体的，第一膜层6的厚度大于或等于发光芯片4的厚度，且第一膜层6的厚度范围为2um至20um。在一具体实施方式中，第一膜层6的厚度与至少一个发光芯片4的厚度差的范围为1um至5um。
可以理解的，本申请中所述的厚度是指在垂直于衬底单元2方向上的高度。
具体的，第一膜层6靠近至少一个发光芯片4一侧的侧面8与第一膜层6的底面9之间的夹角θ范围为30°至75°。在一具体实施方式中，第一膜层6靠近至少一个发光芯片4一侧的侧面8与第一膜层6的底面9之间的夹角θ范围为30°至45°。
具体的，在第一膜层6的厚度方向上，每1微米厚度的第一膜层6的光学密度OD大于0.2。
具体的，第二膜层7为透明的且具有较高的折射率。在一具体实施方式中，第二膜层7的材料包括含有苯环的丙烯酸单体和掺杂有折射粒子11的光刻胶中的任意一种，但不限于此；其中，折射粒子11的材料包括TiO2和ZrO2中的至少一种。可以理解的，第二膜层7中可以包含高折射率的折射粒子11，也可以不含包，此处不作限制。附图中示出了第二膜层7中包含高折射率的折射粒子11，但不限于此。
在一具体实施方式中，第二膜层7具有大于H的铅笔硬度，且第二膜层7上的水滴接触角大于100°，使得第二膜层7具有较高的硬度，同时具有防污和耐刮擦功能，可以有效的保护驱动电路单元3和发光芯片4。
具体的，第二膜层7的厚度范围为10um至50um。
在一具体实施方式中，如图1和图9所示，第一膜层6围绕至少一个发光芯片4设置；如图1所示，第二膜层7还延伸至第一膜层6远离驱动电路单元3的一侧，且第二膜层7与至少一个发光芯片4对应的部分朝远离至少一个发光芯片4的方向呈弧形凸出。朝远离至少一个发光芯片4的方向呈弧形凸出的第二膜层7可以加强光线聚拢作用，有利于进一步提高封装发光单元1的出光效果。
当然，在其他实施方式中，封装单元5还可以包括覆盖第一膜层6和第二膜层7的胶层。
综上，本申请实施例中的封装发光单元1具有以下优势：
一方面，将发光芯片(例如Micro LED芯片)4和驱动电路单元3集成在一起作为可以独立工作的整体，使得多个封装发光单元1可以拼接键合到背板上，以实现不同尺寸显示产品的显示或背光功能；
另一方面，由于封装发光单元1中的驱动电路单元3具备驱动和IC功能，使得封装发光单元1用于显示或背光时，可以简化背板设计，有利于大幅度降低开发新产品的成本和提高背板良率；
另一方面，当发光芯片4为Micro LED芯片时，由于封装发光单元1的尺寸远大于Micro LED芯片的尺寸，使得封装发光单元1可以沿用现有的分Bin设备(例如Mini LED的分Bin设备)进行分bin作业，解决了Micro LED芯片分Bin困难且设备造价高的问题；
另一方面，封装发光单元1中的封装单元5包括具有降低反射作用且折射率较小的第一膜层6和折射率较高的第二膜层7，且第一膜层6靠近发光芯片4一侧的侧面8与第一膜层6的底面9之间的夹角θ范围为30°至75°，使得第一膜层6可以降低外界光线在封装发光单元1的出光侧的光反射率，且第一膜层6和第二膜层7配合可以有效提高封装发光单元1的出光效率，因此，当封装发光单元1用于直接显示时，有利于提高对比度。
结合图1、图3和图4所示，本申请实施例还提供了一种显示装置12，显示装置12包括背板13和拼接设置在背板13上的多个前述实施例所述的封装发光单元1；其中，背板13包括被动驱动(PM)电路(图中为示出)，驱动电路单元3与被动驱动电路电连接。可以理解的，被动驱动电路用于控制驱动电路单元3正常工作。
具体的，拼接设置在背板13上的多个封装发光单元1用作背光源。
在一具体实施方式中，如图3所示，显示装置12还包括显示面板14，例如液晶显示面板，但不限于此；多个拼接设置在背板13上的封装发光单元1作为显示面板14的背光源；每个发光芯片4的发光颜色相同，例如每个发光芯片4发白光，但不限于此。
具体的，多个拼接设置在背板13上的封装发光单元1可以为侧入式背光源，也可以为直入式背光源，此处不做限制。
在另一具体实施方式中，如图4所示，显示装置12还包括位于多个封装发光单元1的出光侧的色转换层15；具体的，每个发光芯片4发蓝光，但不限于此；色转换层15可以将发光芯片4发出的光转换成红光和绿光，以实现三基色显示。
由于封装发光单元1中的驱动电路单元3兼顾驱动和IC功能，使得背板13中只需要设置例如被动驱动的走线即可，有效的简化了背板13设计。
本申请实施例中，一方面，显示装置12的背光源的尺寸可以通过改变封装发光单元1的数量来改变，且对应的背板13的结构变动较小，有利于在实现不同尺寸显示产品的背光功能的同时简化背板13设计，从而有利于大幅度降低开发新产品的成本和提高背板13良率；另一方面，当发光芯片4为Micro LED芯片时，封装发光单元1可以沿用现有的分Bin设备(例如Mini LED的分Bin设备)进行分bin作业，解决了Micro LED芯片分Bin困难且设备造价高的问题；另一方面，封装发光单元1中的封装单元5既可以降低外界光线在封装发光单元1的出光侧的光反射率，还可以有效提高封装发光单元1的出光效率。
结合图1和图5所示，本申请实施例还提供了一种显示装置12’，与上述实施例所述的显示装置12不同的在于，拼接设置在背板13’上的多个封装发光单元1用于直接显示。
具体的，每个发光芯片4的发光颜色包括红色、绿色和蓝色中的任意一种，且至少有部分相邻设置的发光芯片4的发光颜色不同。
可以理解的，本申请实施例中的显示装置12’还可以包括其他常规结构，此处不作具体介绍。
本申请实施例中，一方面，显示装置12’的尺寸可以通过改变封装发光单元1的数量来改变，且对应的背板13’的结构变动较小，有利于在实现不同尺寸显示产品的背光功能的同时简化背板13’设计，从而有利于大幅度降低开发新产品的成本和提高背板13’良率；另一方面，当发光芯片4为Micro LED芯片时，封装发光单元1可以沿用现有的分Bin设备(例如Mini LED的分Bin设备)进行分bin作业，解决了Micro LED芯片分Bin困难且设备造价高的问题；另一方面，封装发光单元1中的封装单元5既可以降低外界光线在封装发光单元1的出光侧的光反射率，还可以有效提高封装发光单元1的出光效率，有利于提高显示装置12’的显示对比度。
如图6和图7所示，本申请实施例提供了一种前述实施例中的封装发光单元的制作方法，制作方法包括步骤S601至S606。
S601：提供衬底基板；其中，衬底基板包括多个间隔设置的预设区域。
具体的，如图7中的a所示，衬底基板16包括多个间隔设置的预设区域17。衬底基板16的材料包括玻璃，但不限于此。
S602：在每个预设区域中形成位于衬底基板上的驱动电路单元。
具体的，如图7中的a所示，每个预设区域17中形成有位于衬底基板16上的驱动电路单元3。
需要说明的是，驱动电路单元3可以覆盖整个预设区域17，也可以仅位于预设区域17中的部分区域。
S603：在每个预设区域中形成与驱动电路单元电连接的至少一个发光芯片；其中，至少一个发光芯片与驱动电路单元叠加设置，或与驱动电路单元并排设置在衬底基板上。
具体的，如图7中的b所示，每个预设区域17中形成与驱动电路单元3电连接的一个发光芯片4，且发光芯片4与驱动电路单元3叠加设置。但是，可以理解的，每个预设区域17中的发光芯片4的数量不限于一个，且发光芯片4与驱动电路单元3的位置关系不限于图7中的b所示，还可以如图2a至图2j所示的并排设置。
S604：在每个预设区域中形成图案化的第一膜层；其中，第一膜层上设有裸露出发光芯片的开口，第一膜层靠近至少一个发光芯片一侧的侧面与第一膜层的底面之间的夹角为锐角，且第一膜层对光线的反射率小于驱动电路单元对光线的反射率。
具体的，如图7中的c以及图9所示，每个预设区域17中形成有图案化的第一膜层6；其中，第一膜层6位于衬底基板16和驱动电路单元3上且与发光芯片4之间的间距大于0。
具体的，第一膜层6可以采用曝光显影工艺制作得到。
S605：在每个预设区域中形成覆盖发光芯片且至少位于第一膜层和发光芯片之间的第二膜层；其中，第二膜层的折射率大于第一膜层的折射率，第一膜层和第二膜层构成封装单元。
具体的，如图7中的d所示，每个预设区域17中形成有覆盖发光芯片4且至少位于第一膜层6和发光芯片4之间的第二膜层7。
具体的，第二膜层7可以通过光刻或者IJP(喷墨打印)工艺制作得到。
S606：沿每个预设区域的边缘进行切割，以形成多个封装发光单元。
具体的，结合图7中的d和图8所示，沿每个预设区域17的边缘进行切割后形成多个封装发光单元1。
可以理解的，每个预设区域17中的衬底基板16经过切割之后作为封装发光单元1中的衬底单元。
具体的，关于封装发光单元1中的每个膜层的特点可以参考前述实施例中的描述，此处不再赘述。
本申请实施例中，将发光芯片4和驱动电路单元3集成在衬底基板16上，然后经过封装切割等处理工艺，形成独立的封装体(例如图1所示封装发光单元1)，且每个封装体可以独立的工作。
本申请实施例制作得到的封装发光单元1具有以下优势：
一方面，多个封装发光单元1可以拼接键合到背板上，以实现不同尺寸显示产品的显示或背光功能；
另一方面，由于封装发光单元1中的驱动电路单元3具备驱动和IC功能，使得封装发光单元1用于显示或背光时，可以简化背板设计，有利于大幅度降低开发新产品的成本和提高背板良率；
另一方面，当发光芯片4为Micro LED芯片时，封装发光单元1可以沿用现有的分Bin设备(例如Mini LED的分Bin设备)进行分bin作业，解决了Micro LED芯片分Bin困难且设备造价高的问题；
另一方面，封装发光单元1中的封装单元5既可以降低外界光线在封装发光单元1的出光侧的光反射率，还可以有效提高封装发光单元1的出光效率。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种封装发光单元、显示装置和封装发光单元的制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (15)

1.一种封装发光单元，用于拼接设置在背板上，其特征在于，所述封装发光单元至少包括：
衬底单元；
驱动电路单元，位于所述衬底单元上；
至少一个发光芯片，位于所述驱动电路单元上，或者与所述驱动电路单元并排设置在所述衬底基板上；其中，所述至少一个发光芯片与所述驱动电路单元电连接。
2.根据权利要求1所述的封装发光单元，其特征在于，所述封装发光单元还包括位于所述驱动电路单元远离所述衬底单元一侧的第一膜层；所述第一膜层上设有裸露出所述至少一个发光芯片的开口；
其中，所述第一膜层对光线的反射率小于所述驱动电路单元对光线的反射率。
3.根据权利要求2所述的封装发光单元，其特征在于，所述第一膜层的颜色为灰色。
4.根据权利要求2所述的封装发光单元，其特征在于，所述开口的侧壁与所述发光芯片之间的间距大于0；所述第一膜层靠近所述发光芯片一侧的侧面与所述第一膜层的底面之间的夹角为锐角；
所述封装发光单元还包括至少位于所述第一膜层和所述发光芯片之间且覆盖所述发光芯片的第二膜层；所述第二膜层的折射率大于所述第一膜层的折射率。
5.根据权利要求4所述的封装发光单元，其特征在于，所述第一膜层的折射率范围为1.4至1.5，所述第二膜层的折射率大于1.6。
6.根据权利要求4所述的封装发光单元，其特征在于，所述第一膜层靠近所述发光芯片一侧的侧面与所述第一膜层的底面之间的夹角范围为30°至75°。
7.根据权利要求4所述的封装发光单元，其特征在于，所述第一膜层在所述衬底单元上的正投影与所述发光芯片在所述衬底单元上的正投影之间的间距范围为0.5um至5um。
8.根据权利要求4所述的封装发光单元，其特征在于，所述第一膜层的厚度大于或等于所述发光芯片的厚度，且所述第一膜层的厚度范围为2um至20um，且每1微米厚度的所述第一膜层的光学密度大于0.2。
9.根据权利要求8所述的封装发光单元，其特征在于，所述第一膜层与所述发光芯片之间的厚度差的范围为1um至5um。
10.根据权利要求4所述的封装发光单元，其特征在于，所述第二膜层具有大于H的铅笔硬度，且所述第二膜层上的水滴接触角大于100°。
11.根据权利要求4所述的封装发光单元，其特征在于，所述第二膜层的厚度范围为10um至50um。
12.根据权利要求4所述的封装发光单元，其特征在于，所述第二膜层还延伸至所述第一膜层远离所述驱动电路单元的一侧，且所述第二膜层与所述发光芯片对应的部分朝远离所述发光芯片的方向呈弧形凸出。
13.一种显示装置，其特征在于，包括背板和拼接设置在所述背板上的多个如权利要求1至12中任意一项所述的封装发光单元；其中，所述背板包括被动驱动电路，所述驱动电路单元与所述被动驱动电路电连接。
14.根据权利要求13所述的显示装置，其特征在于，每个所述发光芯片的发光颜色相同；或者，
每个所述发光芯片的发光颜色包括红色、绿色和蓝色中的任意一种，且至少有部分相邻设置的所述发光芯片的发光颜色不同。
15.一种如权利要求1至12中任意一项所述的封装发光单元的制作方法，其特征在于，包括以下步骤：
提供衬底基板；其中，所述衬底基板包括多个间隔设置的预设区域；
在每个所述预设区域中形成位于所述衬底基板上的驱动电路单元；
在每个所述预设区域中形成与所述驱动电路单元电连接的至少一个发光芯片；其中，所述至少一个发光芯片与所述驱动电路单元叠加设置，或与所述驱动电路单元并排设置在所述衬底基板上；以及
沿每个所述预设区域的边缘进行切割，以形成多个所述封装发光单元。
CN202211296112.7A 2022-10-21 2022-10-21 封装发光单元、显示装置和封装发光单元的制作方法 Pending CN115662984A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211296112.7A CN115662984A (zh) 2022-10-21 2022-10-21 封装发光单元、显示装置和封装发光单元的制作方法
PCT/CN2023/074909 WO2024082488A1 (zh) 2022-10-21 2023-02-08 封装发光单元、显示装置和封装发光单元的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211296112.7A CN115662984A (zh) 2022-10-21 2022-10-21 封装发光单元、显示装置和封装发光单元的制作方法

Publications (1)

Publication Number Publication Date
CN115662984A true CN115662984A (zh) 2023-01-31

Family

ID=84989531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211296112.7A Pending CN115662984A (zh) 2022-10-21 2022-10-21 封装发光单元、显示装置和封装发光单元的制作方法

Country Status (2)

Country Link
CN (1) CN115662984A (zh)
WO (1) WO2024082488A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024082488A1 (zh) * 2022-10-21 2024-04-25 武汉华星光电半导体显示技术有限公司 封装发光单元、显示装置和封装发光单元的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE541319T1 (de) * 2004-11-23 2012-01-15 Ct Ricerche Plast Optica S P A Leuchtdiode und deren herstellung
CN113764602A (zh) * 2021-09-29 2021-12-07 京东方科技集团股份有限公司 显示装置
CN114447022A (zh) * 2021-12-30 2022-05-06 京东方科技集团股份有限公司 显示面板及显示装置
CN115662984A (zh) * 2022-10-21 2023-01-31 武汉华星光电半导体显示技术有限公司 封装发光单元、显示装置和封装发光单元的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024082488A1 (zh) * 2022-10-21 2024-04-25 武汉华星光电半导体显示技术有限公司 封装发光单元、显示装置和封装发光单元的制作方法

Also Published As

Publication number Publication date
WO2024082488A1 (zh) 2024-04-25

Similar Documents

Publication Publication Date Title
CN110858599B (zh) 像素阵列封装结构及显示面板
US20190258346A1 (en) Display Device
KR20190128101A (ko) 디스플레이 장치
US10693103B2 (en) Light-emitting device and manufacturing method thereof, electronic apparatus
CN111384139A (zh) 显示面板及其制作方法、防窥膜、显示装置
JP6680311B2 (ja) 発光装置および面発光光源
EP3799139B1 (en) Display device
JP2014137582A (ja) 表示パネルおよび表示装置
TW202109156A (zh) 顯示裝置
CN115662984A (zh) 封装发光单元、显示装置和封装发光单元的制作方法
TWI780966B (zh) 發光裝置、背光板及顯示面板
JP2009151945A (ja) 有機ｅｌ発光デバイスおよびその製造方法
JP2022044482A (ja) 面状光源
US20200035657A1 (en) Electroluminescent device and method of manufacturing the same
KR102236357B1 (ko) 색변환 기능을 갖는 마이크로 렌즈 어레이 제조 방법
JP2022088567A (ja) 発光モジュール
CN111816684A (zh) 显示面板、其制作方法和显示装置
US20230215973A1 (en) Light emitting device
US11776990B2 (en) Micro light-emitting diode display panel
CN116435296B (zh) 显示面板及其制备方法和显示装置
US11803081B2 (en) Color conversion plate and display device
JP7116327B2 (ja) 発光モジュールおよび発光モジュールの製造方法
KR102391399B1 (ko) 색변환 기능을 갖는 마이크로 렌즈 어레이 및 이를 구비하는 마이크로 엘이디 디스플레이 모듈
JP7054031B2 (ja) 発光モジュールの製造方法
US20230343902A1 (en) Electronic device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination