CN115658560B - 一种数据共享管理方法、装置、系统、电子设备及存储介质 - Google Patents
一种数据共享管理方法、装置、系统、电子设备及存储介质 Download PDFInfo
- Publication number
- CN115658560B CN115658560B CN202211687999.2A CN202211687999A CN115658560B CN 115658560 B CN115658560 B CN 115658560B CN 202211687999 A CN202211687999 A CN 202211687999A CN 115658560 B CN115658560 B CN 115658560B
- Authority
- CN
- China
- Prior art keywords
- kernel
- data
- address
- static random
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007726 management method Methods 0.000 title claims abstract description 41
- 230000003068 static effect Effects 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 34
- 230000015654 memory Effects 0.000 claims description 26
- 238000004590 computer program Methods 0.000 claims description 5
- 238000007667 floating Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明提供了一种数据共享管理方法、装置、系统、电子设备及存储介质，涉及数据处理技术领域。所述数据共享方法应用于管理系统中的访问控制器，所述管理系统还包括与所述访问控制器分别连接的静态随机存储器、第一内核和第二内核，所述静态随机存储器中存储有共享数据；所述静态随机存储器通过地址总线与所述访问控制器连接。本发明设置静态随机存储器和访问控制器，采用所述静态随机存储器通过地址总线与所述访问控制器连接；所述访问控制器通过第一地址线与所述第一内核连接，通过第二地址线与所述第二内核连接，通过地址线直接连接可以缩短访问速度，从而提高数据共享速度。
Description
技术领域
本发明涉及信息处理技术领域，尤其是涉及一种数据共享管理方法、装置、系统、电子设备及存储介质。
背景技术
随着处理器内核指令架构工作频率的升高，存储器的速度已经称为影响性能的主要因素。紧耦合内存(Tightly Coupled Memories)，是一个固定大小的静态随机存储器，紧密地耦合至处理器内核，提供与缓存相当的读写速度，相比于缓存，紧耦合内存可直接寻址，因此可以精确地控制程序代码的具体位置，有一个预设的性能提升，而不是像缓存那样是统计特性的性能提高。
由于紧耦合内存和内核紧密耦合，因此2个内核紧耦合内存之间的数据共享一般采用下一级缓存（L2 CACHE）来实现（指令/数据存放在可被L2 CACHE缓存的地址空间）；或者额外提供一个CSM（cluster shared memory）专门用于同一集群内2个处理器内核之间数据共享。
然而，对于没有用于共享的下一级缓存结构的处理器而言，处理器内核之间的共享数据只能放在不能被缓存的地址空间，通过系统总线来访问，这大大降低了核间通信的速度。
发明内容
有鉴于此，本发明的目的在于提供一种数据共享管理方法、装置、系统、设备及存储介质，以提高数据共享速度。
第一方面，本发明实施例提供了一种数据共享管理方法，应用于管理系统中的访问控制器，所述管理系统还包括与所述访问控制器分别连接的静态随机存储器、第一内核和第二内核，所述静态随机存储器中存储有共享数据；所述静态随机存储器通过地址总线与所述访问控制器连接；所述访问控制器通过第一地址线与所述第一内核连接，通过第二地址线与所述第二内核连接；所述方法包括：
接收所述第一内核的第一访问请求；所述请求内携带有第一地址信息；
将所述地址总线接通所述第一内核的第一地址线；
从所述静态随机存储器中查找与所述第一地址信息对应的第一数据；
将所述第一数据返回所述第一内核。
做为一种可实施的方式，所述访问控制器设置有与所述第一内核对应的第一控制信号、与所述第二内核对应的第二控制信号；将所述地址总线接通所述第一内核的第一地址线的同时，还包括：
将所述第二控制信号置为高电平。
做为一种可实施的方式，将所述第一数据返回所述第一内核的步骤之后，还包括：
将所述第二控制信号置为低电平，并将所述地址总线悬空。
做为一种可实施的方式，接收所述第一内核的第一访问请求的步骤之后，还包括：
接收所述第二内核的第二访问请求，所述请求中携带有第二地址信息；
向所述第二内核返回等待的提醒信息。
做为一种可实施的方式，将所述第二控制信号置为低电平，并将所述地址总线悬空的步骤之后，包括：
将所述地址总线接通所述第二内核的第二地址线，并将所述第一控制信号置为高电平；
从所述静态随机存储器中查找与所述第二地址信息对应的第二数据；
向所述第二内核返回所述第二数据。
做为一种可实施的方式，向所述第二内核返回所述第二数据的步骤之后，还包括：
将所述第一控制信号置为低电平，并将所述地址总线悬空。
本申请第二方面提供一种数据共享装置，应用于管理系统中的访问控制器，所述管理系统还包括与所述访问控制器分别连接的静态随机存储器、第一内核和第二内核，所述静态随机存储器中存储有共享数据；所述静态随机存储器通过地址总线与所述访问控制器连接；所述访问控制器通过第一地址线与所述第一内核连接，通过第二地址线与所述第二内核连接；所述装置包括：
请求接收模块，用于接收所述第一内核的第一访问请求；所述请求内携带有第一地址信息；
地址线连接模块，用于将所述地址总线接通所述第一内核的所述第一地址线；
查找模块，用于从所述静态随机存储器中查找与所述第一地址信息对应的第一数据；
数据返回模块，用于将所述第一数据返回所述第一内核。
本发明第三方面提供一种数据共享管理系统，包括用于执行如上所述方法的访问控制器，所述系统还包括与所述访问控制器分别连接的静态随机存储器、第一内核和第二内核，所述静态随机存储器中存储有共享数据；所述静态随机存储器通过地址总线与所述访问控制器连接；所述访问控制器通过第一地址线与所述第一内核连接，通过第二地址线与所述第二内核连接。
本申请第四面提供一种电子设备，所述电子设备包括处理器和存储器，所述存储器存储有能够被所述处理器执行的计算机可执行指令，所述处理器执行所述计算机可执行指令以实现如上所述的方法。
本申请第五方面提供一种存储介质，所述存储介质内存储有计算机程序，该程序被处理器执行实现如上述的方法。
本发明实施例带来了以下有益效果：本发明提供了一种数据共享管理方法、装置、系统、设备及存储介质。所述数据共享方法应用于管理系统中的访问控制器，所述管理系统还包括与所述访问控制器分别连接的静态随机存储器、第一内核和第二内核，所述静态随机存储器中存储有共享数据；所述静态随机存储器通过地址总线与所述访问控制器连接；所述访问控制器通过第一地址线与所述第一内核连接，通过第二地址线与所述第二内核连接；所述方法包括：接收所述第一内核的第一访问请求；所述请求内携带有第一地址信息；将所述地址总线接通所述第一内核的第一地址线；从所述静态随机存储器中查找与所述第一地址信息对应的第一数据；将所述第一数据返回所述第一内核。
本发明设置静态随机存储器和访问控制器，采用所述静态随机存储器通过地址总线与所述访问控制器连接；所述访问控制器通过第一地址线与所述第一内核连接，通过第二地址线与所述第二内核连接，通过地址线直接连接可以缩短访问速度，从而提高数据共享速度。并且，通过接通或断开第一地址线和第二地址线以实现导通或断开数据共享状态，可以提高数据共享的稳定性。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1提供的一种数据共享管理方法；
图2为本发明实施例2提供的另一种数据共享管理方法；
图3为本发明实施例3提供的另一种数据共享管理方法；
图4为本发明实施例提供的数据共享管理装置结构图；
图5为本发明实施例提供的电子设备组成结构图；
图6为相关技术中额外提供一个缓存专门用于2个内核之间数据共享的原理图；
图7为相关技术中没有缓存结构的处理器2个内核之间的数据共享原理图；
图8本发明实施例提供的数据共享管理系统结构示意图。
附图标记：
10-请求接收模块、20-地址线连接模块、30-查找模块、40-数据返回模块、130-处理器、131-存储器、132-访问控制器、133-静态随机存储器、134-第一内核、135-第二内核、136-地址总线、137-第一地址线、138-第二地址线、139-数据线。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了便于对本实施例进行理解，下面先对本申请设计的技术用语进行简单介绍。
CPU内核（CORE），指CPU中间的核心芯片，由单晶硅制成，用来完成所有的计算、接受/存储命令、处理数据等，是数字处理核心。
静态随机存储器（Static Random-Access Memory，SRAM），指种种存储器只要保持通电，里面存储的数据就可以恒常保持。相对之下，动态随机存储器（DRAM）里面所存储的数据就需要周期性地更新。SRAM比DRAM更为昂贵，但更为快速、低功耗（仅空闲状态），因此SRAM首选用于带宽要求高。SRAM比起DRAM更为容易控制，也便于随机访问。由于复杂的内部结构，SRAM比DRAM的占用面积更大，因而不适合用于更高储存密度低成本的用于，如PC内存、工作站、路由器以及外设。
紧耦合内存（TCM）是一个固定大小的RAM，紧密地耦合至处理器内核，提供与缓存（cache）相当的性能，相比于缓存（cache）的优点是，程序代码可以精确地控制不同类型函数、代码的储存地址。
CSM（Cluster Shared Memory），又称共享内存群集，其内部所有的处理器都有自己的处理器资源和每个处理运行一个副本操作。处理器通过交换机连接紧密耦合，处理器之间的通信通过共享内存完成。
在介绍了本申请涉及的技术用语后，接下来，对本申请实施例的应用场景和设计思想进行简单介绍。
随着处理器内核工作频率的升高，在数据处理工作中对存储器的速度要求越来越高。在相关技术中由于紧耦合内存和内核紧密耦合，为了实现数据的实时共享，通常采用设置下一级缓存(L2-CACHE)来实现共享数据的储存，或者单独提供一个共享内存群集（CSM）专门用于在2个内核之间数据共享，其原理图如图6所示。对于没有缓存结构的处理器而言，2个内核之间的共享数据只能放在不能被缓存的地址控件，通过系统总线来访问（其原理图如图7所示），这样导致2个内核之间的通信速度较慢。
基于此，本申请提供一种数据共享管理方法、装置、电子设备及存储介质，以实现双核处理器的2个内核之间的数据高速共享。
本申请提供的数据共享管理方法应用于管理系统中的访问控制器132，结合图8所示，该管理系统还包括与访问控制器132分别连接的静态随机存储器133、第一内核134和第二内核135，该静态随机存储器133中存储有共享数据；该静态随机存储器133通过地址总线与访问控制器132连接；该访问控制器132通过第一地址线137与第一内核134连接，通过第二地址线138与第二内核135连接。第一内核134与第二内核135通过数据线连接。访问控制器132内包括用于执行计算机程序的处理器130，处理器130执行计算机程序以实现如本申请实施例提供的数据共享管理方法。
实施例1
结合图1所示，本申请实施例提供一种数据共享管理方法，该方法包括如下步骤：
S110，处理器130接收所述第一内核134的第一访问请求；第一访问请求内携带有第一地址信息。
S120，处理器130将地址总线接通第一内核134的第一地址线137。
S130，处理器130从静态随机存储器133中查找与第一地址信息对应的第一数据。
S140，处理器130将第一数据返回第一内核134。
在本申请实施例中，将第一内核134和第二内核135通过数据线139连接；并且，采用直连的方式将获得访问权限的第一内核134通过第一地址线137连接至静态随机存储器133的地址总线136，将第二内核135通过第二地址线138连接至静态随机存储器133的地址总线136连接，可以缩短访问速度，从而提高数据共享速度；由于静态随机存储器133容量比较小，读写周期很短，通过设置择一导通的访问控制逻辑，可以实现在没有缓存及共享内存的情况下对具有两个内核的处理器的两内核数据共享、高速通信。
在本申请步骤S120-S140中，处理器130基于第一内核134的第一访问请求，其中，第一访问请求中携带有第一地址信息。在本申请实施例通过直连的方式将访问控制器132的地址总线136通过第一地址线137连通，并向第一内核134返回的与第一地址信息对应的第一数据。这样，可以提高数据传输速度，以实现数据共享。
做为一种可实施的方式，访问控制器132设置有与第一内核134对应的第一控制信号、与第二内核135对应的第二控制信号。处理器130将地址总线136接通第一内核134的第一地址线137的同时，还包括：将第二控制信号置为高电平。
实施例2
结合图2所示，本申请实施例提供另一种数据共享管理方法，该方法包括如下步骤：
S210，处理器130接收第一内核134的第一访问请求；第一访问请求内携带有第一地址信息。
S220，处理器130将地址总线136接通第一内核134的第一地址线137并将第二控制信号置为高电平。
S230，处理器130从静态随机存储器133中查找与第一地址信息对应的第一数据。
S240，处理器130将第一数据返回第一内核134。
S250，处理器130将第二控制信号置为低电平，并将地址总线悬空。
在本申请实施例步骤S220中在将地址总线136接通第一内核134的第一地址线137，并将第二控制信号置为高电平，从而实现仅导通第一内核134与访问控制器132的连接关系。
在步骤S240将所要共享的第一数据返回第一内核134之后，处理器130将第二控制信号置为低电平，并将地址总线136悬空。这样，在完成数据传输实现数据共享之后，将第二控制信号置为低电平，并将地址总线136悬空，从而实现地址线复位，以便于下次数据共享操作。
实施例3
结合图3所示，本申请实施例提供另一种数据共享管理方法，同样地，该方法应用于管理系统中的访问控制器132。相较于实施例1、2，区别特征在于该方法包括如下步骤：
S310，处理器130接收第一内核134的第一访问请求；第一访问请求携带有第一地址信息。
S320，处理器130接收第二内核135的第二访问请求；第二请求携带有第二地址信息。
在接收到第一访问请求之后又接收到第二访问请求的情况下，执行步骤S330向后发送访问请求的第二内核135返回等待的提醒信息。
S330，处理器130向第二内核135返回等待的提醒信息。
S340，处理器130将地址总线136接通第一内核134的第一地址线137并将第二控制信号置为高电平。
S350，处理器130从静态随机存储器133中查找与第一地址线137信息对应的第一数据。
S360，处理器130将第一数据返回第一内核134。
S370，处理器130将第二控制信号置为低电平，并将地址总线136悬空。
本申请实施例提供的数据共享管理方法，在先后接收到第一内核134和第二内核135发送的第一访问请求和第二访问请求的情况下，将在后接收到的第二访问请求搁置等待并向第二内核135返回等待的提醒信息。这样，可以实现访问控制器与第一内核134或第二内核135的择一导通。使得第一内核134和第二内核135其中一个与访问控制器132直接通过第一地址线137或第二地址线138连接，可以加快数据传输速度、并通过择一导通这样的控制逻辑，没有复杂的时许转化，进一步提升了共享数据的访问速度。
做为一种可实施的方式，将第二控制信号置为低电平，并将地址总线悬空的步骤之后，包括：
将地址总线136接通第二内核135的第二地址线138，并将第一控制信号置为高电平；
从静态随机存储器133中查找与第二地址线138信息对应的第二数据；
向第二内核135返回第二数据。
在本实施例中通过在将与第一内核134共享的第一数据返回复位后，以同样的方式，将与第二内核135的第二地址线138与访问控制器132的地址总136线连通，之后再将共享的第二数据返回第二内核135，从而实现在两个内核之间的数据共享操作。
做为一种可实施的方式，向第二内核135返回第二数据的步骤之后，还包括：
将第一控制信号置为低电平，并将地址总线136悬空。
同样地，在向第二内核135返回共享的第二数据之后同样将地址总线136悬空以实现复位操作。这样，通过接通或断开第一地址线137和第二地址线138以实现导通或断开数据共享状态，可以提高数据共享的稳定性。
结合图4所示，本申请第二方面提供一种数据共享装置，应用于管理系统中的访问控制器132，管理系统还包括与访问控制器分别连接的静态随机存储器133、第一内核134和第二内核135，静态随机存储器133中存储有共享数据；静态随机存储器133通过地址总线136与访问控制器132连接；访问控制器132通过第一地址线137与第一内核134连接，通过第二地址线138与第二内核135连接。
数据共享装置包括：请求接收模块10、地址线连接模块20、查找模块30、数据返回模块40。
请求接收模块10用于接收第一内核134的第一访问请求。
地址线连接模块20用于将地址总线136接通第一内核134的第一地址线137。
查找模块30用于从静态随机存储器133中查找与第一地址信息对应的第一数据。
数据返回模块40用于将第一数据返回第一内核134。
本申请实施例提供的数据共享装置通过请求接收模块10、地址线连接模块20、查找模块30、数据返回模块40之间的协同作用，以实现双内核的数据共享。
本申请实施例第三方面提供一种数据共享管理系统，结合图8所示，该系统包括用于执行如上述方法的访问控制器132，该系统还包括与访问控制器132分别连接的静态随机存储器133、第一内核134和第二内核135。
静态随机存储器133中存储有共享数据；静态随机存储器133通过地址总线136与访问控制器132连接。
访问控制器132通过第一地址线137与第一内核134连接，通过第二地址线138与第二内核135连接。
结合图5所示，本申请实施例第四方面提供一种电子设备，该电子设备包括处理器130和存储器131，存储器存131存储有能够被处理器130执行的计算机可执行指令，处理器130执行计算机可执行指令以实现上述的方法。
本申请第五方面提供一种存储介质，该存储介质内存储有计算机程序，该程序被处理器130执行实现上述的方法。具体实现可参见方法实施例，在此不再赘述。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
最后应说明的是：以上实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (9)
1.一种数据共享管理方法，其特征在于，应用于管理系统中的访问控制器，所述管理系统还包括与所述访问控制器分别连接的静态随机存储器、第一内核和第二内核，所述静态随机存储器中存储有共享数据；所述静态随机存储器通过地址总线与所述访问控制器连接；所述访问控制器设置有与所述第一内核对应的第一控制信号、与所述第二内核对应的第二控制信号；所述访问控制器通过第一地址线与所述第一内核连接，通过第二地址线与所述第二内核连接；所述第一内核与所述第二内核通过数据线连接，所述方法包括：
接收所述第一内核的第一访问请求；所述第一访问请求内携带有第一地址信息；
将所述地址总线接通所述第一内核的第一地址线并将所述第二控制信号置为高电平；
从所述静态随机存储器中查找与所述第一地址信息对应的第一数据；
将所述第一数据返回所述第一内核。
2.根据权利要求1所述的方法，其特征在于，将所述第一数据返回所述第一内核的步骤之后，还包括：
将所述第二控制信号置为低电平，并将所述地址总线悬空。
3.根据权利要求2所述的方法，其特征在于，接收所述第一内核的第一访问请求的步骤之后，还包括：
接收所述第二内核的第二访问请求，所述第二访问请求内携带有第二地址信息；
向所述第二内核返回等待的提醒信息。
4.根据权利要求3所述的方法，其特征在于，将所述第二控制信号置为低电平，并将所述地址总线悬空的步骤之后，包括：
将所述地址总线接通所述第二内核的第二地址线，并将所述第一控制信号置为高电平；
从所述静态随机存储器中查找与所述第二地址信息对应的第二数据；
向所述第二内核返回所述第二数据。
5.根据权利要求4所述的方法，其特征在于，向所述第二内核返回所述第二数据的步骤之后，还包括：
将所述第一控制信号置为低电平，并将所述地址总线悬空。
6.一种数据共享装置，其特征在于，应用于管理系统中的访问控制器，所述管理系统还包括与所述访问控制器分别连接的静态随机存储器、第一内核和第二内核，所述静态随机存储器中存储有共享数据；所述静态随机存储器通过地址总线与所述访问控制器连接；所述访问控制器设置有与所述第一内核对应的第一控制信号、与所述第二内核对应的第二控制信号；所述访问控制器通过第一地址线与所述第一内核连接，通过第二地址线与所述第二内核连接；所述第一内核与所述第二内核通过数据线连接，所述装置包括：
请求接收模块，用于接收所述第一内核的第一访问请求；所述第一访问请求内携带有第一地址信息；
地址线连接模块，用于将所述地址总线接通所述第一内核的所述第一地址线并将所述第二控制信号置为高电平；
查找模块，用于从所述静态随机存储器中查找与所述第一地址信息对应的第一数据；
数据返回模块，用于将所述第一数据返回所述第一内核。
7.一种数据共享管理系统，其特征在于，包括用于执行如权利要求1-5任一项所述方法的访问控制器，所述系统还包括与所述访问控制器分别连接的静态随机存储器、第一内核和第二内核，所述静态随机存储器中存储有共享数据；所述静态随机存储器通过地址总线与所述访问控制器连接；所述访问控制器通过第一地址线与所述第一内核连接，通过第二地址线与所述第二内核连接。
8.一种电子设备，其特征在于，所述电子设备包括处理器和存储器，所述存储器存储有能够被所述处理器执行的计算机可执行指令，所述处理器执行所述计算机可执行指令以实现如权利要求1-5任一项所述的方法。
9.一种存储介质，所述存储介质内存储有计算机程序，其特征在于，该程序被处理器执行实现如权利要求1-5任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211687999.2A CN115658560B (zh) | 2022-12-28 | 2022-12-28 | 一种数据共享管理方法、装置、系统、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211687999.2A CN115658560B (zh) | 2022-12-28 | 2022-12-28 | 一种数据共享管理方法、装置、系统、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115658560A CN115658560A (zh) | 2023-01-31 |
| CN115658560B true CN115658560B (zh) | 2023-03-14 |
Family
ID=85022481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211687999.2A Active CN115658560B (zh) | 2022-12-28 | 2022-12-28 | 一种数据共享管理方法、装置、系统、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115658560B (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6950910B2 (en) * | 2001-11-08 | 2005-09-27 | Freescale Semiconductor, Inc. | Mobile wireless communication device architectures and methods therefor |
| JP2011221931A (ja) * | 2010-04-14 | 2011-11-04 | Renesas Electronics Corp | データプロセッサ |
| CN110738015B (zh) * | 2019-09-10 | 2020-07-07 | 广东高云半导体科技股份有限公司 | 片上系统及其fpga内核信息处理方法 |
| CN111124664B (zh) * | 2019-11-22 | 2023-12-08 | 华为技术有限公司 | 第一操作系统访问第二操作系统资源的方法和装置 |
| CN112882986B (zh) * | 2021-03-12 | 2023-07-18 | 中国人民解放军国防科技大学 | 一种带有超节点以及超节点控制器的众核处理器的应用方法 |
| CN113741256A (zh) * | 2021-08-24 | 2021-12-03 | 浙江杭可科技股份有限公司 | 一种基于dsp内核和fpga内核的双核数字式控制板 |
-
2022
- 2022-12-28 CN CN202211687999.2A patent/CN115658560B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN115658560A (zh) | 2023-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6918012B2 (en) | Streamlined cache coherency protocol system and method for a multiple processor single chip device | |
| CN114020655A (zh) | 一种内存扩展方法、装置、设备及存储介质 | |
| US9471532B2 (en) | Remote core operations in a multi-core computer | |
| CN113110916B (zh) | 一种虚拟机数据读写方法、装置、设备及介质 | |
| WO2010117528A2 (en) | Opportunistic improvement of mmio request handling based on target reporting of space requirements | |
| US20180373634A1 (en) | Processing Node, Computer System, and Transaction Conflict Detection Method | |
| CN118113631B (zh) | 一种数据处理系统、方法、设备、介质及计算机程序产品 | |
| WO2021213209A1 (zh) | 数据处理方法及装置、异构系统 | |
| CA3129982A1 (en) | Method and system for accessing distributed block storage system in kernel mode | |
| CN114625762A (zh) | 一种元数据获取方法、网络设备及系统 | |
| CN116414735A (zh) | 数据存储方法、系统、存储访问配置方法及相关设备 | |
| WO2021061445A1 (en) | Multi-core interconnection bus, inter-core communication method, and multi-core processor | |
| US8127110B2 (en) | Method, system, and medium for providing interprocessor data communication | |
| US6965972B2 (en) | Real time emulation of coherence directories using global sparse directories | |
| CN115658560B (zh) | 一种数据共享管理方法、装置、系统、电子设备及存储介质 | |
| CN115495433A (zh) | 一种分布式存储系统、数据迁移方法及存储装置 | |
| WO2021061374A1 (en) | Multi-core processor and inter-core data forwarding method | |
| CN116010293B (zh) | 数据请求处理电路、方法及其缓存电路和处理器 | |
| CN107193989B (zh) | 一种nas集群缓存处理方法和系统 | |
| CN116962259B (zh) | 一种基于监听-目录两层协议的一致性处理方法及系统 | |
| CN118606079B (zh) | 一种基于socket接口的通信方法和系统 | |
| KR100652690B1 (ko) | 이동 통신 단말기의 멀티 프로세서 장치 | |
| CN112612726B (zh) | 基于缓存一致性的数据存储方法、装置、处理芯片及服务器 | |
| CN116257467A (zh) | Mcm-gpu自适应末级高速缓存结构及其缓存切换方法 | |
| WO2021196160A1 (zh) | 一种数据存储管理装置及处理核 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240605 Address after: 100000 106A, Floor 1, B-1, Zhongguancun Dongsheng Science Park, 66 Xixiaokou Road, Haidian District, Northern Territory, Beijing Patentee after: ZIGUANG TONGXIN MICROELECTRONICS CO.,LTD. Country or region after: China Address before: No. 1511-06, 15 / F, block D, Tsinghua Tongfang science and technology building, No. 1 courtyard, Wangzhuang Road, Haidian District, Beijing 100083 Patentee before: Beijing Ziguang Xinneng Technology Co.,Ltd. Country or region before: China |