CN115622561A - 一种桥接电容阵列的校准电路和校准方法 - Google Patents

Abstract

本发明涉及一种桥接电容阵列的校准电路和校准方法，包括比较器、P端电容阵列、N端电容阵列，P端电容阵列包括高段位电容阵列、低段位电容阵列、桥接电容、校准电容阵列；高段位电容阵列包括待校准电容，桥接电容的第一端与待校准电容的第一端相连，桥接电容的第二端与低段位电容阵列中电容的第一端相连；待校准电容的第二端连接参考电压，低段位电容阵列中电容的第二端连接参考电压；校准电容阵列中电容的第一端和低段位电容阵列中电容的第一端相连，校准电容阵列中电容的第二端连接参考电压或为高阻态。本发明改善了桥接电容阵列中由于寄生电容和工艺偏差带来的电容电位转换时的权重误差。

Description

一种桥接电容阵列的校准电路和校准方法

技术领域

本发明涉及逐次逼近模数转换器技术领域，特别涉及一种桥接电容阵列的校准电路和校准方法。

背景技术

模数转换器（ADC）将模拟电信号转换为数字信号，以便于处理和计算，相较于其他结构的模数转换器，逐次逼近型模数转换器（successive approximation analog-to-digital converter ,SAR ADC）具有良好的速度和精度，越来越受到设计者青睐。

桥接电容阵列广泛应用于逐次逼近型模数转换器中，在模数转换器转换过程中，需要通过切换电容极板的电位完成电荷重分配，从而改变比较器输入端的电位。相邻位数电容切换电位时产生的比较器输入端电压变化值需要精确的两倍关系，该两倍关系的线性度决定了模数转换器的性能，桥接电容阵列由于寄生电容和工艺偏差的存在，往往需要对电容进行校准才能实现电位切换时达到两倍线性度。

通常在校准时是靠高位电容与低于其位数的所有低位电容往相反方向翻转得到它们的权重差值，然后再通过校准电路去量化并弥补这个权重差值。但是高位电容所需的校准范围会因为桥接电容的误差而变大。比如，高段位电容阵列中最低位电容需要将其权重校准为与低段位电容阵列的权重一致，加入权重偏差dw=dw1+dw2，其中dw1表示高段位电容阵列中最低位电容本身的失配导致的权重变化，dw2表示为桥接电容和低段位电容阵列非理想因素引起的偏差，那么在校准高段位电容阵列中次低位电容时，由于要把次低位电容权重调整为最低位电容的2倍，所以次低位电容的dw除了本身失配影响外，还要加上2*dw2，因此加大了后续高位电容的校准范围，依此类推，后续高位电容所要额外校准的权重位4*dw2，8*dw2等。

发明内容

本发明的目的在于改善桥接电容阵列中由于寄生电容和工艺偏差带来的电容电位转换时的权重误差，使得相邻电容在电位转换时的权重呈现精确的两倍线性关系。提供一种桥接电容阵列的校准电路和校准方法。

为了实现上述发明目的，本发明实施例提供了以下技术方案：

一种桥接电容阵列的校准电路，包括比较器、P端电容阵列、N端电容阵列，P端电容阵列和N端电容阵列分别与比较器的第一输入端和第二输入端相连，

P端电容阵列包括高段位电容阵列、低段位电容阵列、桥接电容、校准电容阵列，N端电容阵列的结构与P端电容阵列的结构相同；

所述高段位电容阵列中的电容包括待校准电容，其中，所述桥接电容的第一端与所述待校准电容的第一端相连，所述桥接电容的第二端与所述低段位电容阵列中电容的第一端相连；

所述待校准电容的第二端连接第一参考电压电位或第二参考电压电位，所述低段位电容阵列中电容的第二端连接第一参考电压电位或第二参考电压电位；

所述校准电容阵列中电容的第一端与所述低段位电容阵列中电容的第一端相连，所述校准电容阵列中电容的第二端连接第一参考电压电位或第二参考电压电位，或为高阻态。

更进一步地，所述待校准电容为高段位电容阵列中与所述桥接电容相邻的电容。

更进一步地，所述P端电容阵列还包括固定电容CT，所述固定电容CT的第一端与低段位电容阵列中电容的第一端相连，所述固定电容CT的第二端连接地电位。

更进一步地，所述高段位电容阵列中的电容的第一端通过开关与共模电压VCM相连。

更进一步地，所述校准电容阵列中电容的第一端还连接第一参考电压电位或第二参考电压电位，或为高阻态。

一种桥接电容阵列的校准方法，应用所述方法的校准电路包括比较器、P端电容阵列、N端电容阵列，P端电容阵列和N端电容阵列分别与比较器的第一输入端和第二输入端相连，包括以下步骤：

步骤1，将P端电容阵列中高段位电容阵列中的待校准电容由第一参考电压电位转换为第二参考电压电位，将P端电容阵列中低段位电容阵列中的电容由第二参考电压电位转换为第一参考电压电位，此时P端电容阵列中待校准电容产生第一电压差，P端电容阵列中低段位电容阵列中的电容产生第二电压差；

同时，将N端电容阵列中高段位电容阵列中的待校准电容由第二参考电压电位转换为第一参考电压电位，将N端电容阵列中低段位电容阵列中的电容由第一参考电压电位转换为第二参考电压电位，此时N端电容阵列中待校准电容产生第三电压差，N端电容阵列中低段位电容阵列中的电容产生第四电压差；

步骤2，判断第一电压差的绝对值与第三电压差的绝对值的和与第二电压差的绝对值和第四电压差的绝对值的和是否相等，若不相等，则执行步骤3；

步骤3，调整P端电容阵列和N端电容阵列中校准电容阵列在低段位电容阵列处提供的电荷，并重复步骤1、步骤2，以改变第二电压差和第四电压差，直至第一电压差的绝对值与第三电压差的绝对值的和与第二电压差的绝对值和第四电压差的绝对值的和相等。

更进一步地，在执行所述步骤1之前，还包括采样步骤：

将P端电容阵列的第一端和N端电容阵列的第一端分别与共模电压VCM连接，使得P端电容阵列的第一端的电压V_P1为VCM，N端电容阵列的第一端的电压V_N1为VCM。

更进一步地，所述步骤2具体包括以下步骤：

若第一参考电压电位小于第二参考电压电位，则：

P端电容阵列中产生的第一电压差|dv1|和第二电压差|dv2|使P端电容阵列的第一端的电压变化为V_P1`=VCM+|dv1|-|dv2|；

N端电容阵列中产生的第三电压差|dv3|和第四电压差|dv4|使N端电容阵列的第一端的电压变化为V_N1`=VCM-|dv3|+|dv4|；

若第一参考电压电位大于第二参考电压电位，则：

P端电容阵列中产生的第一电压差|dv1|和第二电压差|dv2|使P端电容阵列的第一端的电压变化为V_P1`=VCM-|dv1|+|dv2|；

N端电容阵列中产生的第三电压差|dv3|和第四电压差|dv4|使N端电容阵列的第一端的电压变化为V_N1`=VCM+|dv3|-|dv4|；

比较器通过与P端电容阵列的第一端和N端电容阵列的第一端相连，计算V_P1`与V_N1`的大小，从而判断第一电压差的绝对值与第三电压差的绝对值的和与第二电压差的绝对值和第四电压差的绝对值的和是否相等。

更进一步地，在执行所述步骤1之前，还包括预充电步骤：

控制P端电容阵列中高段位电容阵列中待校准电容的第一端、低段位电容阵列中电容的第一端、校准电容阵列中电容的第一端均连接至第二参考电压电位，控制P端电容阵列中高段位电容阵列中待校准电容的第二端连接第一参考电压电位，控制P端电容阵列中低段位电容阵列中电容的第二端、校准电容阵列中电容的第二端连接第二参考电压电位；

控制N端电容阵列中高段位电容阵列中待校准电容的第一端、低段位电容阵列中电容的第一端、校准电容阵列中电容的第一端均连接至第一参考电压电位，控制N端电容阵列中高段位电容阵列中待校准电容的第二端连接第二参考电压电位，控制P端电容阵列中低段位电容阵列中电容的第二端、校准电容阵列中电容的第二端连接第一参考电压电位。

更进一步地，在执行所述步骤3中重复步骤1之前，还包括预充电步骤：

控制P端电容阵列中高段位电容阵列中待校准电容的第一端、低段位电容阵列中电容的第一端、校准电容阵列中电容的第一端均连接至第二参考电压电位，控制P端电容阵列中高段位电容阵列中待校准电容的第二端连接第一参考电压电位，控制P端电容阵列中低段位电容阵列中电容的第二端连接第二参考电压电位；

控制P端电容阵列中校准电容阵列中向低段位电容阵列处提供电荷的电容的第二端，连接第一参考电压电位和第二参考电压电位中电位较低的参考电压电位；控制P端电容阵列中校准电容阵列中不向低段位电容阵列处提供电荷的电容的第二端，连接第二参考电压电位；

控制N端电容阵列中高段位电容阵列中待校准电容的第一端、低段位电容阵列中电容的第一端、校准电容阵列中电容的第一端均连接至第一参考电压电位，控制N端电容阵列中高段位电容阵列中待校准电容的第二端连接第二参考电压电位，控制N端电容阵列中低段位电容阵列中电容的第二端连接第一参考电压电位；

控制N端电容阵列中校准电容阵列中向低段位电容阵列处提供电荷的电容的第二端，连接第一参考电压电位和第二参考电压电位中电位较低的参考电压电位；控制N端电容阵列中校准电容阵列中不向低段位电容阵列处提供电荷的电容的第二端，连接第一参考电压电位。

更进一步地，应用所述方法的校准电路还包括固定电容CT，所述固定电容CT的第一端与低段位电容阵列中电容的第一端相连，所述固定电容CT的第二端连接地电位，其特征在于：在步骤1之前，还包括步骤：

根据桥接电容及其寄生电容的容值，确定固定电容CT的容值，使得校准电容阵列不向低段位电容阵列处提供电荷时，校准评判值D大于等于1，所述校准评判值D为：

其中，Cs表示桥接电容的容值，Cs_par表示桥接电容的寄生电容的容值，C_N+1表示高段位电容阵列中待校准电容的容值；

其中，C_{total_P2_conv}表示低段位电容阵列中电容的总容值；

其中，Cpar表示固定电容的寄生电容的容值，CT表示固定电容的容值，Ctrim表示校准电容阵列中提供电荷的电容的容值。

更进一步地，在所述步骤3中调整P端电容阵列和N端电容阵列中校准电容阵列在低段位电容阵列处提供的电荷时，选择逐次增加校准电容中电容的接入容值，或采用二分法调整校准电容阵列中电容的接入容值。

与现有技术相比，本发明的有益效果：

（1）本发明通过调整低段位阵列处的总容值来调整低段位阵列总权重，使得高段位电容阵列的权重与低段位电位阵列总权重相等，避免在高段位电容阵列的最低位电容上去做权重调整，从而避免了高段位电容阵列中所有电容都需要对低段位电容阵列总权重的偏差做成倍的权重调整。

（2）本发明通过调整桥接电容、寄生电容以及低段位电容阵列的总容值来校准低段位电容阵列与高段位电容阵列中最低位电容的线性度，减小了高段位电容阵列所有电容的校准范围，从而减小了高段位电容阵列校准电路的面积。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例P端电容阵列的结构示意图；

图2为本发明实施例未接入校准电容阵列时采样步骤和预充电步骤时的电路原理图；

图3为本发明实施例未接入校准电容阵列时预充电步骤结束时的电路原理图；

图4为本发明实施例未接入校准电容阵列时转换阶段的电路原理图；

图5为本发明实施例接入电容Cu3时采样步骤和预充电步骤时的电路原理图；

图6为本发明实施例接入电容Cu3时预充电步骤结束时的电路原理图；

图7为本发明实施例接入电容Cu3时转换阶段的电路原理图。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性，或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

本发明通过下述技术方案实现，一种桥接电容阵列的校准电路，如图2所示，包括比较器、P端电容阵列、N端电容阵列。在一个实施例中，P端电容阵列与N端电容阵列的结构相同，且P端电容阵列与比较器的第一输入端相连，N端电容阵列与比较器的第二输入端相连。容易理解的，所述比较器的第一输入端为正向输入端时，第二输入端为反向输入端；或者比较器的第一输入端为反向输入端时，第一输入端为正向输入端。

请参见图1，以P端电容阵列的结构为例进行介绍，P端电容阵列有第一端P1和第二端P2，第一端P1连接至比较器的第一输入端，第一端P1与第二端P2之间有高段位电容阵列、桥接电容、低段位电容阵列、校准电容阵列，所述高段位电容阵列中包括待校准电容。

其中，所述桥接电容的第一端与所述待校准电容的第一端相连，桥接电容的第一端还与P端电容阵列的第一端P1相连，所述桥接电容的第二端与所述低段位电容阵列中电容的第一端相连。所述待校准电容的第二端连接第一参考电压电位或第二参考电压电位，所述低段位电容阵列中电容的第二端连接第一参考电压电位或第二参考电压电位。所述校准电容阵列中电容的第一端与所述低段位电容阵列中的第一端相连，所述校准电容阵列中电容的第二端连接第一参考电压电位或第二参考电压电位，或为高阻态。

容易理解的，在一个实施例中，第一参考电压电位与第二参考电压电位不相等，若第一参考电压电位大于第二参考电压电位，则第一参考电压电位是参考电压正端REFP，第二参考电压电位是参考电压负端REFN；若第一参考电压电位小于第二参考电压电位，则第一参考电压电位是参考电压负端REFN，第二参考电压电位是参考电压正端REFP。

请继续参见图1，所述P端电容阵列还包括固定电容CT，所述固定电容CT的第一端与低段位电容阵列中电容的第一端相连，所述固定电容CT的第二端连接地电位。

因桥接电容和固定电容自身存在寄生电容的特性，所述桥接电容Cs内部有第一寄生电容Cs_par，第一寄生电容Cs_par的等效连接关系为与桥接电容Cs并联。所述固定电容CT内部有第二寄生电容Cpar，第二寄生电容Cpar等效成其第一端与低段位电容阵列中电容的第一端相连，其第二端连接地电位。

所述P端电容阵列的第一端P1通过开关与共模电压VCM相连。同理，所述N端电容阵列也有第一端N1和第二端N2，N端电容阵列的第一端N1通过开关与共模电压VCM相连，其余结构与P端电容阵列相同，此处不再赘述。

由于本方案可以对高段位电容阵列中的各个电容单独进行校准，且从高段位电容阵列中最低位电容依次开始校准，因此本实施例所述待校准电容为高段位电容阵列中与所述桥接电容相邻的电容，请参见图1或图2，所述待校准电容为C6，是高段位电容阵列中的最低位电容，且各附图中仅示出待校准电容C6。

在本实施例中，请参见图1或图2，所述低段位电容阵列中的电容包括C0R、C0、C1、C2、C3、C4、C5，高段位电容阵列中的电容包括C6，在理想情况下，由低段位电容阵列和高段位电容阵列组成的桥接电容阵列中的高位电容容值是相邻低位电容容值的2倍，比如2C0=C1，2C1=C2，2C2=C3，2C3=C4，2C4=C5，在低段位电容阵列中还加入了电容C0R，且C0R=C0。且低段位电容阵列中所有电容的权重与高段位电容阵列中被校准电容C6的权重相等，这样就能在理想状态下使低段位电容阵列的权重等于高段位电容阵列中最低位电容C6的权重。

实际上，作为其他的实施方式，高位电容容值也可以是相邻低位电容容值的3倍、4倍等，故不限于2倍关系。且低段位电容阵列中电容的数量也不限于本实施例列举出的6个电容。

实际情况中，因寄生电容和工艺偏差，本校准电路通过连接的固定电容等将未校准之前的低段位电容阵列中电容的总权重设置得高于被校准电容C6的权重，所以需要在低段位电容阵列处接入校准电容阵列以校准权重关系，使低段位电容阵列加上接入的校准电容阵列的电容的总权重能趋近于被校准电容的权重。

当低段位电容阵列包括N+1个电容时，低段位电容阵列的总容值为：

其中，C0=C0R，C_{total_P2_conv}表示低段位电容阵列的总容值。

校准电容阵列Ctrim包括至少一个电容，若包含多个电容时，高位电容的容值是相邻低位电容容值的2倍，同样，在实际情况中，校准电容阵列中高位电容的容值也可以是相邻低位电容容值的3倍、4倍等。

作为举例，若校准电容阵列中高位电容的容值是相邻低位电容容值的2倍时，校准电容阵列Ctrim为选择性接入4Cu3/2Cu3/Cu3电容阵列，对应校准位有3bit，若trim code为110则说明4Cu3与2Cu3接入，Cu3不接入，Ctrim=6Cu3。但Ctrim实际要接入多少，需要在后续的校准环节中确定。

所述校准电容阵列中电容的第二端分别设置两个开关，其中通过第一个开关与参考电压正端REFP连接，通过第二个开关与参考电压负端REFN连接，当两个开关都断开时，电容处于高阻态。

在一个实施例中，校准电容阵列中电容连接的开关由PMOS管或NMOS管实现。更进一步地，连接参考电压正端REFP的开关通过PMOS管实现，连接参考电压负端REFN的开关通过NMOS管实现。

在后续预充电步骤中，P2、A1P、A2P、A3P端电压小于参考电压正端REFP且大于参考电压负端REFN，这样保证了A1P、A2P、A3P端的PMOS管和NMOS管不存在寄生二极管的漏电的情况 ；N侧同理。因为在后续转换阶段时校准电容阵列中未接入的高阻态电容在采样阶段也进行了预充电，若高阻点电压高于参考电压正端REFP，会导致PMOS管发生寄生二极管漏电；若高阻点电压低于参考电压负端REFN，也会导致NMOS管发生寄生二极管漏电。因此高阻点电压小于参考电压正端REFP且大于参考电压负端REFN能防止在校准过程以及正常转换过程中，高阻点电压不发生变化，进而使得P1点和N1点的电压不受寄生二极管漏电的影响，保证校准以及正常转换过程也不受影响。

基于上述校准电路，本方案还提出一种桥接电容阵列的校准方法，作为一种可实施方式，假设第一参考电压电位小于第二参考电压电位，即第一参考电压电位为参考电压负端REFN，第二参考电压电位为参考电压正端REFP。所述校准方法包括以下步骤：

步骤0-1，请参见图2，采样步骤：将P端电容阵列的第一端P1和N端电容阵列的第一端N1分别通过开关与共模电压VCM连接。

请继续参见图2，预充电步骤：控制P端电容阵列中高段位电容阵列中待校准电容C6的第一端、低段位电容阵列中电容C5～C0R的第一端、校准电容阵列Ctrim中电容的第一端均连接至参考电压正端REFP，控制P端电容阵列中高段位电容阵列中待校准电容C6的第二端连接参考电压负端REFN，控制P端电容阵列中低段位电容阵列中电容C5～C0R的第二端、校准电容阵列Ctrim中电容的第二端连接参考电压正端REFP；

控制N端电容阵列中高段位电容阵列中待校准电容C6的第一端、低段位电容阵列中电容C5～C0R的第一端、校准电容阵列Ctrim中电容的第一端均连接至参考电压负端REFN，控制N端电容阵列中高段位电容阵列中待校准电容C6的第二端连接参考电压正端REFP，控制P端电容阵列中低段位电容阵列中电容C5～C0R的第二端、校准电容阵列Ctrim中电容的第二端连接参考电压负端REFN。

上述所述采样步骤和预充电步骤，可以同时进行，但预充电步骤需要在采样步骤结束之前结束。

步骤0-2，请参见图3，保持采样，预充电结束：控制P端电容阵列中高段位电容阵列中待校准电容C6的第一端、低段位电容阵列中电容C5～C0R的第一端、校准电容阵列Ctrim中电容的第一端均断开与参考电压正端REFP的连接，控制P端电容阵列中校准电容阵列Ctrim中电容的第二端断开与参考电压正端REFP的连接；

控制N端电容阵列中高段位电容阵列中待校准电容C6的第一端、低段位电容阵列中电容C5～C0R的第一端、校准电容阵列Ctrim中电容的第一端均断开与参考电压负端REFN的连接，控制N端电容阵列中校准电容阵列Ctrim中电容的第二端断开与参考电压负端REFN的连接。

由于本次是对待校准电容C6进行的第一次校准过程，所以控制校准电容阵列Ctrim中所有的电容都处于高阻态，表示不接入校准电容阵列Ctrim中的任何电容，目的是判断未校准状态下，高段位电容阵列与低段位电容阵列的权重关系。

步骤1，请参见图4，采样结束，转换阶段：预充电结束后，采样结束，P端电容阵列的第一端P1和N端电容阵列的第一端N1分别通过开关断开与共模电压VCM的连接，此时P端电容阵列的第一端P1的电压V_P1=VCM，N端电容阵列的第一端N1的电压V_N1=VCM。

将P端电容阵列中高段位电容阵列中的待校准电容C6由参考电压负端REFN转换为参考电压正端REFP，将P端电容阵列中低段位电容阵列中的电容C5～C0R由参考电压正端REFP转换为参考电压负端REFN，此时P端电容阵列中待校准电容C6会在第一端P1处产生第一电压差dv1使第一端P1处的电压被抬高，P端电容阵列中低段位电容阵列中的电容C5～C0R会在第一端P1处产生第二电压差dv2使第一端P1处的电压被降低。

同时，将N端电容阵列中高段位电容阵列中的待校准电容C6由参考电压正端REFP转换为参考电压负端REFN，将N端电容阵列中低段位电容阵列中的电容C5～C0R由参考电压负端REFN转换为参考电压正端REFP，此时N端电容阵列中待校准电容C6会在第一端N1处产生第三电压差dv3使第一端P1处的电压被降低，N端电容阵列中低段位电容阵列中的电容C5～C0R会在第一端N1处产生第四电压差dv4使第一端P1处的电压被抬高。

步骤2，判断第一电压差的绝对值与第三电压差的绝对值的和与第二电压差的绝对值和第四电压差的绝对值的和是否相等，若不相等，则执行步骤3。

由于寄生电容和工艺偏差会带来的电容电位转换时的权重误差，因此在未接入桥接电容阵列Ctrim时，第一电压差的绝对值|dv1|与第三电压差的绝对值|dv3|的和与第二电压差的绝对值|dv2|和第四电压差的绝对值|dv4|的和是不相等的，即|dv1|+|dv3|≠|dv2|+|dv4|，具体原因为：

请参见图1，校准电路还包括固定电容CT，所述固定电容CT的第一端与低段位电容阵列中电容C5～C0R的第一端相连，所述固定电容CT的第二端连接地电位，在执行步骤0-1之前，需要确定固定电容CT的容值，因此还包括步骤：

根据桥接电容Cs及其寄生电容Cs_par的容值，确定固定电容CT的容值，使得校准电容阵列Ctrim不向低段位电容阵列处提供电荷时，校准评判值D大于等于1，也就是说低段位电容阵列中电容C5～C0R的权重大于待校准电容C6的权重，所述校准评判值D为：

其中，Cs表示桥接电容的容值，Cs_par表示桥接电容的寄生电容的容值，C_N+1表示高段位电容阵列中待校准电容的容值；

其中，C_{total_P2_conv}表示低段位电容阵列中电容的总容值；

其中，Cpar表示固定电容的寄生电容的容值，CT表示固定电容的容值，Ctrim表示校准电容阵列中提供电荷的电容的容值。

在待校准电容和低段位电容阵列的电位转换之前，P端电容阵列的第一端P1处的电压为VCM，电位转换之后，待校准电容在第一端P1处产生的第一电压差为|dv1|，低段位电容阵列在第一端P1处产生的第二电压差为|dv2|，又因第一电压差dv1为正值使第一端P1的电压VCM抬高，第二电压差dv2为负值使第一端P1的电压VCM降低，因此第一端P1的电压变化为V_P1`=VCM+|dv1|-|dv2|。

同理，在待校准电容和低段位电容阵列的电位转换之前，N端电容阵列的第一端N1处的电压为VCM，电位转换之后，待校准电容在第一端N1处产生的第三电压差为|dv3|，低段位电容阵列在第一端N1处产生的第四电压差为|dv4|，又因第三电压差dv3为负值使第一端N1的电压VCM降低，第二电压差dv4为正值使第一端N1的电压VCM抬高，因此第一端N1的电压变化为V_N1`=VCM-|dv3|+|dv4|。

在理想状态下，P端电容阵列的高段位电容阵列中待校准电容进行电位转换后产生的电压差与N端电容阵列的高段位电容阵列中待校准电容进行电位转换后产生的电压差的和，要与P端电容阵列的低段位电容阵列中电容进行电位转换后产生的电压差与N端电容阵列的低段位电容阵列中电容进行电位转换后产生的电压差的和相等，这种理想状态下称为高段位电容阵列的权重与低段位电容阵列的权重相等。

在一个实施方式中，在判断权重是否相等时，请参见图4，比较器的反向输入端与P端电容阵列的第一端P1相连，比较器的正向输入端与N端电容阵列的第一端N1相连，比较器将V_P1`与V_N1`的值进行放大处理后，通过输出端VOP、VON输出的值可以计算V_P1`与V_N1`的大小，从而判断第一电压差的绝对值与第三电压差的绝对值的和与第二电压差的绝对值和第四电压差的绝对值的和是否相等。

V_P1`-V_N1`=(|dv1|-|dv2|)-(|dv4|-|dv3|)=(|dv1|+|dv3|)-(|dv2|+|dv4|)

其中，|dv1|+|dv3|是P端电容阵列与N端电容阵列中待校准电容C6的总权重，|dv4|+|dv2|是P端电容阵列与N端电容阵列中电容C5~C0R的总权重。

当V_P1`-V_N1`>0时，说明电容C6权重大于电容C5~C0R权重，此时比较器反相输入端P1>正向输入端N1，会观察到VOP<VON。当V_P1`-V_N1`<0时，说明电容C6权重小于电容C5~C0R权重，此时比较器反相输入端P1<正向输入端N1，会观察到VOP>VON。

步骤3，调整P端电容阵列和N端电容阵列中校准电容阵列在低段位电容阵列处提供的电荷，并重复步骤1、步骤2，以改变第二电压差和第四电压差，直至第一电压差的绝对值与第三电压差的绝对值的和与第二电压差的绝对值和第四电压差的绝对值的和相等。

在步骤2中得出V_P1`与V_N1`不相等的结论后，步骤2开始对待校准电容C6进行第二次以及多次的校准过程，每一次校准过程中，通过调整P端电容阵列和N端电容阵列中校准电容阵列在低段位电容阵列处提供的电荷，来改变第二电压差和第四电压差，使V_P1`与V_N1`不断趋近，且校准评判值D不断减小。

在一个实施例中，通过逐次增加校准电容中电容的接入容值，或采用二分法调整校准电容阵列中电容的接入容值的方式，来调整P端电容阵列和N端电容阵列中校准电容阵列在低段位电容阵列处提供的电荷。

在本实施例中，选择逐次增加校准电容中电容的接入容值的方式，即先接入校准电容阵列中最低位电容Cu3，每一次接入校准电容阵列中的电容时，都需要重复采样步骤和预充电步骤，具体为：

请参见图5，采样步骤：将P端电容阵列的第一端P1和N端电容阵列的第一端N1分别通过开关与共模电压VCM连接。

请继续参见图5，预充电步骤：控制P端电容阵列中高段位电容阵列中待校准电容C6的第一端、低段位电容阵列中电容C5～C0R的第一端、校准电容阵列Ctrim中电容的第一端均连接至参考电压正端REFP，控制P端电容阵列中高段位电容阵列中待校准电容C6的第二端连接参考电压负端REFN，控制P端电容阵列中低段位电容阵列中电容C5～C0R的第二端连接参考电压正端REFP；

控制P端电容阵列中校准电容阵列Ctrim中向低段位电容阵列处提供电荷的电容Cu3的第二端，连接第一参考电压电位和第二参考电压电位中电位较低的参考电压电位，即连接参考电压负端REFN；控制P端电容阵列中校准电容阵列Ctrim中不向低段位电容阵列处提供电荷的电容2Cu3、4Cu3的第二端，连接参考电压正端REFP；

控制N端电容阵列中高段位电容阵列中待校准电容C6的第一端、低段位电容阵列中电容C5～C0R的第一端、校准电容阵列Ctrim中电容的第一端均连接至参考电压负端REFN，控制N端电容阵列中高段位电容阵列中待校准电容C6的第二端连接参考电压正端REFP，控制N端电容阵列中低段位电容阵列中电容C5～C0R的第二端连接参考电压负端REFN；

控制N端电容阵列中校准电容阵列Ctrim中向低段位电容阵列处提供电荷的电容Cu3的第二端，连接第一参考电压电位和第二参考电压电位中电位较低的参考电压电位，即连接参考电压负端REFN；控制N端电容阵列中校准电容阵列Ctrim中不向低段位电容阵列处提供电荷的电容2Cu3、4Cu3的第二端，连接参考电压负端REFN。

请参见图6，保持采样，预充电结束：控制P端电容阵列中高段位电容阵列中待校准电容C6的第一端、低段位电容阵列中电容C5～C0R的第一端、校准电容阵列Ctrim中电容的第一端均断开与参考电压正端REFP的连接，控制P端电容阵列中校准电容阵列Ctrim中不向低段位电容阵列处提供电荷的电容2Cu3、4Cu3的第二端断开与参考电压正端REFP的连接，保持校准电容阵列Ctrim中向低段位电容阵列处提供电荷的电容Cu3的第二端连接参考电压负端REFN；

控制N端电容阵列中高段位电容阵列中待校准电容C6的第一端、低段位电容阵列中电容C5～C0R的第一端、校准电容阵列Ctrim中电容的第一端均断开与参考电压负端REFN的连接，控制N端电容阵列中校准电容阵列Ctrim中不向低段位电容阵列处提供电荷的电容2Cu3、4Cu3的第二端断开与参考电压负端REFN的连接，保持校准电容阵列Ctrim中向低段位电容阵列处提供电荷的电容Cu3的第二端连接参考电压负端REFN。

请参见图7，采样结束，转换阶段：预充电结束后，采样结束，P端电容阵列的第一端P1和N端电容阵列的第一端N1分别通过开关断开与共模电压VCM的连接，此时P端电容阵列的第一端P1的电压V_P1=VCM，N端电容阵列的第一端N1的电压V_N1=VCM。

将P端电容阵列中高段位电容阵列中的待校准电容C6由参考电压负端REFN转换为参考电压正端REFP，将P端电容阵列中低段位电容阵列中的电容C5～C0R由参考电压正端REFP转换为参考电压负端REFN，此时P端电容阵列中待校准电容C6会在第一端P1处产生第一电压差dv1，由于接入了电容Cu3，P端电容阵列中低段位电容阵列中的电容C5～C0R和电容Cu3会在第一端P1处产生第二电压差dv5。

同时，将N端电容阵列中高段位电容阵列中的待校准电容C6由参考电压正端REFP转换为参考电压负端REFN，将N端电容阵列中低段位电容阵列中的电容C5～C0R由参考电压负端REFN转换为参考电压正端REFP，此时N端电容阵列中待校准电容C6会在第一端N1处产生第三电压差dv3，由于接入了电容Cu3，N端电容阵列中低段位电容阵列中的电容C5～C0R和电容Cu3会在第一端N1处产生第四电压差dv6。

接着，判断第一电压差的绝对值与第三电压差的绝对值的和与第二电压差的绝对值和第四电压差的绝对值的和是否相等，即判断|dv1|+|dv3|是否与|dv5|+|dv6|。

如果判断相等，则说明此次校准成功；如果依然不相等，则按照上述方法继续接入校准电容阵列Ctrim，直至第一电压差的绝对值与第三电压差的绝对值的和与第二电压差的绝对值和第四电压差的绝对值的和相等。

在更进一步的方案中，校准电容阵列Ctrim中接入的电容的第二端在预充电步骤和转换阶段步骤时，也可以连接参考电压正端REFP，或者任意固定电压，只要能保证接入的电容能获得持续稳定的电压即可

作为另一种可实施方式，假设第一参考电压电位大于第二参考电压电位，即第一参考电压电位为参考电压正端REFP，第二参考电压电位为参考电压负端REFN，依然按照上述方法进行校准。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (12)

1.一种桥接电容阵列的校准电路，包括比较器、P端电容阵列、N端电容阵列，P端电容阵列和N端电容阵列分别与比较器的第一输入端和第二输入端相连，其特征在于：

P端电容阵列包括高段位电容阵列、低段位电容阵列、桥接电容、校准电容阵列，N端电容阵列的结构与P端电容阵列的结构相同；

所述高段位电容阵列中的电容包括待校准电容，其中，所述桥接电容的第一端与所述待校准电容的第一端相连，所述桥接电容的第二端与所述低段位电容阵列中电容的第一端相连；

所述待校准电容的第二端连接第一参考电压电位或第二参考电压电位，所述低段位电容阵列中电容的第二端连接第一参考电压电位或第二参考电压电位；

所述校准电容阵列中电容的第一端与所述低段位电容阵列中电容的第一端相连，所述校准电容阵列中电容的第二端连接第一参考电压电位或第二参考电压电位，或为高阻态。

2.根据权利要求1所述的一种桥接电容阵列的校准电路，其特征在于：所述待校准电容为高段位电容阵列中与所述桥接电容相邻的电容。

3.根据权利要求1所述的一种桥接电容阵列的校准电路，其特征在于：所述P端电容阵列还包括固定电容CT，所述固定电容CT的第一端与低段位电容阵列中电容的第一端相连，所述固定电容CT的第二端连接地电位。

4.根据权利要求1所述的一种桥接电容阵列的校准电路，其特征在于：所述高段位电容阵列中的电容的第一端通过开关与共模电压VCM相连。

5.根据权利要求1所述的一种桥接电容阵列的校准电路，其特征在于：所述校准电容阵列中电容的第一端还连接第一参考电压电位或第二参考电压电位，或为高阻态。

6.一种桥接电容阵列的校准方法，应用所述方法的校准电路包括比较器、P端电容阵列、N端电容阵列，P端电容阵列和N端电容阵列分别与比较器的第一输入端和第二输入端相连，其特征在于：包括以下步骤：

步骤1，将P端电容阵列中高段位电容阵列中的待校准电容由第一参考电压电位转换为第二参考电压电位，将P端电容阵列中低段位电容阵列中的电容由第二参考电压电位转换为第一参考电压电位，此时P端电容阵列中待校准电容产生第一电压差，P端电容阵列中低段位电容阵列中的电容产生第二电压差；

同时，将N端电容阵列中高段位电容阵列中的待校准电容由第二参考电压电位转换为第一参考电压电位，将N端电容阵列中低段位电容阵列中的电容由第一参考电压电位转换为第二参考电压电位，此时N端电容阵列中待校准电容产生第三电压差，N端电容阵列中低段位电容阵列中的电容产生第四电压差；

步骤2，判断第一电压差的绝对值与第三电压差的绝对值的和与第二电压差的绝对值和第四电压差的绝对值的和是否相等，若不相等，则执行步骤3；

步骤3，调整P端电容阵列和N端电容阵列中校准电容阵列在低段位电容阵列处提供的电荷，并重复步骤1、步骤2，以改变第二电压差和第四电压差，直至第一电压差的绝对值与第三电压差的绝对值的和与第二电压差的绝对值和第四电压差的绝对值的和相等。

7.根据权利要求6所述的一种桥接电容阵列的校准方法，其特征在于：在执行所述步骤1之前，还包括采样步骤：

将P端电容阵列的第一端和N端电容阵列的第一端分别与共模电压VCM连接，使得P端电容阵列的第一端的电压V_P1为VCM，N端电容阵列的第一端的电压V_N1为VCM。

8.根据权利要求7所述的一种桥接电容阵列的校准方法，其特征在于：所述步骤2具体包括以下步骤：

若第一参考电压电位小于第二参考电压电位，则：

P端电容阵列中产生的第一电压差|dv1|和第二电压差|dv2|使P端电容阵列的第一端的电压变化为V_P1`=VCM+|dv1|-|dv2|；

N端电容阵列中产生的第三电压差|dv3|和第四电压差|dv4|使N端电容阵列的第一端的电压变化为V_N1`=VCM-|dv3|+|dv4|；

若第一参考电压电位大于第二参考电压电位，则：

P端电容阵列中产生的第一电压差|dv1|和第二电压差|dv2|使P端电容阵列的第一端的电压变化为V_P1`=VCM-|dv1|+|dv2|；

N端电容阵列中产生的第三电压差|dv3|和第四电压差|dv4|使N端电容阵列的第一端的电压变化为V_N1`=VCM+|dv3|-|dv4|；

比较器通过与P端电容阵列的第一端和N端电容阵列的第一端相连，计算V_P1`与V_N1`的大小，从而判断第一电压差的绝对值与第三电压差的绝对值的和与第二电压差的绝对值和第四电压差的绝对值的和是否相等。

9.根据权利要求6所述的一种桥接电容阵列的校准方法，其特征在于：在执行所述步骤1之前，还包括预充电步骤：

控制P端电容阵列中高段位电容阵列中待校准电容的第一端、低段位电容阵列中电容的第一端、校准电容阵列中电容的第一端均连接至第二参考电压电位，控制P端电容阵列中高段位电容阵列中待校准电容的第二端连接第一参考电压电位，控制P端电容阵列中低段位电容阵列中电容的第二端、校准电容阵列中电容的第二端连接第二参考电压电位；

控制N端电容阵列中高段位电容阵列中待校准电容的第一端、低段位电容阵列中电容的第一端、校准电容阵列中电容的第一端均连接至第一参考电压电位，控制N端电容阵列中高段位电容阵列中待校准电容的第二端连接第二参考电压电位，控制P端电容阵列中低段位电容阵列中电容的第二端、校准电容阵列中电容的第二端连接第一参考电压电位。

10.根据权利要求6所述的一种桥接电容阵列的校准方法，其特征在于：在执行所述步骤3中重复步骤1之前，还包括预充电步骤：

控制P端电容阵列中高段位电容阵列中待校准电容的第一端、低段位电容阵列中电容的第一端、校准电容阵列中电容的第一端均连接至第二参考电压电位，控制P端电容阵列中高段位电容阵列中待校准电容的第二端连接第一参考电压电位，控制P端电容阵列中低段位电容阵列中电容的第二端连接第二参考电压电位；

控制P端电容阵列中校准电容阵列中向低段位电容阵列处提供电荷的电容的第二端，连接第一参考电压电位和第二参考电压电位中电位较低的参考电压电位；控制P端电容阵列中校准电容阵列中不向低段位电容阵列处提供电荷的电容的第二端，连接第二参考电压电位；

控制N端电容阵列中高段位电容阵列中待校准电容的第一端、低段位电容阵列中电容的第一端、校准电容阵列中电容的第一端均连接至第一参考电压电位，控制N端电容阵列中高段位电容阵列中待校准电容的第二端连接第二参考电压电位，控制N端电容阵列中低段位电容阵列中电容的第二端连接第一参考电压电位；

控制N端电容阵列中校准电容阵列中向低段位电容阵列处提供电荷的电容的第二端，连接第一参考电压电位和第二参考电压电位中电位较低的参考电压电位；控制N端电容阵列中校准电容阵列中不向低段位电容阵列处提供电荷的电容的第二端，连接第一参考电压电位。

11.根据权利要求6所述的一种桥接电容阵列的校准方法，应用所述方法的校准电路还包括固定电容CT，所述固定电容CT的第一端与低段位电容阵列中电容的第一端相连，所述固定电容CT的第二端连接地电位，其特征在于：在步骤1之前，还包括步骤：

根据桥接电容及其寄生电容的容值，确定固定电容CT的容值，使得校准电容阵列不向低段位电容阵列处提供电荷时，校准评判值D大于等于1，所述校准评判值D为：

其中，Cs表示桥接电容的容值，Cs_par表示桥接电容的寄生电容的容值，C_N+1表示高段位电容阵列中待校准电容的容值；

其中，C_{total_P2_conv}表示低段位电容阵列中电容的总容值；

其中，Cpar表示固定电容的寄生电容的容值，CT表示固定电容的容值，Ctrim表示校准电容阵列中提供电荷的电容的容值。

12.根据权利要求6所述的一种桥接电容阵列的校准方法，其特征在于：在所述步骤3中调整P端电容阵列和N端电容阵列中校准电容阵列在低段位电容阵列处提供的电荷时，选择逐次增加校准电容中电容的接入容值，或采用二分法调整校准电容阵列中电容的接入容值。

Images