CN115617727A - 一种串口波特率校准方法及系统 - Google Patents

Abstract

本发明公开了一种串口波特率校准方法及系统，涉及通信技术领域，该方法应用于一串口波特率校准装置，其包括第一电子系统、第二电子系统和串口转发装置，该方法包括：串口转发装置通过第三串口，接收第一电子系统的第一串口发送的第一发送信号，并通过第四串口发送给第二电子系统的第二串口；串口转发装置通过第四串口，接收第二电子系统的第二串口发送的第二发送信号，并通过第三串口发送给第一电子系统的第一串口，其中，第一串口、第二串口、第三串口和第四串口的理论波特率值相同。本发明解决了现有技术中电子系统的串口存在无法避免的波特率公差，不同电子系统串口之间的通信容易出现误码的技术问题，达到了降低串口误码率的技术效果。

Description

一种串口波特率校准方法及系统

技术领域

本发明涉及通信技术领域，尤其涉及一种串口波特率校准方法及系统。

背景技术

由于生产中不可避免的误差以及温度的影响，导致电子器件中存在不可避免的公差问题。串口作为几乎所有电子系统中均会应用的异步全双工通信总线，由于公差问题，常会出现波特率的精准度问题，进而出现误码率问题。

在高质量要求的电子系统中，为降低误码率，常通过选用宽温处理器、高精准度和宽温时钟源以及串口转接芯片。但是硬件整体的链路越多，则电子系统整体的串口波特率公差累计量越大。

现有技术中电子系统的串口存在无法避免的波特率公差，不同电子系统串口之间的通信容易出现误码，存在着通信质量较低的技术问题。

发明内容

本申请的目的是提供一种串口波特率校准方法及系统，用以针对解决现有技术中现有技术中电子系统的串口存在无法避免的波特率公差，不同电子系统串口之间的通信容易出现误码，存在着通信质量较低的技术问题。

鉴于上述问题，本申请提供了一种串口波特率校准方法及系统。

第一方面，本申请提供了一种串口波特率校准方法，所述方法应用于一串口波特率校准装置，所述装置包括第一电子系统、第二电子系统和串口转发装置，所述串口转发装置连接所述第一电子系统、第二电子系统的第一串口和第二串口，所述串口转发装置内包括核心模块、第三串口和第四串口，所述第三串口与所述第一串口连接，所述第四串口与所述第二串口连接，所述方法包括：所述串口转发装置通过所述第三串口，接收所述第一电子系统的第一串口发送的第一发送信号；通过所述第四串口，将所述第一发送信号发送给所述第二电子系统的第二串口；所述串口转发装置通过所述第四串口，接收所述第二电子系统的第二串口发送的第二发送信号；通过所述第三串口，将所述第二发送信号发送给所述第一电子系统的第一串口，其中，所述第一串口、第二串口、第三串口和第四串口的理论波特率值相同。

第二方面，本申请还提供了一种串口波特率校准装置，所述装置包括：第一电子系统，所述第一电子系统具有第一串口；第二电子系统，所述第二电子系统具有第二串口；串口转发装置，所述串口转发装置包括核心模块，所述核心模块包括第三串口和第四串口；其中，所述第一串口与所述第三串口连接，所述第二串口和所述第四串口连接，所述第一串口、第二串口、第三串口和第四串口的理论波特率值相同。

第三方面，本申请还提供了一种串口波特率校准系统，用于执行如第一方面所述的一种串口波特率校准方法，其中，所述系统包括：第一信号接收模块，用于串口转发装置通过第三串口，接收第一电子系统的第一串口发送的第一发送信号；第一信号发送模块，用于通过第四串口，将所述第一发送信号发送给第二电子系统的第二串口；第二信号接收模块，用于所述串口转发装置通过所述第四串口，接收所述第二电子系统的第二串口发送的第二发送信号；第二信号发送模块，用于通过所述第三串口，将所述第二发送信号发送给所述第一电子系统的第一串口，其中，所述第一串口、第二串口、第三串口和第四串口的理论波特率值相同。

第四方面，本申请还提供了一种电子设备，所述电子设备包括存储器和处理器，所述存储器内存储有计算机程序，所述计算机程序被所述处理器执行时实现第一方面内方法的步骤。

第五方面，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现第一方面内方法的步骤。

本申请中提供的一个或多个技术方案，至少具有如下技术效果或优点：

本申请提供的技术方案通过在需要进行通信的两电子系统的串口之间增加串口转发装置，该串口转发装置内包括核心模块和两个串口，两个串口分别连接两电子系统的串口，且四个串口的理论波特率值相同，在进行通信时，串口转发装置分别接收两电子系统的输出信号，并发送给对应的两电子系统。本申请通过设置串口转发装置连接两电子系统的串口，且串口转发装置的串口和两电子系统串口的理论波特率值一致，在进行通信过程中，可以核心模块的两个串口的比特率作为参考值，为两电子系统的波特率提供平衡点，有效减小由于两电子系统之间串口波特率的公差而导致的波特率偏差，完全杜绝不同电子系统的实际波特率值分别走理论波特率中的上、下公差，达到降低通信误码率、提升通信质量的技术效果。

上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

附图说明

为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例提供的一种串口波特率校准方法的流程示意图；

图2为本申请实施例提供的一种串口波特率校准装置的结构示意图；

图3为本申请实施例提供的一种串口波特率校准装置中串口转发装置的结构示意图；

图4为本申请实施例提供的一种串口波特率校准系统的结构示意图；

图5为本申请示例性电子设备的结构示意图。

附图标记说明：第一信号接收模块11，第一信号发送模块12，第二信号接收模块13，第二信号发送模块14，第一串口21，第二串口22，核心模块23，第三串口24，第四串口25，电子设备300，存储器301，处理器302，通信接口303，总线架构304。

具体实施方式

本申请通过提供一种串口波特率校准方法及系统，用以针对解决现有技术中现有技术中电子系统的串口存在无法避免的波特率公差，不同电子系统串口之间的通信容易出现误码，存在着通信质量较低的技术问题

本申请技术方案中对数据的获取、存储、使用、处理等均符合国家法律法规的相关规定。

下面，将参考附图对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是本申请的全部实施例，应理解，本申请不受这里描述的示例实施例的限制。基于本申请的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部。

实施例一

如图1所示，本申请提供了一种串口波特率校准方法，所述方法应用于一串口波特率校准装置，所述装置包括第一电子系统、第二电子系统和串口转发装置，所述串口转发装置连接所述第一电子系统、第二电子系统的第一串口21和第二串口22，所述串口转发装置内包括核心模块23、第三串口24和第四串口25，所述第三串口24与所述第一串口21连接，所述第四串口25与所述第二串口22连接。

所述方法包括：

S100：所述串口转发装置通过所述第三串口24，接收所述第一电子系统的第一串口21发送的第一发送信号；

S200：通过所述第四串口25，将所述第一发送信号发送给所述第二电子系统的第二串口22；

S300：所述串口转发装置通过所述第四串口25，接收所述第二电子系统的第二串口22发送的第二发送信号；

S400：通过所述第三串口24，将所述第二发送信号发送给所述第一电子系统的第一串口21，其中，所述第一串口21、第二串口22、第三串口24和第四串口25的理论波特率值相同。

本申请实施例中，不同电子系统的串口之间的通信协议主要包括：空闲位、起始位、数据位、奇偶校验位、停止位。通过串口通信协议实现不同电子系统之间的通信。

其中，空闲位为高电平，起始位是1bit的低电平，数据位有5、6、7、8bit之分，停止位为1、1.5、2bit高电平。数据位越多，停止位越多，若两电子系统的串口波特率分别走上、下公差，则会导致两串口的串口波特率偏差较大，误码率的概率将大幅提升。如果两串口的波特率上下公差达到5％，则误码率将不可避免。

本申请实施例提供的方法应用于一串口波特率校准装置，如图2所示，该装置包括第一电子系统、第二电子系统和串口转发装置，串口转发装置连接第一电子系统、第二电子系统的第一串口21和第二串口22。

如图3所示，串口转发装置内包括核心模块23，以及设置于该核心模块23内第三串口24和第四串口25，第三串口24与第一串口21连接，第四串口25与第二串口22连接。

其中，第一电子系统和第二电子系统可为任意的电子设备，例如计算机等。

串口转发装置用于对第一电子系统和第二电子系统的第一串口21和第二串口22进行物理隔离。

该核心模块23为芯片控制器，用以实现第一系统和第二电子系统的数据链路功能，优选地，该核心模块23为MCU芯片、ASIC芯片、CPLD芯片中的一种。

其中，第一串口21、第二串口22、第三串口24和第四串口25的理论波特率值相同，在第一电子系统和第二电子系统通过该串口转发装置进行数据链路功能的进行时，以核心模块23的第一串口21和第二串口22为第一电子系统的第一串口21和第二电子系统的第二串口22的波特率提供平衡点，能够有效减少数据链路中的波特率误差。

其中，在第一串口21和第二串口22的波特率公差分别以该理论波特率值为中心走上、下公差时，串口转发模块减小波特率偏差和误码率的效果更为显著。

基于该串口转发模块，第一电子系统和第二电子系统在进行数据链路时，串口转发装置通过第三串口24，接收第一电子系统的第一串口21发送的第一发送信号，同时，所述串口转发装置通过第四串口25，接收第二电子系统的第二串口22发送的第二发送信号。然后，串口转发装置通过第四串口25，将第一发送信号发送给第二电子系统的第二串口22，并通过第三串口24，将第二发送信号发送给第一电子系统的第一串口21，完成通信。在该过程中第三串口24和第四串口25为第一串口21和第二串口22的波特率提供平衡点，避免出现第一串口21和第二串口22之间直接进行通信波特率偏差较大的情况，能够有效降低数据链路误码率。

综上所述，本申请所提供的一种串口波特率校准方法具有如下技术效果：

本申请实施例通过设置串口转发装置连接两电子系统的串口，且串口转发装置的串口和两电子系统串口的理论波特率值一致，在进行通信过程中，可以核心模块的两个串口的比特率作为参考值，为两电子系统的波特率提供平衡点，有效减小由于两电子系统之间串口波特率的公差而导致的波特率偏差，完全杜绝不同电子系统的实际波特率值分别走理论波特率中的上、下公差，达到降低通信误码率、提升通信质量的技术效果。

实施例二

基于与前述实施例中一种串口波特率校准方法同样的发明构思，如图2和图3所示，本申请还提供了一种串口波特率校准装置，所述装置包括：

第一电子系统，所述第一电子系统具有第一串口21；

第二电子系统，所述第二电子系统具有第二串口22；

串口转发装置，所述串口转发装置包括核心模块23，所述核心模块23包括第三串口24和第四串口25；

其中，所述第一串口21与所述第三串口24连接，所述第二串口22和所述第四串口25连接，所述第一串口21、第二串口22、第三串口24和第四串口25的理论波特率值相同。

实施例三

基于与前述实施例中一种串口波特率校准方法同样的发明构思，如图4所示，本申请还提供了一种串口波特率校准系统，所述系统包括：

第一信号接收模块11，用于串口转发装置通过第三串口24，接收第一电子系统的第一串口21发送的第一发送信号；

第一信号发送模块12，用于通过第四串口25，将所述第一发送信号发送给第二电子系统的第二串口22；

第二信号接收模块13，用于所述串口转发装置通过所述第四串口25，接收所述第二电子系统的第二串口22发送的第二发送信号；

第二信号发送模块14，用于通过所述第三串口24，将所述第二发送信号发送给所述第一电子系统的第一串口21，其中，所述第一串口21、第二串口22、第三串口24和第四串口25的理论波特率值相同。

其中，所述核心模块23为MCU芯片、ASIC芯片、CPLD芯片中的一种。

其中，所述第三串口24和第四串口25设置于所述核心模块23内。

实施例四

基于与前述实施例中一种串口波特率校准方法同样的发明构思，如图5所示，本申请还提供了一种电子设备300，所述电子设备300包括存储器301和处理器302，所述存储器301内存储有计算机程序，所述计算器程序被所述处理器302执行时实现实施例一种方法的步骤。

该电子设备300包括：处理器302、通信接口303、存储器301。可选的，电子设备300还可以包括总线架构304。其中，通信接口303、处理器302以及存储器301可以通过总线架构304相互连接；总线架构304可以是外设部件互连标(peripher al componentinterconnect，简称PCI)总线或扩展工业标准结构(extended industry Standardarchitecture，简称EISA)总线等。所述总线架构304可以分为地址总线、数据总线、控制总线等。为便于表示，图5中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。

处理器302可以是一个CPU，微处理器，ASIC，或一个或多个用于控制本申请方案程序执行的集成电路。

通信接口303，使用任何收发器一类的装置，用于与其他设备或通信网络通信，如以太网，无线接入网(radio access network，RAN),无线局域网(wireless local ar eanetworks，WLAN)，有线接入网等。

存储器301可以是ROM或可存储静态信息和指令的其他类型的静态存储设备，RAM或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable Programmable read only memory，EEPROM)、只读光盘(compactdiscread only memory，CD ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器可以是独立存在，通过总线架构304与处理器相连接。存储器也可以和处理器集成在一起。

其中，存储器301用于存储执行本申请方案的计算机执行指令，并由处理器302来控制执行。处理器302用于执行存储器301中存储的计算机执行指令，从而实现本申请上述实施例一中方法的步骤。

实施五

基于与前述实施例中一种串口波特率校准方法同样的发明构思，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现实施例一中方法的步骤。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，前述图1实施例一中的一种串口波特率校准方法和具体实例同样适用于本实施例的一种串口波特率校准系统，通过前述对一种串口波特率校准方法的详细描述，本领域技术人员可以清楚的知道本实施例中一种串口波特率校准系统，所以为了说明书的简洁，在此不再详述。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽广的范围。

Claims (7)

1.一种串口波特率校准方法，其特征在于，所述方法应用于一串口波特率校准装置，所述装置包括第一电子系统、第二电子系统和串口转发装置，所述串口转发装置连接所述第一电子系统、第二电子系统的第一串口和第二串口，所述串口转发装置内包括核心模块、第三串口和第四串口，所述第三串口与所述第一串口连接，所述第四串口与所述第二串口连接，所述方法包括：

所述串口转发装置通过所述第三串口，接收所述第一电子系统的第一串口发送的第一发送信号；

通过所述第四串口，将所述第一发送信号发送给所述第二电子系统的第二串口；

所述串口转发装置通过所述第四串口，接收所述第二电子系统的第二串口发送的第二发送信号；

通过所述第三串口，将所述第二发送信号发送给所述第一电子系统的第一串口，其中，所述第一串口、第二串口、第三串口和第四串口的理论波特率值相同。

2.根据权利要求1所述的方法，其特征在于，所述核心模块为MCU芯片、ASIC芯片、CPLD芯片中的一种。

3.根据权利要求1所述的方法，其特征在于，所述第三串口和第四串口设置于所述核心模块内。

4.一种串口波特率校准装置，所述装置包括：

第一电子系统，所述第一电子系统具有第一串口；

第二电子系统，所述第二电子系统具有第二串口；

串口转发装置，所述串口转发装置包括核心模块，所述核心模块包括第三串口和第四串口；

其中，所述第一串口与所述第三串口连接，所述第二串口和所述第四串口连接，所述第一串口、第二串口、第三串口和第四串口的理论波特率值相同。

5.一种串口波特率校准系统，其特征在于，所述系统包括：

第一信号接收模块，用于串口转发装置通过第三串口，接收第一电子系统的第一串口发送的第一发送信号；

第一信号发送模块，用于通过第四串口，将所述第一发送信号发送给第二电子系统的第二串口；

第二信号接收模块，用于所述串口转发装置通过所述第四串口，接收所述第二电子系统的第二串口发送的第二发送信号；

第二信号发送模块，用于通过所述第三串口，将所述第二发送信号发送给所述第一电子系统的第一串口，其中，所述第一串口、第二串口、第三串口和第四串口的理论波特率值相同。

6.一种电子设备，其特征在于，所述电子设备包括存储器和处理器，所述存储器内存储有计算机程序，所述计算机程序被所述处理器执行时实现权利要求1-3任一方法的步骤。

7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1-3任一方法的步骤。

Images