CN115617009A - 虚拟开发环境装置、方法和记录介质 - Google Patents

虚拟开发环境装置、方法和记录介质 Download PDF

Info

Publication number
CN115617009A
CN115617009A CN202210774493.9A CN202210774493A CN115617009A CN 115617009 A CN115617009 A CN 115617009A CN 202210774493 A CN202210774493 A CN 202210774493A CN 115617009 A CN115617009 A CN 115617009A
Authority
CN
China
Prior art keywords
port
output
virtual
input
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210774493.9A
Other languages
English (en)
Inventor
井上庸
佐藤光一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN115617009A publication Critical patent/CN115617009A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0208—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the configuration of the monitoring system
    • G05B23/0216—Human interface functionality, e.g. monitoring system providing help to the user in the selection of tests or in its configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/20—Software design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/10—Geometric CAD
    • G06F30/15—Vehicle, aircraft or watercraft design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24065—Real time diagnostics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Automation & Control Theory (AREA)
  • Mathematical Analysis (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Computational Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Stored Programmes (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Debugging And Monitoring (AREA)
  • Programmable Controllers (AREA)

Abstract

本公开涉及一种虚拟开发环境装置、方法和记录介质。有助于放置连接CAE工具和虚拟ECU模拟工具的桥接器。一种虚拟开发环境装置包括处理执行单元和存储器，所述存储器用于存储：MILS模型，包括控制器块和设备块；第一设置信息；程序，用于在执行所述虚拟ECU的模拟时实现要被使用的所述控制器块中的功能；以及第二设置信息。所述处理执行单元基于所述第一设置信息来标识所述MILS模型中的控制器块，布置桥接器以将所述输入端口和所述输出端口以及所述虚拟ECU的所述I/O端口连接至所标识的所述控制器块的所述输入端口和所述输出端口，并且基于所述第二设置信息来连接所述桥接器和所述虚拟ECU的所述I/O端口。

Description

虚拟开发环境装置、方法和记录介质
相关申请的交叉引用
于2021年7月13日提交的包括说明书、附图和摘要的日本专利申请号2021-116022的该公开内容通过引用全部并入本文。
背景技术
本公开涉及一种虚拟开发环境装置。本公开适用于使用称为例如vHILS(环路模拟中的虚拟硬件)的虚拟环境的虚拟开发环境装置。
MBD(基于模型的开发)在控制系统的开发中被广泛用于开发控制器软件，诸如ECU(电子控制单元)。控制单元和控制对象的功能使用CAE(计算机辅助工程)工具(诸如MATLAB(注册商标)/Simulink(注册商标))建模。MBD是一种开发方法，旨在通过使用这些模型作为规范来提高整个产品生命周期的质量和开发效率。MBD也是根据称为V型开发过程的开发过程执行的。
在V型开发过程中，存在MILS(环路模拟中的模型)和HILS(环路模拟中的硬件)作为计算机模拟起关键作用的过程。在MILS中，控制单元的功能和称为设备(plant)的控制对象的功能被建模，并且验证将它们组合起来的MILS建模。HILS使用ECU进行模拟以被实施。在HILS中，ECU通过将实际ECU与设备模型组合在一起来验证。
如果在HILS的性能验证中发现ECU的性能不可达，则ECU必须被再次设计。ECU的重新设计需要时间和精力。因此，vHILS被使用以代替HILS。vHILS是使用要被实施的ECU的模型(虚拟ECU)虚拟化的模拟HILS。在vHILS中，从MILS生成的软件代码使用虚拟ECU模拟工具进行使用和确认。这减少了返回重新设计所需的时间。
下面列举了所公开的技术。
[专利文件1]日本特开第2018-81400号公报
专利文件1公开了以下内容。通过使用正在开发的ECU的虚拟设备模型(虚拟ECU)和ECU的系统测试程序，ECU的系统控制应用被开发和验证。
发明内容
从MILS构造vHILS基础设施的任务是手动的，并且重新设计工作仍然存在。CAE工具与虚拟ECU模拟工具之间的连接需要桥接器。用户必须将该桥接器手动放置在MILS建模中。另外，用户必须手动配置设置，用于将虚拟ECU的I/O(输入/输出)端口的信号线连接至所布置的桥接器。
其他问题和新颖特征将通过本文的描述以及通过附图而变得明显。
代表本公开的简要发明内容如下。换句话说，虚拟开发环境装置被配备有vHILS基础设施管理工具，并且它自动布置执行vHILS所需的桥接器并且设置要被连接的桥接器。
附图说明
图1是图示了vHILS配置的图。
图2是图示了连接CAE工具和虚拟ECU模拟工具的桥接器的图。
图3是示出了比较示例中的虚拟开发环境装置的配置示例的图。
图4是示出了根据第一实施例的虚拟开发环境装置的配置示例的图。
图5是用于解释图4所示的vHILS基础设施管理工具的配置和过程的图。
图6是示出了根据第二实施例的虚拟开发环境装置的配置示例的图。
图7是用于解释图6所示的vHILS基础设施管理工具的配置和过程的图。
图8是图示了第三实施例中的MILS建模的配置的图。
图9是图示了在图8所示的MILS建模中输出I/O端口不足时的vHILS的配置的图。
图10是图示了第三实施例中的vHILS的图。
图11是图示了根据第三实施例的虚拟开发环境装置的配置示例的图。
图12是用于解释图11所示的vHILS基础设施管理工具的配置和过程的图。
图13是示出了图12所示的I/O端口设置单元的处理的流程图。
图14是示出了图12所示的I/O端口设置单元的处理的流程图。
图15是图示了当图8所示的MILS建模中输入I/O端口存在短缺时的vHILS的配置的图。
图16是示出了与图8所示的MILS模型相对应的第三实施例的修改中的vHILS的配置示例的图。
图17是示出了根据第三实施例的修改的虚拟开发环境装置的配置示例的图。
图18是用于解释图17所示的vHILS基础设施管理工具的配置和过程的图。
图19是示出了图17所示的I/O端口设置单元的处理的流程图。
图20是示出了图17所示的I/O端口设置单元的处理的流程图。
具体实施方式
以下实施例、示例和修改将参照附图描述。然而，在以下描述中，相同的组件可以由相同的附图标记表示，并且其重复描述可以被省略。
首先，从MILS环境构造vHILS环境的操作将参照图1和2描述。
在MILS环境中，控制单元的功能和称为设备的控制对象的功能被建模，并且组合的MILS模型被创建。然后，MILS模型通过使用CAE工具(CAE_T)模拟MILS模型来验证。例如，如图1所示，MILS模型具有三个块，即，实施控制的控制器块(CNTR)、要被控制的设备块(PLNT)和延迟块(DLY)。而且，为了实现环路模拟，这三个块中的每个块都通过信号线彼此环形连接。
在vHILS环境中，CAE工具(CAE_T)和虚拟ECU模拟工具(vECU_ST)连接，并且CAE工具(CAE_T)和虚拟ECU模拟工具(vECU_ST)一起模拟。因此，创建桥接器(BRDG)以将MILS模型连接至虚拟ECU模拟工具(vECU_ST)。然后，通过用MILS模型的控制器块(CNTR)替换桥接器(BRDG)来创建vHILS模型。而且，从验证的MILS模型的控制器块(CNTR)生成的软件程序(实现控制器块的功能的程序)的源代码被构建。然后，构建的加载模块被下载到虚拟ECU模拟工具(vECU_ST)，并且用于虚拟ECU的模拟。
如图2所示，要由虚拟ECU模拟工具(vECU_ST)验证的虚拟ECU(vECU)包括用于存储下载的加载模块的ROM(只读存储器)、输入I/O端口(I1)、输出I/O端口(O1)等。图1所示的桥接器(BRDG)由输出桥接器和输入桥接器组成。如图2所示，输出桥接器连接控制器块的输入端口(in1)和用于输入到虚拟ECU(vECU)的输入I/O端口(I1)。输入桥接器连接控制器块(CNTR)的输出端口(out1)和用于从虚拟ECU(vECU)输出的输出I/O端口(O1)。
随后，为了阐明本实施例，比较示例中的虚拟开发环境装置的配置将参照图3描述。
比较示例中的虚拟开发环境装置100包括CPU(中央处理单元)110、主存储器120、辅助存储设备130以及连接它们的总线(BUS)140。主存储器120存储CAE工具(CAE_T)121、构建工具(BUILD_T)122和虚拟ECU模拟工具(vECU_ST)123。辅助存储设备130存储vHILS建模和源代码集合(c1)。
CAE工具121是用于使用MILS模型或vHILS模型执行模拟的工具。虚拟ECU模拟工具123是用于模拟虚拟ECU(vECU)的工具。
用户准备源代码集合(c1)，并且将其存储在辅助存储设备130中。源代码集合(c1)包括在从MILS模型生成的虚拟ECU(vECU)中运行的应用的源代码(c11)以及初始化输入和输出I/O端口的驱动器的源代码(c12、c13)。构建工具122从源代码集合(c1)生成加载模块(c2)。用户还准备vHILS建模，并且将其存储在辅助存储设备130中。
在比较示例中的虚拟开发环境装置中，用户需要将桥接器(BRDG)手动地放置在MILS模型中。
另外，用户必须手动配置桥接器(BRDG)来连接虚拟ECU(vECU)I/O端口的信号线。用户执行这些任务以创建vHILS建模，并且将其存储在辅助存储设备130中。
随后，将在下面描述实施例。根据实施例的虚拟开发环境装置包括用于比较示例的vHILS基础设施构造工具。然后，用户新准备了作为控制器块(CNTR)的第一设置信息的块名称信息，并且准备了作为第二设置信息的I/O端口信息。vHILS基础设施构造工具自动分配桥接器(BRDG)，并且连接桥接器(BRDG)。
因此，本实施例基于控制器块(CNTR)的块名称信息和I/O端口信息来布置桥接器(BRDG)，并且可以作为整体形式自动执行，直到设置桥接器(BRDG)为止。因此，vHILS可以通过连接CAE工具(CAE_T)和虚拟ECU模拟工具(vECU_ST)来自动构造。针对用户，可以减少放置和配置桥接器(BRDG)所需的时间。而且，当由于MILS建模的改变而增加或减少使用的信号线数量时，可以减少改变桥接器(BRDG)的布置和重置所需的时间。
在下文中，实施例的具体示例将使用第一实施例、第二实施例和第三实施例来描述。
[第一实施例]
根据第一实施例的虚拟开发环境装置的配置将参照图4描述。
虚拟开发环境装置100包括CPU 110、作为第一存储器的主存储器120、作为第二存储器的辅助存储设备130以及连接它们的总线140。CPU 110和主存储器120包括处理单元。虚拟开发环境装置100可以被配置为包括各种输入设备、显示器、通信接口等。各种输入设备是用于接收虚拟开发环境装置100的操作输入的设备。各种输入设备例如是键盘、按钮和鼠标。显示器是用于显示各种信息的设备。通信接口是与外部设备进行各种数据通信的设备。
虚拟开发环境装置100例如是具有显示器的固定式个人计算机。然而，虚拟开发环境装置100不被限于此，并且可以是具有稍后描述的功能的任何设备。虚拟开发环境装置100例如可以是膝上型个人计算机。
CPU 110读取各种程序，包括操作系统(Operating System)和安装在辅助存储设备130中的应用程序。
然后，CPU 110在将读取的程序扩展到主存储器120的同时执行。
主存储器120通常是易失性存储介质，诸如SDRAM(同步动态随机存取存储器)。除了包括由CPU 110执行的OS的各种程序的代码之外，主存储器120还保存执行各种程序所需的各种工作数据。辅助存储设备130是非易失性存储介质，诸如硬盘或固态驱动器(SSD)。除了包括OS的各种程序之外，辅助存储设备130还保存各种设计信息。顺便提及，主存储器120和辅助存储设备130可以被统称为存储器。
CAE工具(CAE_T)121、构建工具(BUILD_T)122、虚拟ECU模拟工具(vECU_ST)123和vHILS基础设施管理工具(vHILS_ECT)124是存储在主存储器120和辅助存储设备130中的软件程序。顺便提及，在图4中，每个工具在执行时以存储状态示出。
CAE工具121是用于使用MILS模型或vHILS模型执行模拟的工具。构建工具122是单独定义和执行组成构建的任务(诸如解析、编译、链接和运行测试)。构建工具122从源代码(c1)生成加载模块(c2)。虚拟ECU模拟工具123是用于模拟虚拟ECU(vECU)的工具。vHILS基础设施管理工具124是用于构造vHILS基础设施的工具。vHILS基础设施管理工具124包括MILS建模分析单元A1。
在由vHILS基础设施管理工具124处理之前，用户准备在CAE工具121上运行的MILS模型(m1)，并且将其存储在辅助存储设备130中。如上所述，MILS模型(m1)具有实施控制的控制器块(CNTR)和要被控制的设备块(PLNT)等。
用户准备第一设置信息(a1)和第二设置信息(a2)，并且将它们存储在辅助存储设备130中。第一设置信息(a1)是指派给MILS模型(m1)中所包括的块中的控制器块(CNTR)的名称，并且是控制器块(CNTR)的块名称信息。第二设置信息(a2)是列出可以在虚拟ECU(vECU)中使用的I/O端口的I/O端口信息。
此外，用户准备源代码集合(c1)，并且将其存储在辅助存储设备130中。源代码集合(c1)包括应用代码(c11)、输入I/O端口驱动器(c12)和输出I/O端口驱动器(c13)。应用代码(c11)是在虚拟ECU(vECU)中运行的应用程序的源代码。应用代码c11从MILS模型中生成。输入I/O端口(c12)的驱动器初始化虚拟ECU(vECU)的I/O端口。例如，驱动器(c12)配置虚拟ECU(vECU)的I/O端口，以被用作输入I/O端口。输出I/O端口的驱动器(c13)被用于初始化虚拟ECU(vECU)的I/O端口。例如，驱动器(c13)配置虚拟ECU(vECU)的I/O端口，以被用作输出I/O端口。驱动器(c12)和驱动器(c13)由用户创建。构建工具122从源代码集合(c1)生成加载模块(c2)。
将参照图5描述vHILS基础设施管理工具124的配置和过程。
MILS模型分析单元A1包括模型分析单元A1-1、桥接器布置单元A1-2、I/O端口设置单元A1-3和桥接器端口连接单元A1-4。
将参照图5描述MILS建模分析单元A1的过程。
(模型分析单元A-1)
模型分析单元A1-1从辅助存储设备130读取MILS模型(m1)和第一设置信息(a1)。模型分析单元A1-1从第一设置信息(a1)获取控制器块(CNTR)的块名称。接下来，模型分析单元A1-1分析MILS模型(m1)，并且获取MILS模型(m1)中所包含的所有块的名称。模型分析单元A1-1搜索与控制器块(CNTR)的块名称相匹配的所有所获取的块的名称，并且指定控制器块(CNTR)。模型分析单元A1-1指定控制器块(CNTR)的输入端口和输出端口的位置，并且将该位置作为第一结果信息(b1)输出到主存储器120。第一结果信息(b1)是桥接器(BRDG)的布置位置的信息。
(桥接器布置单元A1-2)
桥接器布置单元A1-2从辅助存储设备130读取MILS模型(m1)和第一结果信息(b1)。桥接器布置单元A1-2从第一结果信息(b1)获取控制器块(CNTR)的输出端口信息，并且将输出桥接器布置到作为桥接器(BRDG)的布置位置的控制器块(CNTR)的输出端口。桥接器布置单元A1-2获取第一结果信息(b1)控制器块(CNTR)的输入端口信息，并且将输入桥接器布置在作为桥接器(BRDG)的布置位置的控制器块(CNTR)的输入端口中。桥接器布置单元A1-2删除控制器块(CNTR)中的桥接器(BRDG)以外的块。这生成桥接器(BRDG)被布置在其中的MILS建模。桥接器布置单元A1-2将桥接器(BRDG)被布置在其中的MILS模型作为第二模型(m2)输出到主存储器120。
(I/O端口设置单元A1-3)
I/O端口设置单元A1-3从主存储器120读取第二模型(m2)。I/O端口设置单元A1-3从辅助存储设备130读取第二设置信息(a2)，并且获取关于虚拟ECU(vECU)的可用I/O端口的信息。I/O端口设置单元A1-3将控制器块(CNTR)的所有输入端口映射到虚拟ECU(vECU)的可用I/O端口到一对一的输出端口。即，I/O端口设置单元A1-3将控制器块(CNTR)的输入端口与虚拟ECU(vECU)的输入I/O端口相关联，并且将控制器块(CNTR)的输出端口与虚拟ECU(vECU)的输出I/O端口相关联。这会生成虚拟ECU(vECU)的I/O端口与控制器块(CNTR)的输入端口与输出端口之间的映射。I/O端口设置单元A1-3将关联信息作为第二结果信息(b2)输出到主存储器120。
(桥接器端口连接单元A1-4)
桥接器端口连接单元A1-4从主存储器120读取第二模型(m2)和第二结果信息(b2)。桥接器端口连接单元A1-4连接桥接器(BRDG)和虚拟ECU模拟工具123。具体地，桥接器端口连接单元A1-4从第二结果信息(b2)获得虚拟ECU(vECU)的输入I/O端口和输出I/O端口与控制器块(CNTR)的输入端口和输出端口之间的关联信息。桥接器端口连接单元A1-4将输入端口与第二模型(m2)的桥接器(BRDG)中的输入I/O端口相关联，并且基于关联信息将输出端口与输出I/O端口相关联。
即，桥接器端口连接单元A1-4获取虚拟ECU(vECU)的输入I/O端口信息和控制器块(CNTR)的输入端口名称，并且将输入桥接器的输入端口连接至用于输入的输入I/O端口。桥接器端口连接单元A1-4获取虚拟ECU(vECU)的输出I/O端口信息和控制器块(CNTR)的输出端口名称，并且将输出桥接器的输出端口连接至用于输出的输出I/O端口。
这生成其中桥接器(BRDG)和虚拟ECU(vECU)的I/O端口彼此关联地连接的模型。桥接器端口连接单元A1-4将已被映射为vHILS模型(m3)的模型输出到主存储器120。
根据第一实施例，vHILS验证所需的桥接器(BRDG)的布置和桥接器(BRDG)的连接设置被自动执行。因此，用户可以通过vHILS减少确认环境的构造时间(工作量)。而且，通过vHILS基础设施构造的自动化，用户在vHILS基础设施构造中的误差可以被减少。
[第二实施例]
接下来，将给出第二实施例的描述。在第二实施例中，I/O端口驱动器生成单元A2在第一实施例中的vHILS基础设施管理工具中进一步设置，并且虚拟ECU(vECU)的I/O端口的驱动器被自动生成。
根据第二实施例的虚拟开发环境装置的配置将参照图6描述。
第二实施例中的虚拟开发环境装置100的配置与第一实施例的相同。然而，存储在主存储器120和辅助存储设备130中的vHILS基础设施构造工具124包括MILS模型分析单元A1a和I/O端口驱动器生成单元A2。
第二实施例中的vHILS基础设施管理工具124的配置和过程将参照图7描述。
MILS模型分析单元A1a包括模型分析单元A1-1、桥接器布置单元A1-2、I/O端口设置单元A1-3a和桥接器端口连接单元A1-4。在第二实施例中，模型分析单元A1-1、桥接器布置单元A1-2和桥接器端口连接单元A1-4具有与第一实施例相同的配置。I/O端口驱动器生成单元A2包括驱动器生成单元A2-1。
在第二实施例中，模型分析单元A1-1、桥接器布置单元A1-2和桥接器端口连接单元A1-4执行与第一实施例相同的处理。I/O端口设置单元A1-3a的过程将参照图7描述。
(I/O端口设置单元A1-3a)
首先，与第一实施例的I/O端口设置单元A1-3类似，I/O端口设置单元A1-3a从主存储器120读取第二模型(m2)。I/O端口设置单元A1-3a从辅助存储设备130读取第二设置信息(a2)。I/O端口设置单元A1-3a将控制器块(CNTR)的输入端口和输出端口与虚拟ECU(vECU)的I/O端口相关联。
I/O端口设置单元A1-3a将关联结果作为第二结果信息(b2)输出到主存储器120。
接下来，I/O端口设置单元A1-3a将关联I/O端口的信息作为第三结果信息(b3)和第四结果信息(b4)输出到主存储器120。即，I/O端口设置单元A1-3输出关联的输入I/O端口的名称作为第三结果信息(b3)。I/O端口设置单元A1-3输出关联的输出I/O端口的名称作为第四结果信息(b4)。
(I/O端口驱动器生成单元A2)
I/O端口驱动器生成单元A2的驱动器生成单元A2-1从主存储器120读取第三结果信息(b3)。驱动器生成单元A2-1获取输入I/O端口的名称。驱动器生成单元A2-1基于所获取的输入I/O端口的名称来生成驱动器代码，以初始化用于输入的I/O端口。驱动器生成单元A2-1将驱动器代码作为输入I/O端口的驱动器(c12)输出到辅助存储设备130。
驱动器生成单元A2-1从主存储器120读取第四结果信息(b4)。然后，驱动器生成单元A2-1获取输出I/O端口的名称。驱动器生成单元A2-1基于所获取的输出I/O端口的名称来生成驱动器代码，以初始化输出I/O端口驱动器。驱动器生成单元A2-1将驱动器代码作为输出I/O端口的驱动器(c13)输出到辅助存储设备130。
根据第二实施例，通过自动创建虚拟ECU(vECU)的I/O端口的驱动器，用户不需要像第一实施例那样创建驱动器。这可以减少创建驱动器所需的步骤数量以及用户在创建驱动器时所犯的错误数量。
[第三实施例]
在第一实施例和第二实施例中，虚拟ECU(vECU)的可用I/O端口的数量足以满足MILS建模的输入端口和输出端口的数量。在第三实施例中，将描述虚拟ECU(vECU)的可用I/O端口的数量不足的情况。
当虚拟ECU(vECU)的可用I/O端口的数量对于MILS模型的输入端口和输出端口的数量不足时配置vHILS的方法将参照图8和9描述。
如图8所示，控制器块(CNTR)由四个设备块(PLNT1至PLNT4)控制。控制器块(CNTR)具有四个输入端口(in1至in4)和四个输出端口(out1至out4)。四个输出端口(out1至out4)中的每个输出端口都被连接至四个设备块(PLNT1至PLNT4)的输入端口(i1至i4)。例如，当虚拟ECU(vECU)的输出I/O端口数量为两个时，输出I/O端口不足。
因此，当虚拟ECU(vECU)的I/O端口(IO)不足时，如图9所示，第二虚拟ECU(vECU2)和LIN(本地互连网络)总线被添加到第一虚拟ECU(vECU1)。然后，通过使用添加在一起的第二虚拟ECU(vECU2)的I/O端口(IO)，消除了I/O端口的短缺。
此处，第一虚拟ECU(vECU1)的四个输入I/O端口(I1至I4)经由输出桥接器连接至控制器块(CNTR)的四个输入端口(in1至in4)。第一虚拟ECU(vECU1)的两个输出I/O端口(O3、O4)经由输入桥接器连接至控制器块(CNTR)的两个输出端口(out3、out4)。第二虚拟ECU(vECU2)的两个输出I/O端口(O1、O2)经由输入桥接器连接至控制器块(CNTR)的两个输出端口(out1、out2)。
顺便提及，在第一虚拟ECU(vECU1)LIN块中处理的两个信号(用于经由LIN块根据第一虚拟ECU(vECU1)、LIN总线和第二虚拟ECU(vECU2)的LIN标准执行通信控制)被输出到第二虚拟ECU(vECU2)的输出I/O端口(O1、O2)。在第一虚拟ECU(vECU1)中处理的其他两个信号被输出到第一虚拟ECU(vECU1)的输出I/O端口(O3、O4)。
第三实施例中的vHILS将参照图10描述。在vHILS环境中，MILS模型的控制器块(CNTR)是通过将它替换为第一虚拟ECU(vECU1)和第二虚拟ECU(vECU2)来模拟的。因此，创建连接控制器块(CNTR)的输入端口(in1至in4)和第一虚拟ECU(vECU1)的输入I/O端口(I1至I4)的输出桥接器。然后，创建连接控制器块(CNTR)的输出端口(out3、out4)和第一虚拟ECU(vECU1)的输出I/O端口(O3、O4)与第二虚拟ECU(vECU2)的输出端口(out1、out2)的输出I/O端口(O1、O2)的输入桥接器。
然后，vHILS模型通过用MILS模型的控制器块(CNTR)替换与输出桥接器和输入桥接器组合的桥接器(BRDG)来创建。从MILS模型的控制器块(CNTR)生成的软件程序的源代码被构建，并且被下载到第一虚拟ECU(vECU1)的ROM。CAE工具(CAE_T)中的vHILS模型被连接至第一虚拟ECU模拟工具(vECU_ST1)中的第一虚拟ECU(vECU1)和第二虚拟ECU模拟工具(vECU_ST2)中的第二虚拟ECU(vECU2)。然后，CAE工具(CAE_T)和第一虚拟ECU模拟工具(vECU_ST1)和第二虚拟ECU模拟工具(vECU_ST2)被一起模拟。
根据第三实施例的虚拟开发环境装置的配置将参照图11描述。虚拟开发环境装置100在第三实施例中的配置与在第一实施例的中的配置相同。然而，存储在主存储器120中的vHILS基础设施管理工具124具有MILS建模分析单元A1b。
第三实施例中的MILS建模分析单元的配置和过程将参照图12描述。
MILS模型分析单元A1b包括模型分析单元A1-1、桥接器布置单元A1-2、I/O端口设置单元A1-3b和桥接器端口连接单元A1-4。在第三实施例中，模型分析单元A1-1、桥接器布置单元A1-2和桥接器端口连接单元A1-4具有与第一实施例相同的配置。在第三实施例中的模型分析单元A1-1、桥接器布置单元A1-2和桥接器端口连接单元A1-4与第一实施例中的相同。
I/O端口设置单元A1-3b的过程将参照图13和14描述。
如图13所示，I/O端口设置单元A1-3从辅助存储设备130读取第二设置信息(a2)(步骤S31)。I/O端口设置单元A1-3b从主存储器120读取第二模型(m2)(步骤S32)。然后，I/O端口设置单元A1-3将控制器块(CNTR)的一个输入端口与虚拟ECU(vECU)的一个输入I/O端口相关联，并且对所有输入端口执行该关联(步骤S33)。
接下来，I/O端口设置单元A1-3将虚拟ECU(vECU)的输出I/O端口的数量(Nvop)与控制器块(CNTR)的输出端口的数量(Ncop)进行比较(步骤S3b1)。
当虚拟ECU(vECU)的输出I/O端口的数量(Nvop)等于或大于输出端口的数量(Ncop)时，I/O端口设置单元A1-3将控制器块(CNTR)的输出端口逐个地关联至虚拟ECU(vECU)的所有输出I/O端口(步骤S34)。I/O端口设置单元A1-3b输出关联结果作为第二结果信息(b2)(步骤S35)。顺便提及，第一实施例中的I/O端口设置单元A1-3的过程由步骤S31、S32、S33、S34和S35执行。
如果虚拟ECU(vECU)的输出I/O端口的数量(Nvop)小于输出端口数量(Ncop)，如图14所示，则I/O端口设置单元A1-3将变量(mcu)设置为1，并且设置要被用于变量(uaop)的输出I/O端口的数量(Ncop)(步骤S3b2)。
I/O端口设置单元A1-3将控制器块(CNTR)的输出端口逐个地关联至虚拟ECU(vECU)的所有输出I/O端口(步骤S3b3)。I/O端口设置单元A1-3将关联输出端口从未关联的输出端口的目标中排除。即，I/O端口设置单元A1-3从变量(uaop)中减去分配的虚拟ECU(vECU)的输出I/O端口的数量(Naop)(步骤S3b4)。
随后，I/O端口设置单元A1-3将变量(uaop)与“0”进行比较，以确定输出端口是否保持未关联(步骤S3b5)。
当存在未被映射的剩余输出端口(uaop＞0)时，I/O端口设置单元A1-3添加1个虚拟ECU(vECU)，并且对变量(mcu)加“1”(步骤S3b6)。I/O端口设置单元A1-3将控制器块(CNTR)的输出端口逐个地关联至添加的虚拟ECU(vECU)的所有输出I/O端口(步骤S3b3)。这样做直到所有输出端口都被映射到输出I/O端口为止。如果没有输出端口未被映射(uaop＝0)，则I/O端口设置单元A1-3将过程进行到图13所示的步骤S35。
当虚拟ECU(vECU)的可用输入I/O端口的数量对于MILS模型的输入端口的数量不足时配置vHILS的方法将参照图8和15描述。
如图8所示，当控制器块(CNTR)的输入端口和输出端口的数量为4x1个时，当虚拟ECU(vECU)的输入I/O端口的数量为2个时，输入I/O端口不足。
因此，当虚拟ECU(vECU)的输入I/O端口不足时，如图15所示，除了第一虚拟ECU(vECU1)之外，添加第二虚拟ECU(vECU2)。然后，添加的第二虚拟ECU(vECU2)的I/O端口也被一起使用，以消除I/O端口的短缺。
此处，第一虚拟ECU(vECU1)的两个输入I/O端口(I3、I4)经由输出桥接器连接至控制器块(CNTR)的两个输入端口(in3、in4)。第一虚拟ECU(vECU1)的四个输出I/O端口(O1至O4)经由输入桥接器连接至控制器块(CNTR)的四个输出端口(out1至out4)。第二虚拟ECU(vECU2)的两个输出I/O端口(I1、I2)经由输出桥接器连接至控制器块(CNTR)的两个输入端口(in1、in2)。
输入到第二虚拟ECU(vECU2)的I/O端口(IO)的两个信号由第一虚拟ECU(vECU1)通过第二虚拟ECU(vECU2)、LIN总线和第一虚拟ECU(vECU1)的LIN块处理。输入到第一虚拟ECU(vECU1)的I/O端口(IO)的两个信号在第一虚拟ECU(vECU1)中被处理。在第一虚拟ECU(vECU1)中处理的四个信号被输出到第一虚拟ECU(vECU1)的输出I/O端口(O1至O4)。
即使输入I/O端口不足，I/O端口设置单元A1-3b也执行与输出I/O端口不足时相同的处理，并且输出作为第三结果信息(b3)。
根据第三实施例，即使当出现虚拟ECU(vECU)的I/O端口短缺时，也可以自动消除I/O端口的短缺，可以减少处理I/O端口短缺时的处理工时。另外，在确定要被使用的ECU之前，要被使用的ECU的目标规范可以通过阐明研究中所需的I/O端口数量来确定。
[第三实施例的修改]
在第三实施例中，已经描述了当I/O端口的数量不足时，多个虚拟ECU(vECU)的I/O端口被一起使用的示例。如果存在多于一个受控对象(设备)，则可能期望特定设备由单个ECU控制。
例如，当多个控制对象需要同时操作时，ECU必须同时输出信号。如果存在多个这种组合或者等效或类似的受控对象，它们很可能在布线上彼此靠近地定位。另外，如果存在对控制对象的依赖性(如果控制对象具有优先级)，诸如在驱动多个控制对象中的某个控制对象之后驱动另一控制对象的情况，ECU必须维持定时间差并且输出信号。
在该修改中，在这些情况下，这些多个控制对象被优先分配给一个ECU。
当虚拟ECU(vECU)的可用输出I/O端口的数量对于MILS模型的输出端口的数量不足时配置vHILS的方法将参照图8和16描述。
如图8所示，当控制器块(CNTR)的输入端口和输出端口的数量为4x1个时，当虚拟ECU(vECU)的输出I/O端口的数量为2个时，输出I/O端口不足。此处，由图8中的虚线包围的第二设备块(PLNT2)和第四设备块(PLNT4)是具有优先级的控制对象。
因此，当虚拟ECU(vECU)的I/O端口不足时，考虑到图16所示的优先级，第二虚拟ECU(vECU2)和LIN总线被添加到第一虚拟ECU(vECU1)。所添加的第二虚拟ECU(vECU2)的I/O端口可以被一起使用，以消除I/O端口的短缺。
例如，在将虚拟ECU(vECU)的I/O端口映射到控制器块(CNTR)的输入端口和输出端口时，优先考虑将设备放置在ECU附近。例如，如图16所示，由于第二设备块(PLNT2)和第四设备块(PLNT4)被布置为彼此靠近，所以第二设备块(PLNT2)和第四设备块(PLNT4)由相同的第一虚拟ECU(vECU1)控制。由于第一设备块(PLNT1)和第三设备块(PLNT3)没有放置限制，第二设备块和第四设备块由第二虚拟ECU(vECU2)控制。
此处，第一虚拟ECU(vECU1)的四个输入I/O端口(I1至I4)经由输出桥接器连接至控制器块(CNTR)的四个输入端口(in1至in4)。第一虚拟ECU(vECU1)的两个输出I/O端口(O2、O4)经由输入桥接器连接至控制器块(CNTR)的两个输出端口(out2、out4)。第二虚拟ECU(vECU2)的两个输出I/O端口(O1、O3)经由输入桥接器连接至控制器块(CNTR)的一个输出端口(out1、out3)。
在第一虚拟ECU(vECU1)中处理的两个信号通过第一虚拟ECU(vECU1)的LIN块、LIN总线和第二虚拟ECU(vECU2)的LIN块中的LIN块输出到第二虚拟ECU(vECU2)的输出I/O端口(O1、O3)。
在第一虚拟ECU(vECU1)中处理的其他两个信号被输出到第一虚拟ECU(vECU1)的输出I/O端口(O2、O4)。
根据本修改的虚拟开发环境装置的配置和处理将参照图17描述。
该修改中的虚拟开发环境装置100的配置与第三实施例相同。然而，存储在主存储器120中的vHILS基础设施管理工具124包括MILS建模分析单元A1c。进一步地，除了MILS模型(m1)、第一设置信息(a1)和第二设置信息(a2)之外，第三设置信息(a3)被存储在辅助存储设备130中。第三设置信息(a3)是被优先分配给一个虚拟ECU(vECU)的I/O端口(即，控制器块(CNTR)的输出端口)的设备块(PLNT)的信息，也称为优选端口信息。
该修改中的MILS模型分析单元的配置参照图18描述。MILS模型分析单元A1c包括模型分析单元A1-1、桥接器布置单元A1-2、I/O端口设置单元A1-3c、和桥接器端口连接单元A1-4。第三实施例中的模型分析单元A1-1、桥接器布置单元A1-2和桥接器端口连接单元A1-4具有与第三实施例相同的配置。
该修改中的MILS建模分析单元A1c的过程将参照图18描述。
该修改中的模型分析单元A1-1、桥接器布置单元A1-2和桥接器端口连接单元A1-4与第一实施例相同。
I/O端口设置单元A1-3c的过程将参照图19和20描述。
如图19所示，该修改的步骤S31、S32、S33、S34、S35与第三实施例的过程相同。进一步地，如图20所示，该修改的步骤S3b2、S3b3、S3b4、S3b5和S3b6与第三实施例的过程相同。在下文中，与第三实施例不同的处理将被描述。
如图19所示，在稍后描述的步骤S3c3之前，I/O端口设置单元A1-3读取第三设置信息(a3)。
如图20所示，在步骤S3b2之后，I/O端口设置单元A1-3比较变量(mcu)和“1”(步骤S3c2)。在第一虚拟ECU(vECU)被指派给I/O端口时，I/O端口设置单元A1-3基于第三设置信息(a3)将不关联的输出端口指派给虚拟ECU(vECU)的所有输出I/O端口(步骤S3c3)。
当第二虚拟ECU和后续的虚拟ECU(vECU)被指派给I/O端口时，I/O端口设置单元A1-3将虚拟ECU(vECU)的所有输出I/O端口不支持的输出端口关联起来(步骤S3c3)。
例如，当多个设备彼此靠近时，通过使用相同的ECU控制它们，可以缩短安装ECU时的路线。因此，考虑到性能提高，诸如提高执行速度并且降低成本，I/O端口的短缺可以被消除。
用于执行在上述实施例中描述的处理的程序可以被记录在磁盘(诸如附接至计算机的HDD)、光盘(诸如CD)、磁光盘(诸如MO)以及非瞬态计算机可读记录介质(诸如固态存储器，诸如USB存储器)上，并且作为程序产品提供。备选地，可以通过在诸如内置在计算机中的硬盘等记录介质上记录来提供程序。程序也可以由通过网络下载来提供。
尽管已经基于实施例、示例和修改具体描述公开者所做的本公开，但是不用说，本公开不被限于上述实施例、示例和修改，并且可以在不脱离本发明的范围的情况下做出各种修改。

Claims (12)

1.一种虚拟开发环境装置，通过模拟MILS模型并且联合模拟虚拟ECU来执行vHILS，所述装置包括：
处理执行单元，包括中央处理单元和第一存储器；以及
第二存储器，用于存储：
所述MILS模型，包括控制器块和设备块，所述控制器块包括输入端口和输出端口，并且所述设备块要由所述控制器块控制；
第一设置信息，用于标识所述MILS模型中的控制器块；
程序，用于在执行所述虚拟ECU的模拟时实现要被使用的所述控制器块的功能；以及
第二设置信息，用于存储所述虚拟ECU中可用的I/O端口列表，
其中所述处理执行单元被配置为：
基于所述第一设置信息指定所述MILS模型中的控制器块；
布置桥接器，用于将所述输入端口和所述输出端口以及所述虚拟ECU的所述I/O端口连接至所标识的所述控制器块的所述输入端口和所述输出端口；以及
基于所述第二设置信息来连接所述桥接器和所述虚拟ECU的所述I/O端口。
2.根据权利要求1所述的虚拟开发环境装置，
其中所述虚拟ECU的所述I/O端口包括输入I/O端口和输出I/O端口，
其中所述处理执行单元被配置为：
生成所标识的所述控制器块的所述输入端口和所述输出端口的位置作为第一结果信息；
基于所述第一结果信息来生成其中所述桥接器被布置在所述输出端口和所述输入端口上的第二模型；
基于所述第二设置信息和所述第二模型，生成其中所述输入端口或所述输出端口与所述虚拟ECU的所述I/O端口相关联的第二结果信息；以及
基于所述第一结果信息和所述第二结果信息，生成vHILS模型，其中所述输入I/O端口和所述输出I/O端口与所述桥接器中的所述输入端口和所述输出端口分别连接。
3.根据权利要求2所述的虚拟开发环境装置，
其中所述处理执行单元被配置为：
基于所述第一设置信息来获取所述控制器块的块名称；
获取所述MILS模型中的所有块的所述块名称；以及
基于所获取的所述块名称来检索和指定所述MILS模型中的控制器块。
4.根据权利要求3所述的虚拟开发环境装置，
其中所述处理执行单元被配置为：
从所述第一结果信息获取所述控制器块的输出端口信息；
基于所获取的所述输出端口信息，将输入桥接器布置在所述控制器块的所述输出端口上；
从所述第一结果信息获取所述控制器块的输入端口信息；
基于所获取的所述输入端口信息，将输出桥接器布置在所述控制器块的所述输入端口上；以及
删除所述控制器块中的除了所述输入桥接器和所述输出桥接器之外的块，以生成所述第二模型。
5.根据权利要求4所述的虚拟开发环境装置，
其中所述处理执行单元被配置为：基于所述第二设置信息和所述第二模型，将所述输入端口与所述虚拟ECU的输入I/O端口相关联，并且通过将所述输出端口与所述虚拟ECU的输出I/O端口相关联来生成所述第二结果信息。
6.根据权利要求5所述的虚拟开发环境装置，
其中所述处理执行单元被配置为：
根据所述第二模型和所述第二结果信息获取输入I/O端口信息和输入端口名称；
基于所获取的所述输入I/O端口信息和所述输入端口名称，连接所述输出桥接器中的所述输入端口以及所述输入I/O端口；
从所述第二模型和所述第二结果信息中获取输出I/O端口信息和输出端口名称；以及
基于所获取的所述输出I/O端口信息和所述输出端口名称，连接所述输入桥接器中的所述输出端口以及所述输出I/O端口，以生成vHILS模型。
7.根据权利要求5所述的虚拟开发环境装置，
其中所述处理执行单元被配置为：
获取其中所述虚拟ECU的所述I/O端口与所述输入端口或所述输出端口相关联的所述关联信息；以及
基于所述关联信息来生成驱动器代码，所述驱动器代码用于初始化所述I/O端口。
8.根据权利要求7所述的虚拟开发环境装置，
其中所述关联信息是与所述输入端口相关联的输入I/O端口的名称和与所述输出端口相关联的输出I/O端口的名称，并且
其中所述处理执行单元被配置为：
基于所述输入I/O端口的所述名称，生成用于初始化所述输入I/O端口的输入驱动器代码；以及
基于所述输出I/O端口的所述名称，生成用于初始化所述输出I/O端口的输出驱动器代码。
9.根据权利要求2所述的虚拟开发环境装置，
其中，所述处理执行单元被配置为：
基于所述第二设置信息和所述第二模型，将所述输入端口与所述虚拟ECU的输入I/O端口相关联；
当所述虚拟ECU的输出I/O端口的数目小于输出端口的数目时，添加虚拟ECU；以及
基于所述第二设置信息和所述第二模型，将所述输出端口与所述虚拟ECU的所述输出I/O端口和所添加的所述虚拟ECU的所述输出I/O端口相关联，以生成所述第二结果信息。
10.根据权利要求9所述的虚拟开发环境装置，
其中所述第二存储器还存储第三设置信息，所述第三设置信息指定被优先连接至所述虚拟ECU的I/O端口的输出端口，并且
其中所述处理执行单元被配置为：通过基于所述第二设置信息、所述第二模型和所述第三设置信息将所述虚拟ECU的所述输出I/O端口和所添加的所述虚拟ECU的所述输出I/O端口相关联以生成所述第二结果信息。
11.一种在虚拟开发环境装置中被执行的方法，所述虚拟开发环境装置包括中央处理单元和存储器，对MILS模型的模拟和虚拟ECU的模拟的执行以协同执行vHILS，所述方法包括以下步骤：
将所述MILS模型存储在所述存储器中，所述MILS模型包括控制器块和设备块，所述控制器块包括输入端口和输出端口，所述设备块要由所述控制器块控制；所述存储器存储以下项：第一设置信息，用于指定MILS模型中的控制器块；程序，用于在执行所述虚拟ECU的模拟时实现要被使用的所述控制器块的功能；以及第二设置信息，描述了在所述虚拟ECU中可用的I/O端口列表；
基于所述第一设置信息来指定MILS模型中的控制器块；
布置桥接器，用于将所述输入端口和所述输出端口以及所述虚拟ECU的所述I/O端口连接至所标识的所述控制器块的所述输入端口和所述输出端口；以及
基于所述第二设置信息来连接所述桥接器和所述虚拟ECU的所述I/O端口。
12.一种非瞬态计算机可读记录介质，存储要在虚拟开发环境装置中被执行的程序，所述虚拟开发环境装置包括中央处理单元和存储器，并且通过模拟MILS模型并且联合模拟虚拟ECU来执行vHILS，所述存储器存储：所述MILS模型，包括控制器块和设备块，所述控制器块包括输入端口和输出端口，所述设备块要由所述控制器块控制；第一设置信息，用于标识所述MILS模式中的控制器块；程序，用于在执行所述虚拟ECU的模拟时实现要被使用的所述控制器块的功能；以及第二设置信息，描述在所述虚拟ECU中可用的I/O端口列表，所述程序执行包括以下步骤的方法：
基于所述第一设置信息来指定所述MILS模型中的控制器块；
布置桥接器，用于将所述输入端口和所述输出端口以及所述虚拟ECU的所述I/O端口连接至所标识的所述控制器块的所述输入端口和所述输出端口；以及
基于所述第二设置信息来连接所述桥接器和所述虚拟ECU的所述I/O端口。
CN202210774493.9A 2021-07-13 2022-07-01 虚拟开发环境装置、方法和记录介质 Pending CN115617009A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-116022 2021-07-13
JP2021116022A JP2023012395A (ja) 2021-07-13 2021-07-13 仮想開発環境装置、方法および記録媒体

Publications (1)

Publication Number Publication Date
CN115617009A true CN115617009A (zh) 2023-01-17

Family

ID=82399329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210774493.9A Pending CN115617009A (zh) 2021-07-13 2022-07-01 虚拟开发环境装置、方法和记录介质

Country Status (4)

Country Link
US (1) US11966718B2 (zh)
EP (1) EP4134861A3 (zh)
JP (1) JP2023012395A (zh)
CN (1) CN115617009A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230013854A1 (en) * 2021-07-13 2023-01-19 Renesas Electronics Corporation Virtual developmental environment apparatus, method, and recording medium

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102595323B1 (ko) * 2023-06-27 2023-10-31 주식회사 드림에이스 차량용 임베디드 시스템을 위한 가상 ecu 검증 시스템및 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9122460B2 (en) * 2008-08-28 2015-09-01 Red Hat, Inc. Application development using middleware platform
JP6692278B2 (ja) 2016-11-15 2020-05-13 ルネサスエレクトロニクス株式会社 演算装置及び仮想開発環境装置
JP2019086996A (ja) * 2017-11-07 2019-06-06 ルネサスエレクトロニクス株式会社 シミュレーション装置及びプログラム
EP3832517A1 (de) * 2019-12-02 2021-06-09 dspace digital signal processing and control engineering GmbH Computerimplementiertes verfahren zur einbindung mindestens eines signalwerts in einem virtuellen steuergerät
DE102019219067A1 (de) * 2019-12-06 2021-06-10 Volkswagen Aktiengesellschaft Verfahren zur automatischen Qualifizierung eines virtuellen Modells für eine Kraftfahrzeugkomponente
JP7336775B2 (ja) * 2021-03-19 2023-09-01 パナソニックＩｐマネジメント株式会社 検証システム、検証方法及びプログラム
CN112803563B (zh) * 2021-04-12 2021-07-06 成都市易冲半导体有限公司 用于低感量无线充电系统的低压启动电路及无线充电系统
JP2023012395A (ja) * 2021-07-13 2023-01-25 ルネサスエレクトロニクス株式会社 仮想開発環境装置、方法および記録媒体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230013854A1 (en) * 2021-07-13 2023-01-19 Renesas Electronics Corporation Virtual developmental environment apparatus, method, and recording medium
US11966718B2 (en) * 2021-07-13 2024-04-23 Renesas Electronics Corporation Virtual developmental environment apparatus, method, and recording medium

Also Published As

Publication number Publication date
EP4134861A2 (en) 2023-02-15
JP2023012395A (ja) 2023-01-25
US20230013854A1 (en) 2023-01-19
EP4134861A3 (en) 2023-03-22
US11966718B2 (en) 2024-04-23

Similar Documents

Publication Publication Date Title
US11966718B2 (en) Virtual developmental environment apparatus, method, and recording medium
US5164911A (en) Schematic capture method having different model couplers for model types for changing the definition of the schematic based upon model type selection
JP6289751B2 (ja) プログラム生成装置、プログラム生成方法及びプログラム生成プログラム
CN113127150B (zh) 云原生系统的快速部署方法、装置、电子设备和存储介质
US20240004688A1 (en) Control system and control method
US20190102149A1 (en) Method for providing an integrated process for control unit development and a simulation device for control unit development
JP6996629B2 (ja) 検証自動化装置、検証自動化方法、およびプログラム
CN111142421A (zh) 工程装置、工程装置的控制方法以及存储介质
CN105045635A (zh) 配置表文件的生成方法
CN116542207A (zh) 电路版图的生成方法、装置、设备及存储介质
US10055363B2 (en) Method for configuring an interface unit of a computer system
JP2022136983A (ja) システム試験手順を使用する統合試験手順の自動生成
US7028283B1 (en) Method of using a hardware library in a programmable logic device
JP7062793B2 (ja) 回路配線記憶方法、ｆｐｇａシステムおよび記憶媒体
CN116157774A (zh) 用于在云计算环境中提供工业设备的工程的方法和系统
Charaf et al. Amah-flex: A modular and highly flexible tool for generating relocatable systems on fpgas
CN107239305A (zh) 用于现场可编程门阵列芯片文件加载的系统及方法
KR102360330B1 (ko) 차량의 통합제어유닛 구현 방법 및 그 장치
CN111338761A (zh) 一种51单片机虚拟中断控制器及实现方法
US20210141710A1 (en) Development support device
US12039298B2 (en) Method for configuring model components of a system model
CN117251118B (zh) 支持虚拟NVMe仿真与集成方法及系统
KR101628694B1 (ko) 오토사 기반 ｅｃｕ의 소프트웨어 컴포넌트에 대한 플랫뷰 생성 방법
CN111953511B (zh) 目标成像处理的半实物仿真系统的仿真网络组网方法及系统
JP5906800B2 (ja) Ｌｓｉモデルの記述ファイル、シミュレーションシステム、デバッグ方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination