CN115602556A - 一种芯片键合方法及半导体芯片结构 - Google Patents

一种芯片键合方法及半导体芯片结构 Download PDF

Info

Publication number
CN115602556A
CN115602556A CN202110777040.7A CN202110777040A CN115602556A CN 115602556 A CN115602556 A CN 115602556A CN 202110777040 A CN202110777040 A CN 202110777040A CN 115602556 A CN115602556 A CN 115602556A
Authority
CN
China
Prior art keywords
substrate
contact pad
chip
groove
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110777040.7A
Other languages
English (en)
Inventor
张志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110777040.7A priority Critical patent/CN115602556A/zh
Priority to PCT/CN2021/110002 priority patent/WO2023279460A1/zh
Priority to US17/650,851 priority patent/US20230011840A1/en
Publication of CN115602556A publication Critical patent/CN115602556A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请实施例公开了一种芯片键合方法和半导体芯片结构，所述方法包括：提供第一芯片；第一芯片包括第一接触垫；第一接触垫包括第一部分和第二部分，第一部分低于第一衬底的第一表面，第二部分高于第一衬底的第一表面，以形成呈台阶状的第一接触垫；提供第二芯片；第二芯片包括第二接触垫；第二接触垫包括第三部分和第四部分，第三部分低于第二衬底的第三表面，第四部分高于第二衬底的第三表面，以形成呈台阶状的第二接触垫；将第一芯片和第二芯片进行键合，其中，第一芯片的第一部分和第二部分分别与第二芯片的第四部分和第三部分接触。

Description

一种芯片键合方法及半导体芯片结构
技术领域
本申请涉及芯片封装制程技术领域，尤其涉及一种芯片键合方法及半导体芯片结构。
背景技术
在集成电路制造过程中，对多个芯片进行堆叠并建立机械连接和电连接是减小集成电路体积的重要方法。现行的做法通常先对需要堆叠的各芯片制作TSV(ThroughSilicon Vias，硅通孔)，然后形成每个TSV的接触垫，最后使用芯片对芯片或芯片对晶圆的方式进行定位键合，利用各接触垫和TSV实现上层芯片和下层芯片的电连接。目前，如何高效、高质量实现晶圆或芯片键合成为重要研究方向。
发明内容
有鉴于此，本申请实施例提供一种芯片键合方法及半导体芯片结构。
根据本申请实施例的第一方面，提供了一种芯片键合方法，所述方法包括：
提供第一芯片；所述第一芯片包括第一衬底，所述第一衬底包括相对的第一表面和第二表面；所述第一芯片还包括位于第一表面一侧的所述第一衬底内的第一凹槽，以及位于所述第一凹槽内的第一接触垫；所述第一接触垫包括第一部分和第二部分，所述第一部分低于所述第一衬底的第一表面，所述第二部分高于所述第一衬底的第一表面，以形成呈台阶状的所述第一接触垫；
提供第二芯片；所述第二芯片包括第二衬底，所述第二衬底包括相对的第三表面和第四表面；所述第二芯片还包括位于第三表面一侧的所述第二衬底内的第二凹槽，以及位于所述第二凹槽内的第二接触垫；所述第二接触垫包括第三部分和第四部分，所述第三部分低于所述第二衬底的第三表面，所述第四部分高于所述第二衬底的第三表面，以形成呈台阶状的所述第二接触垫；
将所述第一芯片和所述第二芯片进行键合，其中，所述第一芯片的第一部分和第二部分分别与所述第二芯片的第四部分和第三部分接触。
在一些实施例中，所述方法还包括：
将所述第一芯片和所述第二芯片进行键合后，在所述第一接触垫和所述第二接触垫之间形成空隙。
在一些实施例中，所述第一接触垫的第二部分高于所述第一衬底的第一表面的部分在靠近所述第一衬底一侧呈圆弧状；
所述第二接触垫的第四部分高于所述第二衬底的第三表面的部分在靠近所述第二衬底一侧呈圆弧状。
在一些实施例中，所述第一芯片还包括第一通孔结构，所述第一通孔结构位于所述第一衬底的第二表面一侧的所述第一衬底内；沿垂直于所述第一衬底平面方向的投影中，所述空隙的投影图像落在所述第一通孔结构的投影图像内；
所述第二芯片还包括第二通孔结构，所述第二通孔结构位于所述第二衬底的第四表面一侧的所述第二衬底内；沿垂直于所述第二衬底平面方向的投影中，所述空隙的投影图像落在所述第二通孔结构的投影图像内。
在一些实施例中，在垂直于所述第一衬底平面方向的投影中，所述第一通孔结构的投影图像落在所述第一接触垫的投影图像内；
在垂直于所述第二衬底平面方向的投影中，所述第二通孔结构的投影图像落在所述第二接触垫的投影图像内。
在一些实施例中，在垂直于所述第一衬底平面方向的投影中，所述第一接触垫的形状为圆形或矩形；
在垂直于所述第二衬底平面方向的投影中，所述第二接触垫的形状为圆形或矩形。
在一些实施例中，沿所述台阶延伸的方向，所述第一部分的宽度大于所述第一接触垫的宽度的一半；所述第三部分的宽度大于所述第二接触垫的宽度的一半。
在一些实施例中，所述第二部分高于所述第一部分的部分的高度范围为100nm-500nm；
所述第四部分高于所述第三部分的部分的高度范围为100nm-500nm。
在一些实施例中，所述提供第一芯片，包括：
形成第一衬底，所述第一衬底包括第一基板、贯穿所述第一基板的第一通孔结构，以及覆盖所述第一基板和所述第一通孔结构上表面的第一介质层；
刻蚀所述第一衬底形成第一凹槽，所述第一凹槽位于所述第一通孔结构的上方；
填充所述第一凹槽，形成第一接触垫预层；
刻蚀部分所述第一接触垫预层，形成第一接触垫；
所述提供第二芯片，包括：
形成第二衬底，所述第二衬底包括第二基板、贯穿所述第二基板的第二通孔结构，以及覆盖所述第二基板和所述第二通孔结构上表面的第二介质层；
刻蚀所述第二衬底形成第二凹槽，所述第二凹槽位于所述第二通孔结构的上方；
填充所述第二凹槽，形成第二接触垫预层；
刻蚀部分所述第二接触垫预层，形成第二接触垫。
在一些实施例中，将所述第一芯片和所述第二芯片进行键合；包括：将所述第一芯片和所述第二芯片以镜射方式进行上下键合。
在一些实施例中，所述在所述第一接触垫和所述第二接触垫之间形成空隙，包括：在第一接触垫的第二部分和第二接触垫的第四部分之间形成空隙。
根据本申请实施例的第二方面，提供一种半导体芯片结构，所述半导体芯片包括：
第一芯片，所述第一芯片包括第一衬底，所述第一衬底包括相对的第一表面和第二表面；所述第一芯片还包括位于第一表面一侧的所述第一衬底内的第一凹槽，以及位于所述第一凹槽内的第一接触垫；
第二芯片，所述第二芯片包括第二衬底，所述第二衬底包括相对的第三表面和第四表面；所述第二芯片还包括位于第三表面一侧的第二衬底内的第二凹槽，以及位于所述第二凹槽内的第二接触垫；
所述第一芯片的第一接触垫与所述第二芯片的第二接触垫接触，并在所述第一接触垫和所述第二接触垫之间形成有空隙。
在一些实施例中，所述第一接触垫凸出于所述第一衬底的第一表面的部分在靠近所述第一衬底一侧呈圆弧状；所述第二接触垫凸出于所述第二衬底的第三表面的部分在靠近所述第二衬底一侧呈圆弧状。
在一些实施例中，所述第一芯片还包括第一通孔结构，所述第一通孔结构位于所述第一衬底的第二表面一侧的所述第一衬底内；在垂直于所述第一衬底平面方向的投影中，所述空隙的投影图像落在所述第一通孔结构的投影图像内；
所述第二芯片还包括第二通孔结构，所述第二通孔结构位于所述第二衬底的第四表面一侧的所述第二衬底内；在垂直于所述第二衬底平面方向的投影中，所述空隙的投影图像落在所述第二通孔结构的投影图像内。
在一些实施例中，在垂直于所述第一衬底平面方向的投影中，所述第一通孔结构的投影图像落在所述第一接触垫的投影图像内；
在垂直于所述第二衬底平面方向的投影中，所述第二通孔结构的投影图像落在所述第二接触垫的投影图像内。
在一些实施例中，在垂直于所述第一衬底平面方向的投影中，所述第一接触垫的形状为圆形或矩形；
在垂直于所述第二衬底平面方向的投影中，所述第二接触垫的形状为圆形或矩形。
本申请实施例中，通过将第一芯片的第一接触垫和第二芯片的第二接触垫都设计成呈台阶状的接触垫，利用具有高低落差的接触垫作为键合时的接合面,能够形成互锁结构，防止在键合过程中出现位移，以提高整体可靠性，此外在本申请的一些实施例中，在第一接触垫和所述第二接触垫之间形成较大的空隙。如此，能够增加接触垫接合时金属热膨胀的空隙缓冲区，减小金属热膨胀引起的键合脱层问题，同时台阶状的接触垫也可提高键合后两芯片连接的效果。
附图说明
图1a为相关技术中的半导体芯片结构键合的过程示意图；
图1b至图1c为相关技术中的半导体芯片结构的剖面示意图；
图2为本申请实施例提供的芯片键合方法的流程示意图；
图3a至3h为本申请实施例提供的芯片键合方法在键合过程中的器件结构示意图；
图4a至图4b为本申请实施例提供的半导体芯片结构的第一芯片的俯视图；
图5a和图5b为本申请实施例提供的第一芯片的第二部分的局部放大图。
附图标记说明：
1-接触垫；2-通孔结构；
10-第一衬底；101-第一基板；102-第一介质层；103-第一凹槽；104-第一表面；105-第二表面；
11-第一通孔结构；111-第一导电层；112-第一绝缘层；
12-第一接触垫预层；120-第一接触垫；121-第一部分；122-第二部分；
13-第一掩膜层；
20-第二衬底；201-第二基板；202-第二介质层；204-第三表面；205-第四表面；
21-第二通孔结构；211-第二导电层；212-第二绝缘层；
220-第二接触垫；221-第三部分；222-第四部分；
30-空隙。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本申请，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。
在相关技术中，图1a为相关技术中的半导体芯片结构键合的过程示意图，芯片异质键合(Hybrid bonding)时需控制接触垫1的接触面的深度，但是接触垫1的深度需控制在1nm～5nm，相当难控制。通孔结构2的背面通孔显露装置制造流程容易发生背面CMP控制稳定性问题，从而导致异质键合时，两芯片的接触垫1之间的连接出现问题。例如，如图1b所示，接触垫1的深度过深，导致接触垫之间形成开路；或者，如图1c所示，接触垫1的深度过浅，接触垫里的材料由键合面挤压出来，造成键合分离或是与邻近的接触垫接触，形成短路。
基于此，本申请实施例提供了一种芯片键合方法。具体请参见附图2，如图所示，所述方法包括以下步骤：
步骤201：提供第一芯片；所述第一芯片包括第一衬底，所述第一衬底包括相对的第一表面和第二表面；所述第一芯片还包括位于第一表面一侧的所述第一衬底内的第一凹槽，以及位于所述第一凹槽内的第一接触垫；所述第一接触垫包括第一部分和第二部分，所述第一部分低于所述第一衬底的第一表面，所述第二部分高于所述第一衬底的第一表面，以形成呈台阶状的所述第一接触垫；
步骤202：提供第二芯片；所述第二芯片包括第二衬底，所述第二衬底包括相对的第三表面和第四表面；所述第二芯片还包括位于第三表面一侧的所述第二衬底内的第二凹槽，以及位于所述第二凹槽内的第二接触垫；所述第二接触垫包括第三部分和第四部分，所述第三部分低于所述第二衬底的第三表面，所述第四部分高于所述第二衬底的第三表面，以形成呈台阶状的所述第二接触垫；
步骤203：将所述第一芯片和所述第二芯片进行键合，其中，所述第一芯片的第一部分和第二部分分别与所述第二芯片的第四部分和第三部分接触，并在所述第一接触垫和所述第二接触垫之间形成空隙。
下面结合具体实施例对本申请实施例提供的芯片键合方法再作进一步详细的说明。
图3a至3h为本申请实施例提供的芯片键合方法在键合过程中的器件结构示意图。
首先，如图3a至3f，执行步骤201，提供第一芯片。
在一实施例中，所述第一芯片包括第一衬底10。这里，所述第一衬底可以为单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)，或绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。
先参见图3a，所述第一衬底10包括第一基板101、贯穿所述第一基板101的第一通孔结构11。
在实际操作中，在形成贯穿所述第一基板101的第一通孔结构11之前，所述方法还包括：对所述第一基板101的下表面进行研磨，以对所述第一基板101进行减薄。
接着，从所述第一基板101的上表面刻蚀所述第一基板101形成第一通孔(图中未显示)。
具体的，可以先在第一基板101的上表面生长一层掩膜层，接着对该掩膜层进行图案化，以在掩膜层上显示出要刻蚀的第一通孔图形，可以通过光刻工艺对该掩膜层进行图案化。该掩膜层可以是光致抗蚀剂掩模或者基于光刻掩模进行图案化的硬掩模；当该掩膜层是光致抗蚀剂掩模时，具体通过曝光、显影和去胶等步骤对该掩膜层进行图案化。接着按照要刻蚀的通孔图形刻蚀出贯穿第一基板的第一通孔。
然后，在第一通孔的侧壁上形成第一绝缘层112。所述第一绝缘层112的材料可包括但不限于氧化硅或氮化硅等相关集成电路绝缘材料。
而后，在第一绝缘层形成之后还需依次形成阻挡层、籽晶层(图中未示出)，其中阻挡层材料为Ta、TaN、Ti、TiN中一种或者任意几种组合，籽晶层材料为铜，其厚度为1nm-10nm，在所述第一绝缘层112的侧壁上填充导电材料形成贯穿所述第一基板101的第一导电层111。所述第一导电层111的材料可包括铜或钨等相关集成电路导电材料。
接着，参见图3b，形成覆盖所述第一基板101和所述第一通孔结构11上表面的第一介质层102。所述第一基板101和所述第一介质层102构成第一衬底10。
所述第一衬底10包括相对的第一表面104和第二表面105。所述第一表面为所述第一介质层102的上表面，所述第二表面为所述第一基板101的下表面。
接着，参见图3c，刻蚀所述第一衬底10形成第一凹槽103，所述第一凹槽103位于所述第一通孔结构11的上方。
在一实施例中，所述刻蚀所述第一衬底10形成第一凹槽103，具体包括：刻蚀所述第一介质层102形成第一凹槽103。
在另一实施例中，可以不形成第一介质层，而直接对第一基板101进行刻蚀，形成第一凹槽，所述第一凹槽暴露所述第一通孔结构。具体地，对第一基板进行刻蚀，形成第一凹槽，包括：从第一基板的上表面刻蚀去除部分第一基板和部分第一通孔结构，形成第一凹槽。
在此实施例中，所述第一表面为所述第一基板101的上表面，所述第二表面为所述第一基板101的下表面。
接着，参见图3d，填充所述第一凹槽103，形成第一接触垫预层12。
在实际操作中，可通过溅射或电镀等方法形成第一接触垫预层12。
所述第一接触垫预层12的上表面高于所述第一衬底10的第一表面104。
接着，参见图3e和3f，刻蚀部分所述第一接触垫预层12，形成第一接触垫120。
具体地，可以先在所述第一衬底10的第一表面104和部分所述第一接触垫预层12上生长一层第一掩膜层13，接着对所述第一掩膜层13进行图案化，以在第一掩膜层13上暴露出要去除的第一接触垫图形，可以通过光刻工艺对第一掩膜层进行图案化。第一掩膜层可以是光致抗蚀剂掩模或者基于光刻掩模进行图案化的硬掩模；当第一掩膜层是光致抗蚀剂掩模时，具体通过曝光、显影和去胶等步骤对第一掩膜层进行图案化，接着按照要刻蚀的第一接触垫图形刻蚀出第一接触垫120。
这里，例如可以采用湿法或干法刻蚀工艺形成第一接触垫120。
最后，去除第一掩膜层13，形成第一芯片。
所述第一芯片包括位于第一表面104一侧的所述第一衬底10内的第一凹槽103，以及位于所述第一凹槽103内的第一接触垫120；所述第一接触垫120包括第一部分121和第二部分122，所述第一部分121低于所述第一衬底10的第一表面104，所述第二部分122高于所述第一衬底10的第一表面104，以形成呈台阶状的所述第一接触垫120。
接着，如图3g所示，执行步骤202，提供第二芯片。
需要说明的是，在对第一芯片和第二芯片进行键合之前，第一芯片和第二芯片的制作步骤基本相同，因此图3a至图3f只示出了第一芯片的制作步骤，第二芯片的制作步骤可以参考第一芯片的示意图。
在一实施例中，所述第二芯片包括第二衬底20。这里，所述第二衬底可以为单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)，或绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。
所述第二衬底20包括第二基板201、贯穿所述第二基板201的第二通孔结构21。
在实际操作中，在形成贯穿所述第二基板201的第二通孔结构21之前，所述方法还包括：对所述第二基板201的下表面进行研磨，以对所述第二基板201进行减薄。
接着，从所述第二基板201的上表面刻蚀所述第二基板201形成第二通孔。
具体的，可以先在第二基板201的上表面生长一层掩膜层，接着对该掩膜层进行图案化，以在掩膜层上显示出要刻蚀的第二通孔图形，可以通过光刻工艺对该掩膜层进行图案化。该掩膜层可以是光致抗蚀剂掩模或者基于光刻掩模进行图案化的硬掩模；当该掩膜层是光致抗蚀剂掩模时，具体通过曝光、显影和去胶等步骤对该掩膜层进行图案化。接着按照要刻蚀的通孔图形刻蚀出贯穿第二基板的第二通孔。
然后，在第二通孔的侧壁上形成第二绝缘层212。所述第二绝缘层212的材料可包括但不限于氧化硅或氮化硅等相关集成电路绝缘材料。
而后，在第二绝缘层形成之后还需依次形成阻挡层、籽晶层(图中未示出)，其中阻挡层材料为Ta、TaN、Ti、TiN中一种或者任意几种组合，籽晶层材料为铜，其厚度为1nm-10nm，在所述第二绝缘层212的侧壁上填充导电材料形成贯穿所述第二基板201的第二导电层211。所述第二导电层211的材料可包括铜或钨等相关集成电路导电材料。
接着，形成覆盖所述第二基板201和所述第二通孔结构21上表面的第二介质层202。
所述第二衬底20包括相对的第三表面204和第四表面205。所述第三表面为所述第二介质层202的上表面，所述第四表面为所述第二基板201的下表面。
接着，刻蚀所述第二衬底20形成第二凹槽，所述第二凹槽位于所述第二通孔结构21的上方。
在一实施例中，所述刻蚀所述第二衬底20形成第二凹槽，具体包括：刻蚀所述第二介质层202形成第二凹槽。
在另一实施例中，可以不形成第二介质层，而直接对第二基板201进行刻蚀，形成第二凹槽，所述第二凹槽暴露所述第二通孔结构。具体地，对第二基板进行刻蚀，形成第二凹槽，包括：从第二基板的上表面刻蚀去除部分第二基板和部分第二通孔结构，形成第二凹槽。
在此实施例中，所述第三表面为所述第二基板201的上表面，所述第四表面为所述第二基板201的下表面。
接着，填充所述第二凹槽，形成第二接触垫预层。
在实际操作中，可通过溅射或电镀等方法形成第二接触垫预层。
所述第二接触垫预层的上表面高于所述第二衬底20的第三表面204。
接着，刻蚀部分所述第二接触垫预层，形成第二接触垫220。
具体地，可以先在所述第二衬底20的第三表面204和部分所述第二接触垫预层上生长一层第二掩膜层，接着对所述第二掩膜层进行图案化，以在第二掩膜层上显示出要刻蚀的第二接触垫图形，可以通过光刻工艺对第二掩膜层进行图案化。第二掩膜层可以是光致抗蚀剂掩模或者基于光刻掩模进行图案化的硬掩模；当第二掩膜层是光致抗蚀剂掩模时，具体通过曝光、显影和去胶等步骤对第二掩膜层进行图案化，接着按照要刻蚀的第二接触垫图形刻蚀出第二接触垫220。
这里，例如可以采用湿法或干法刻蚀工艺形成第二接触垫220。
最后，去除第二掩膜层，形成第二芯片。
所述第二芯片包括位于第三表面204一侧的所述第二衬底20内的第二凹槽，以及位于所述第二凹槽内的第二接触垫220；所述第二接触垫包括第三部分221和第四部分222，所述第三部分221低于所述第二衬底20的第三表面204，所述第四部分222高于所述第二衬底20的第三表面204，以形成呈台阶状的所述第二接触垫220。
接着，如图3h所示，执行步骤203，将所述第一芯片和所述第二芯片进行键合，其中，所述第一芯片的第一部分121和第二部分122分别与所述第二芯片的第四部分222和第三部分221接触。
本申请实施例提供的键合方法通过将第一芯片的第一接触垫和第二芯片的第二接触垫都设计成呈台阶状的接触垫，利用具有高低落差的接触垫作为键合时的接合面，能够形成互锁结构，防止在键合过程中出现位移，以提高整体可靠性，同时台阶状的接触垫还能够提高键合后两芯片连接的效果。另外，与相关技术中深度需控制在1nm～5nm的窄工艺窗口相比，本申请通过具有高低落差的接触垫的设计，不需要严格控制尺寸到纳米量级，拓宽了工艺窗口，降低了工艺难度，提高了工艺效率和成品率。
在一实施例中，所述方法还包括：将所述第一芯片和所述第二芯片进行键合后，在所述第一接触垫120和所述第二接触垫220之间形成空隙30。
本申请实施例中，能够在第一接触垫和所述第二接触垫之间形成较大的空隙。所述空隙能够增加接触垫接合时金属热膨胀的空隙缓冲区，从而减小金属热膨胀引起的键合脱层问题。
在一实施例中，所述第一接触垫120的第二部分122高于所述第一衬底10的第一表面104的部分在靠近所述第一衬底10一侧呈圆弧状。
所述第二接触垫220的第四部分222高于所述第二衬底20的第三表面204的部分在靠近所述第二衬底20一侧呈圆弧状。如此，相比于直角形状，圆弧状可在后续进行键合时，即使发生膨胀挤压，也可因其圆弧状结构圆滑的特性，避免撑裂第一衬底和第二衬底。
图5a和图5b为本申请实施例提供的第一芯片的第二部分的局部放大图。
所述第二部分122中呈圆弧状的部分可如图5a所示，不延伸至第一衬底10的内侧壁，也可如图5b所示，延伸至所述第一衬底10的内侧壁。需要说明的是，第四部分222的形状与第二部分122的形状相同。
在一实施例中，在垂直于所述第一衬底10平面方向的投影中，所述第一接触垫120的形状为圆形或矩形。
在垂直于所述第二衬底20平面方向的投影中，所述第二接触垫220的形状为圆形或矩形。
具体地，如图4a和图4b所示，在图4a所示的实施例中，在垂直于所述第一衬底10平面方向的投影中，所述第一接触垫120的形状为圆形；在图4b所示的实施例中，在垂直于所述第一衬底10平面方向的投影中，所述第一接触垫120的形状为矩形。需要说明的是，第二接触垫220的形状与第一接触垫120的形状相同。
需要说明的是，所述第一接触垫和所述第二接触垫的形状可以为圆形或矩形，但不限于圆形或矩形，实际操作中，所述第一接触垫和所述第二接触垫的形状可由光刻工艺决定。
在一实施例中，沿所述台阶延伸的方向，所述第一部分121的宽度大于所述第一接触垫120的宽度的一半。当所述第一接触垫120的形状为圆形时，所述第一接触垫120的最大宽度定义为所述第一部分121的宽度，所述第一接触垫120的最大宽度定义为所述第一接触垫120的宽度。
沿所述台阶延伸的方向，所述第三部分221的宽度大于所述第二接触垫220的宽度的一半。当所述第二接触垫220的形状为圆形时，所述第二接触垫220的最大宽度定义为所述第三部分221的宽度，所述第二接触垫220的最大宽度定义为所述第二接触垫220的宽度。
在一实施例中，所述第二部分122高于所述第一部分121的部分的高度范围为100nm-500nm。具体地，参见图3f，即图中h1的高度范围为100nm-500nm。
所述第四部分222高于所述第三部分221的部分的高度范围为100nm-500nm。具体地，参见图3g，即图中h2的高度范围为100nm-500nm。
在一实施例中，所述第一芯片包括第一通孔结构11，所述第一通孔结构11位于所述第一衬底10的第二表面105一侧的所述第一衬底10内；沿垂直于所述第一衬底10平面方向的投影中，所述空隙30的投影图像落在所述第一通孔结构11的投影图像内。
所述第二芯片包括第二通孔结构21，所述第二通孔结构21位于所述第二衬底20的第四表面205一侧的所述第二衬底20内；沿垂直于所述第二衬底20平面方向的投影中，所述空隙30的投影图像落在所述第二通孔结构21的投影图像内。
需要解释的是，衬底上表面和下表面所在的面，或者严格意义上讲衬底厚度方向上的中心面，即确定为衬底平面。
在一实施例中，在垂直于所述第一衬底10平面方向的投影中，所述第一通孔结构11的投影图像落在所述第一接触垫120的投影图像内；
在垂直于所述第二衬底20平面方向的投影中，所述第二通孔结构21的投影图像落在所述第二接触垫220的投影图像内。
在一实施例中，将所述第一芯片和所述第二芯片进行键合；包括：将所述第一芯片和所述第二芯片以镜射方式进行上下键合。
在一实施例中，所述在所述第一接触垫120和所述第二接触垫220之间形成空隙30，包括：在第一接触垫120的第二部分122和第二接触垫220的第四部分222之间形成空隙30。
本申请实施例还提供了一种半导体芯片结构，如图3h所示，所述半导体芯片结构包括：
第一芯片，所述第一芯片包括第一衬底10，所述第一衬底10包括相对的第一表面104和第二表面105；所述第一芯片还包括位于第一表面104一侧的所述第一衬底10内的第一凹槽103，以及位于所述第一凹槽103内的第一接触垫120；
第二芯片，所述第二芯片包括第二衬底20，所述第二衬底20包括相对的第三表面204和第四表面205；所述第二芯片还包括位于第三表面204一侧的第二衬底20内的第二凹槽，以及位于所述第二凹槽内的第二接触垫220；
所述第一芯片的第一接触垫120与所述第二芯片的第二接触垫220接触，并在所述第一接触垫120和所述第二接触垫220之间形成有空隙30。
在一实施例中，所述第一接触垫120凸出于所述第一衬底10的第一表面104的部分在靠近所述第一衬底10一侧呈圆弧状。
所述第二接触垫220凸出于所述第二衬底20的第三表面204的部分在靠近所述第二衬底20一侧呈圆弧状。如此，相比于直角形状，圆弧状可在后续进行键合时，即使发生膨胀挤压，也可因其圆弧状结构圆滑的特性，避免撑裂第一衬底和第二衬底。
所述第一接触垫120中呈圆弧状的部分可如图5a所示，不延伸至第一衬底10的内侧壁，也可如图5b所示，延伸至所述第一衬底10的内侧壁。
在一实施例中，所述第一芯片还包括第一通孔结构11，所述第一通孔结构11位于所述第一衬底10的第二表面105一侧的所述第一衬底10内；在垂直于所述第一衬底10平面方向的投影中，所述空隙30的投影图像落在所述第一通孔结构11的投影图像内；
所述第二芯片还包括第二通孔结构21，所述第二通孔结构21位于所述第二衬底20的第四表面205一侧的所述第二衬底20内；在垂直于所述第二衬底20平面方向的投影中，所述空隙30的投影图像落在所述第二通孔结构21的投影图像内。
在一实施例中，在垂直于所述第一衬底10平面方向的投影中，所述第一通孔结构11的投影图像落在所述第一接触垫120的投影图像内；
在垂直于所述第二衬底20平面方向的投影中，所述第二通孔结构21的投影图像落在所述第二接触垫220的投影图像内。
在一实施例中，在垂直于所述第一衬底10平面方向的投影中，所述第一接触垫120的形状为圆形或矩形；
在垂直于所述第二衬底20平面方向的投影中，所述第二接触垫220的形状为圆形或矩形。
具体地，如图4a和图4b所示，在图4a所示的实施例中，在垂直于所述第一衬底10平面方向的投影中，所述第一接触垫120的形状为圆形；在图4b所示的实施例中，在垂直于所述第一衬底10平面方向的投影中，所述第一接触垫120的形状为矩形。需要说明的是，第二接触垫220的形状与第一接触垫120的形状相同。
需要说明的是，所述第一接触垫和第二接触垫的形状可以为圆形或矩形，但不限于圆形或矩形，实际操作中，所述第一接触垫和第二接触垫的形状可由光刻工艺决定。
以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (16)

1.一种芯片键合方法，其特征在于，包括：
提供第一芯片；所述第一芯片包括第一衬底，所述第一衬底包括相对的第一表面和第二表面；所述第一芯片还包括位于第一表面一侧的所述第一衬底内的第一凹槽，以及位于所述第一凹槽内的第一接触垫；所述第一接触垫包括第一部分和第二部分，所述第一部分低于所述第一衬底的第一表面，所述第二部分高于所述第一衬底的第一表面，以形成呈台阶状的所述第一接触垫；
提供第二芯片；所述第二芯片包括第二衬底，所述第二衬底包括相对的第三表面和第四表面；所述第二芯片还包括位于第三表面一侧的所述第二衬底内的第二凹槽，以及位于所述第二凹槽内的第二接触垫；所述第二接触垫包括第三部分和第四部分，所述第三部分低于所述第二衬底的第三表面，所述第四部分高于所述第二衬底的第三表面，以形成呈台阶状的所述第二接触垫；
将所述第一芯片和所述第二芯片进行键合，其中，所述第一芯片的第一部分和第二部分分别与所述第二芯片的第四部分和第三部分接触。
2.根据权利要求1所述的方法，其特征在于，还包括：
将所述第一芯片和所述第二芯片进行键合后，在所述第一接触垫和所述第二接触垫之间形成空隙。
3.根据权利要求1所述的方法，其特征在于，
所述第一接触垫的第二部分高于所述第一衬底的第一表面的部分在靠近所述第一衬底一侧呈圆弧状；
所述第二接触垫的第四部分高于所述第二衬底的第三表面的部分在靠近所述第二衬底一侧呈圆弧状。
4.根据权利要求2所述的方法，其特征在于，
所述第一芯片还包括第一通孔结构，所述第一通孔结构位于所述第一衬底的第二表面一侧的所述第一衬底内；沿垂直于所述第一衬底平面方向的投影中，所述空隙的投影图像落在所述第一通孔结构的投影图像内；
所述第二芯片还包括第二通孔结构，所述第二通孔结构位于所述第二衬底的第四表面一侧的所述第二衬底内；沿垂直于所述第二衬底平面方向的投影中，所述空隙的投影图像落在所述第二通孔结构的投影图像内。
5.根据权利要求4所述的方法，其特征在于，
在垂直于所述第一衬底平面方向的投影中，所述第一通孔结构的投影图像落在所述第一接触垫的投影图像内；
在垂直于所述第二衬底平面方向的投影中，所述第二通孔结构的投影图像落在所述第二接触垫的投影图像内。
6.根据权利要求1所述的方法，其特征在于，
在垂直于所述第一衬底平面方向的投影中，所述第一接触垫的形状为圆形或矩形；
在垂直于所述第二衬底平面方向的投影中，所述第二接触垫的形状为圆形或矩形。
7.根据权利要求1所述的方法，其特征在于，
沿所述台阶延伸的方向，所述第一部分的宽度大于所述第一接触垫的宽度的一半；所述第三部分的宽度大于所述第二接触垫的宽度的一半。
8.根据权利要求7所述的方法，其特征在于，
所述第二部分高于所述第一部分的部分的高度范围为100nm-500nm；
所述第四部分高于所述第三部分的部分的高度范围为100nm-500nm。
9.根据权利要求1所述的方法，其特征在于，
所述提供第一芯片，包括：
形成第一衬底，所述第一衬底包括第一基板、贯穿所述第一基板的第一通孔结构，以及覆盖所述第一基板和所述第一通孔结构上表面的第一介质层；
刻蚀所述第一衬底形成第一凹槽，所述第一凹槽位于所述第一通孔结构的上方；
填充所述第一凹槽，形成第一接触垫预层；
刻蚀部分所述第一接触垫预层，形成第一接触垫；
所述提供第二芯片，包括：
形成第二衬底，所述第二衬底包括第二基板、贯穿所述第二基板的第二通孔结构，以及覆盖所述第二基板和所述第二通孔结构上表面的第二介质层；
刻蚀所述第二衬底形成第二凹槽，所述第二凹槽位于所述第二通孔结构的上方；
填充所述第二凹槽，形成第二接触垫预层；
刻蚀部分所述第二接触垫预层，形成第二接触垫。
10.根据权利要求1所述的方法，其特征在于，
将所述第一芯片和所述第二芯片进行键合；包括：将所述第一芯片和所述第二芯片以镜射方式进行上下键合。
11.根据权利要求2所述的方法，其特征在于，
所述在所述第一接触垫和所述第二接触垫之间形成空隙，包括：在第一接触垫的第二部分和第二接触垫的第四部分之间形成空隙。
12.一种半导体芯片结构，其特征在于，包括：
第一芯片，所述第一芯片包括第一衬底，所述第一衬底包括相对的第一表面和第二表面；所述第一芯片还包括位于第一表面一侧的所述第一衬底内的第一凹槽，以及位于所述第一凹槽内的第一接触垫；
第二芯片，所述第二芯片包括第二衬底，所述第二衬底包括相对的第三表面和第四表面；所述第二芯片还包括位于第三表面一侧的第二衬底内的第二凹槽，以及位于所述第二凹槽内的第二接触垫；
所述第一芯片的第一接触垫与所述第二芯片的第二接触垫接触，并在所述第一接触垫和所述第二接触垫之间形成有空隙。
13.根据权利要求12所述的半导体芯片结构，其特征在于，
所述第一接触垫凸出于所述第一衬底的第一表面的部分在靠近所述第一衬底一侧呈圆弧状；
所述第二接触垫凸出于所述第二衬底的第三表面的部分在靠近所述第二衬底一侧呈圆弧状。
14.根据权利要求12所述的半导体芯片结构，其特征在于，
所述第一芯片还包括第一通孔结构，所述第一通孔结构位于所述第一衬底的第二表面一侧的所述第一衬底内；在垂直于所述第一衬底平面方向的投影中，所述空隙的投影图像落在所述第一通孔结构的投影图像内；
所述第二芯片还包括第二通孔结构，所述第二通孔结构位于所述第二衬底的第四表面一侧的所述第二衬底内；在垂直于所述第二衬底平面方向的投影中，所述空隙的投影图像落在所述第二通孔结构的投影图像内。
15.根据权利要求14所述的半导体芯片结构，其特征在于，
在垂直于所述第一衬底平面方向的投影中，所述第一通孔结构的投影图像落在所述第一接触垫的投影图像内；
在垂直于所述第二衬底平面方向的投影中，所述第二通孔结构的投影图像落在所述第二接触垫的投影图像内。
16.根据权利要求12所述的半导体芯片结构，其特征在于，
在垂直于所述第一衬底平面方向的投影中，所述第一接触垫的形状为圆形或矩形；
在垂直于所述第二衬底平面方向的投影中，所述第二接触垫的形状为圆形或矩形。
CN202110777040.7A 2021-07-09 2021-07-09 一种芯片键合方法及半导体芯片结构 Pending CN115602556A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110777040.7A CN115602556A (zh) 2021-07-09 2021-07-09 一种芯片键合方法及半导体芯片结构
PCT/CN2021/110002 WO2023279460A1 (zh) 2021-07-09 2021-08-02 一种芯片键合方法及半导体芯片结构
US17/650,851 US20230011840A1 (en) 2021-07-09 2022-02-13 Chip bonding method and semiconductor chip structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110777040.7A CN115602556A (zh) 2021-07-09 2021-07-09 一种芯片键合方法及半导体芯片结构

Publications (1)

Publication Number Publication Date
CN115602556A true CN115602556A (zh) 2023-01-13

Family

ID=84801186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110777040.7A Pending CN115602556A (zh) 2021-07-09 2021-07-09 一种芯片键合方法及半导体芯片结构

Country Status (2)

Country Link
CN (1) CN115602556A (zh)
WO (1) WO2023279460A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789069B (zh) * 2016-03-22 2018-08-10 上海集成电路研发中心有限公司 使用压焊点混合式键合工艺形成堆叠硅片的方法
US10283493B1 (en) * 2018-01-17 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof
WO2021207912A1 (en) * 2020-04-14 2021-10-21 Yangtze Memory Technologies Co., Ltd. Method for forming three-dimensional memory device with backside source contact

Also Published As

Publication number Publication date
WO2023279460A1 (zh) 2023-01-12

Similar Documents

Publication Publication Date Title
TWI405321B (zh) 三維多層堆疊半導體結構及其製造方法
CN109411443B (zh) 垂直堆叠晶圆及其形成方法
TWI359447B (en) Single mask via method and device
TWI247563B (en) Interposer and method of making same
US8933540B2 (en) Thermal via for 3D integrated circuits structures
TWI737619B (zh) 具有穿經基體互連體及微電氣機械系統（ｍｅｍｓ）裝置之電子系統
JP2007129233A (ja) 電子デバイス、マルチチップ・スタック、半導体デバイスおよび方法（アクセス可能チップ・スタックおよびその製造方法）
TW200425463A (en) Manufacturing method for semiconductor device
CN111564368A (zh) 一种半导体器件及其制造方法
CN112582376B (zh) 带侧壁互连结构的半导体装置及其制造方法及电子设备
US20230011840A1 (en) Chip bonding method and semiconductor chip structure
CN112397445B (zh) Tsv导电结构、半导体结构及制备方法
CN115472494A (zh) 用于晶片级接合的半导体结构及接合半导体结构
US11373932B2 (en) Semiconductor packages including through holes and methods of fabricating the same
CN115602556A (zh) 一种芯片键合方法及半导体芯片结构
CN112397394A (zh) 半导体结构及其制造方法
TWI809365B (zh) 半導體裝置及其製造方法
TWI716051B (zh) 半導體裝置的製備方法
CN114930526A (zh) 层叠型半导体装置
CN108054137B (zh) 金属互连结构及其制作方法
CN113644039A (zh) 半导体结构及其形成方法
CN114141698A (zh) 半导体结构及其制备方法
TWI757206B (zh) 半導體結構及其製備方法
US11842979B2 (en) Semiconductor device and method of manufacturing the same
US20240162082A1 (en) Manufacturing method of semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination