CN115598505A - 一种芯片检测方法、装置、设备和存储介质 - Google Patents
一种芯片检测方法、装置、设备和存储介质 Download PDFInfo
- Publication number
- CN115598505A CN115598505A CN202211326770.6A CN202211326770A CN115598505A CN 115598505 A CN115598505 A CN 115598505A CN 202211326770 A CN202211326770 A CN 202211326770A CN 115598505 A CN115598505 A CN 115598505A
- Authority
- CN
- China
- Prior art keywords
- detected
- signal
- chip
- value sequence
- signal value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Abstract
本发明公开了一种芯片检测方法、装置、设备和存储介质。该方法应用于检测平台,芯片检测方法包括:根据场景需求,动态获取待检测芯片的激励信号值序列;根据激励信号值序列更新参考模型,其中,参考模型包括待检测芯片对应的至少一种被检测信号的期望信号值序列;获取待检测芯片根据激励信号值序列输出的至少一种被检测信号的当前信号值序列;将每种被检测信号的当前信号值序列和期望信号值序列进行对比,确定待检测芯片的目标检测结果。本发明实施例可以解决现有技术中针对芯片的时钟和复位信号的静态检测方法无法实时检测动态变化的时钟和复位信号问题。
Description
技术领域
本发明涉及芯片验证技术领域,尤其涉及一种芯片检测方法、装置、设备和存储介质。
背景技术
复杂SOC(System-on-a-Chip,系统级芯片)芯片中一般会包含复杂的时钟和复位网络,时钟和复位信号的正确传输对芯片的正常工作尤为重要,因此需要在芯片投产之前用一种有效的方法和装置检测时钟和复位信号传输的正确性。
现有技术所提出的针对芯片的时钟和复位信号的检测方法是一种静态的检测方法,检测场景相对固定,不能实时改变参考模型,因此无法实时检测动态变化的时钟和复位信号。
发明内容
本发明提供了一种芯片检测方法、装置、设备和存储介质,以解决现有技术中针对芯片的时钟和复位信号的静态检测方法无法实时检测动态变化的时钟和复位信号的问题。
根据本发明的一方面,提供了一种芯片检测方法,该方法包括:
根据场景需求,动态获取待检测芯片的激励信号值序列;
根据所述激励信号值序列更新参考模型,其中,所述参考模型包括所述待检测芯片对应的至少一种被检测信号的期望信号值序列;
获取所述待检测芯片根据所述激励信号值序列输出的至少一种被检测信号的当前信号值序列;
将每种被检测信号的当前信号值序列和所述期望信号值序列进行对比,确定所述待检测芯片的目标检测结果。
根据本发明的另一方面,提供了一种芯片检测装置,该装置包括:
第一获取模块,用于根据场景需求,动态获取待检测芯片的激励信号值序列;
更新模块,用于更新参考模型,其中,所述参考模型包括所述待检测芯片对应的至少一种被检测信号的期望信号值序列;
第二获取模块,用于获取所述待检测芯片根据所述激励信号值序列输出的至少一种被检测信号的当前信号值序列;
第一确定模块,用于将每种被检测信号的当前信号值序列和所述期望信号值序列进行对比,确定所述待检测芯片的目标检测结果。
根据本发明的另一方面,提供了一种电子设备,所述电子设备包括:
至少一个处理器;以及与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的计算机程序,所述计算机程序被所述至少一个处理器执行,以使所述至少一个处理器能够执行本发明任一实施例所述的芯片检测方法。
根据本发明的另一方面,提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机指令,所述计算机指令用于使处理器执行时实现本发明任一实施例所述的芯片检测方法。
本发明实施例的技术方案,通过根据场景需求,动态获取待检测芯片的激励信号值序列,根据激励信号值序列更新参考模型,其中,参考模型包括待检测芯片对应的至少一种被检测信号的期望信号值序列,获取待检测芯片根据激励信号值序列输出的至少一种被检测信号的当前信号值序列,将每种被检测信号的当前信号值序列和期望信号值序列进行对比,确定待检测芯片的目标检测结果,解决了现有技术中针对芯片的时钟和复位信号的静态检测方法无法实时检测动态变化的时钟和复位信号的问题,取得了可以实时检测动态变化的时钟和复位信号的有益效果。
应当理解,本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征,也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据本发明实施例一提供的一种芯片检测方法的流程图;
图2是根据本发明实施例二提供的另一种芯片检测方法的流程图;
图3是根据本发明实施例三提供的一种芯片检测装置的结构示意图;
图4是实现本发明实施例的芯片检测方法的电子设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“目标”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
图1是根据本发明实施例一提供的一种芯片检测方法的流程图,本实施例可适用于芯片检测情况,该方法可以由芯片检测装置来执行,该芯片检测装置可以采用硬件和/或软件的形式实现,该芯片检测装置可集成在任何提供芯片检测功能的电子设备中。如图1所示,该方法包括:
S101、根据场景需求,动态获取待检测芯片的激励信号值序列。
在本实施例中,场景需求可以理解成是在执行某个用例的前置条件,待检测芯片可以是待检测的SOC(System-on-a-Chip,系统级芯片)芯片。
需要说明的是,激励信号值序列可以是输入待检测芯片的激励信号值序列。具体的,激励信号可以是由与待检测芯片连接的时钟发生器产生的,时钟发生器产生的激励信号例如可以是方波形式的信号,因此激励信号值序列例如可以是010101形式,其中0代表低电平信号值,1代表高电平信号值,激励信号的频率可以由时钟发生器的配置属性确定。
具体的,根据场景需求,动态地获取时钟发生器输入给待检测芯片的激励信号值序列,以使得输入待检测芯片的激励信号值序列能够动态变化。
S102、根据激励信号值序列更新参考模型。
其中,参考模型包括待检测芯片对应的至少一种被检测信号的期望信号值序列。
需要说明的是,被检测信号可以是待检测芯片例如SOC芯片中的信号。优选的,被检测信号可以包括被检测时钟信号和被检测复位信号。
需要解释的是,期望信号值序列可以是根据输入待检测芯片的激励信号值序列确定的待检测芯片期望输出的至少一种被检测信号的信号值序列,具体的,期望信号值序列可以是由用户根据实际经验或测试需求确定的。优选的,期望信号值序列可以包括被检测时钟信号的期望信号值序列和被检测复位信号的期望信号值序列。
具体的,可以根据场景需求,动态的根据激励信号值序列更新参考模型,其中,参考模型包括待检测芯片对应的至少一种被检测信号的期望信号值序列。
S103、获取待检测芯片根据激励信号值序列输出的至少一种被检测信号的当前信号值序列。
其中,当前信号值序列可以是待检测芯片根据输入待检测芯片的激励信号值序列实际输出的信号值序列。优选的,当前信号值序列可以包括被检测时钟信号的当前信号值序列和被检测复位信号的当前信号值序列。
具体的,本芯片检测方法应用于检测平台,检测平台通过可参数化的标准化接口与待检测芯片的被检测信号连接。即可以设计一个参数化interface(接口),通过该interface与待检测芯片连接,进而获取待检测芯片根据激励信号值序列输出的至少一种被检测信号的当前信号值序列。在实现过程中,为了实现当前信号值序列从模块验证平台到系统验证平台的可重用性,interface与待检测芯片之间可以采用宏的方式进行连接。
S104、将每种被检测信号的当前信号值序列和期望信号值序列进行对比,确定待检测芯片的目标检测结果。
在本实施例中,目标检测结果可以是待检测芯片检测成功或者是检测失败的检测结果。
具体的,将每种被检测信号的当前信号值序列和期望信号值序列进行对比进而确定待检测芯片的目标检测结果的方式可以分为两种:其中一种方式可以是将待检测芯片的所有被检测信号的当前信号值序列和期望信号值序列进行一一对比,若被检测信号的当前信号值序列和期望信号值序列完全相同,则可以确定待检测芯片的目标检测结果为检测成功;若存在被检测信号的当前信号值序列和期望信号值序列不完全相同,则可以确定待检测芯片的目标检测结果为检测失败。另一种方式可以是对比每种被检测信号的当前信号值序列和期望信号值序列的占空比、频率值或者电平值是否相同,若被检测信号的当前信号值序列和期望信号值序列的占空比、频率值或者电平值完全相同,则可以确定待检测芯片的目标检测结果为检测成功;若存在被检测信号的当前信号值序列和期望信号值序列的占空比、频率值或者电平值不完全相同,则可以确定待检测芯片的目标检测结果为检测失败。
本发明实施例的技术方案,通过根据场景需求,动态获取待检测芯片的激励信号值序列,根据激励信号值序列更新参考模型,其中,参考模型包括待检测芯片对应的至少一种被检测信号的期望信号值序列,获取待检测芯片根据激励信号值序列输出的至少一种被检测信号的当前信号值序列,将每种被检测信号的当前信号值序列和期望信号值序列进行对比,确定待检测芯片的目标检测结果,解决了现有技术中针对芯片的时钟和复位信号的静态检测方法无法实时检测动态变化的时钟和复位信号的问题,取得了可以实时检测动态变化的时钟和复位信号的有益效果。
可选的,将每种被检测信号的当前信号值序列和期望信号值序列进行对比,确定待检测芯片的目标检测结果,包括:
若存在至少一种被检测信号的当前信号值序列和期望信号值序列中对应位置的信号值不相同,则将目标检测结果确定为检测失败。
在本实施例中,被检测信号的当前信号值序列和期望信号值序列均可以是周期性信号,当前信号值序列和期望信号值序列中对应位置的信号值例如可以是当前信号值序列和期望信号值序列中第n个相同周期内的信号值,示例性的,可以是当前信号值序列和期望信号值序列中第5个周期内的信号值。
需要说明的是,检测失败可以是被检测信号的当前信号值序列和期望信号值序列不相同,即可确定目标检测结果为检测失败。
具体的,待检测芯片对应的被检测信号可以是多个,若存在至少一种被检测信号的当前信号值序列和期望信号值序列中对应位置的信号值不相同,则将该待检测芯片的目标检测结果确定为检测失败。
可选的,将每种被检测信号的当前信号值序列和期望信号值序列进行对比,确定待检测芯片的目标检测结果,包括:
获取待检测芯片携带的第一标识信息。
在本实施例中,待检测芯片携带的第一标识信息可以是待检测芯片的名称、型号以及版本等具有标识性的信息。
具体的,获取待检测芯片的名称、型号以及版本等标识信息。
基于待检测芯片携带的第一标识信息获取待检测芯片的至少一种被检测信号携带的第二标识信息。
其中,被检测信号携带的第二标识信息可以是被检测信号的名称以及ID号等具有标识性的信息。
在本实施例中,待检测芯片的被检测信号可以包括两种:被检测时钟信号和被检测复位信号,且被检测时钟信号的个数可以是至少一个,被检测复位信号的个数也可以是至少一个,因此需要对获取到的待检测芯片的被检测信号进行区分。具体的,基于待检测芯片携带的第一标识信息获取待检测芯片的至少一种被检测信号携带的第二标识信息。示例性的,被检测时钟信号携带的第二标识信息可以是:被检测时钟信号1携带的第二标识信息可以为clk1,被检测时钟信号2携带的第二标识信息可以为clk2,被检测时钟信号n携带的第二标识信息可以为clkn等等;被检测复位信号携带的第二标识信息可以是:被检测复位信号1携带的第二标识信息可以为reset1,被检测复位信号2携带的第二标识信息可以为reset2,被检测复位信号n携带的第二标识信息可以为resetn等等。
将每种被检测信号的当前信号值序列和期望信号值序列进行对比,若存在至少一种检测结果为检测失败的第一被检测信号,则根据第一被检测信号携带的第二标识信息查询目标索引表,得到第一被检测信号对应的待检测芯片携带的第一标识信息。
需要解释的是,第一被检测信号可以是检测结果为检测失败的被检测信号。具体的,第一被检测信号可以是被检测时钟信号,也可以是被检测复位信号。
需要说明的是,目标索引表可以是存储待检测芯片携带的第一标识信息和至少一种被检测信号携带的第二标识信息之间存在的对应关系的类似于目录的索引表格。
在检测开始时,根据待检测芯片对应的被检测时钟信号携带的第二标识信息和被检测复位信号携带的第二标识信息确定每个被检测时钟信号的期望信号值序列和每个被检测复位信号的期望信号值序列,获取每个被检测时钟信号的当前信号值序列和每个被检测复位信号的当前信号值序列,将每个被检测时钟信号的当前信号值序列和每个被检测时钟信号的期望信号值序列进行对比,将每个被检测复位信号的当前信号值序列和每个被检测复位信号的期望信号值序列进行对比,确定目标检测结果。具体的,将每种被检测信号的当前信号值序列和期望信号值序列进行对比,若存在某个第一被检测信号的检测结果为检测失败,则根据该第一被检测信号携带的第二标识信息查询目标索引表,得到该第一被检测信号对应的待检测芯片携带的第一标识信息。
将待检测芯片携带的第一标识信息对应的待检测芯片的目标检测结果确定为检测失败。
具体的,将根据第一被检测信号携带的第二标识信息查询目标索引表后得到的待检测芯片携带的第一标识信息对应的待检测芯片的目标检测结果确定为检测失败。
可选的,在将每种被检测信号的当前信号值序列和期望信号值序列进行对比,若存在至少一种检测结果为检测失败的第一被检测信号,则根据第一被检测信号携带的第二标识信息查询目标索引表,得到第一被检测信号对应的待检测芯片携带的第一标识信息之前,还包括:
根据预设编码规则对待检测芯片携带的第一标识信息和至少一种被检测信号携带的第二标识信息进行编码,得到编码结果。
在本实施例中,预设编码规则可以是由用户根据实际情况设置的对待检测芯片携带的第一标识信息和至少一种被检测信号携带的第二标识信息进行编码的规则。其中,编码操作可以是使待检测芯片携带的第一标识信息和至少一种被检测信号携带的第二标识信息之间产生关联的操作,编码结果可以是待检测芯片携带的第一标识信息和至少一种被检测信号携带的第二标识信息之间产生关联。
具体的,根据预设编码规则对待检测芯片携带的第一标识信息和至少一种被检测信号携带的第二标识信息进行统一编码,得到编码结果。示例性的,可以根据预设编码规则对待检测芯片携带的第一标识信息、被检测时钟信号携带的第二标识信息以及被检测复位信号携带的第二标识信息进行统一编码。
根据待检测芯片携带的第一标识信息、至少一种被检测信号携带的第二标识信息以及编码结果生成目标索引表。
具体的,可以根据待检测芯片携带的第一标识信息、被检测时钟信号携带的第二标识信息、被检测复位信号携带的第二标识信息以及编码结果生成目标索引表。当需要对某个被检测时钟信号或者某个被检测复位信号进行检测时,可以通过目标索引表获取该被检测时钟信号或者该被检测复位信号携带的第二标识信息。在某个被检测时钟信号或者某个被检测复位信号检测失败时,可以根据预设编码规则和目标索引表高效定位出DUT(Design Under Test,待检测设备,在本实施例中可以是待检测芯片)的标识信息。
本发明实施例的技术方案,通过根据场景需求,动态获取待检测芯片的激励信号值序列,根据激励信号值序列更新参考模型,其中,参考模型包括待检测芯片对应的至少一种被检测信号的期望信号值序列,获取待检测芯片根据激励信号值序列输出的至少一种被检测信号的当前信号值序列,将每种被检测信号的当前信号值序列和期望信号值序列进行对比,若存在至少一种被检测信号的当前信号值序列和期望信号值序列中对应位置的信号值不相同,则将目标检测结果确定为检测失败,解决了现有技术中针对芯片的时钟和复位信号的静态检测方法无法实时检测动态变化的时钟和复位信号的问题,取得了可以实时检测动态变化的时钟和复位信号的有益效果。
实施例二
图2是根据本发明实施例二提供的另一种芯片检测方法的流程图,本实施例为上述实施例中将每种被检测信号的当前信号值序列和期望信号值序列进行对比进而确定待检测芯片的目标检测结果的另一种方式。在本实施例中,被检测信号包括:被检测时钟信号和被检测复位信号。如图2所示,该方法包括:
S201、根据场景需求,动态获取待检测芯片的激励信号值序列。
S202、根据激励信号值序列更新参考模型。
其中,参考模型包括待检测芯片对应的至少一种被检测信号的期望信号值序列。
其中,被检测信号包括:被检测时钟信号和被检测复位信号。
S203、获取待检测芯片根据激励信号值序列输出的至少一种被检测信号的当前信号值序列。
其中,被检测信号包括:被检测时钟信号和被检测复位信号。
S204、根据期望信号值序列确定被检测时钟信号的期望占空比、被检测时钟信号的期望频率值以及被检测复位信号的期望电平值。
可以知道的是,时钟信号可以具有占空比和频率值等属性信息,其中,占空比是指在一个脉冲循环内,高电平时间相对于总时间所占的比例。在本实施例中,期望占空比可以是根据输入待检测芯片的激励信号值序列确定的待检测芯片期望输出的被检测时钟信号的占空比,期望频率值可以是根据输入待检测芯片的激励信号值序列确定的待检测芯片期望输出的被检测时钟信号的频率值。
其中,期望电平值可以是根据输入待检测芯片的激励信号值序列确定的待检测芯片期望输出的被检测复位信号的电平值。
具体的,根据激励信号值序列确定待检测芯片对应的被检测时钟信号的期望信号值序列和被检测复位信号的期望信号值序列,根据被检测时钟信号的期望信号值序列确定被检测时钟信号的期望占空比和被检测时钟信号的期望频率值,根据被检测复位信号的期望信号值序列确定被检测复位信号的期望电平值。
S205、根据当前信号值序列确定被检测时钟信号的占空比、被检测时钟信号的频率值以及被检测复位信号的电平值。
在本实施例中,被检测时钟信号的占空比可以是待检测芯片根据输入待检测芯片的激励信号值序列实际输出的被检测时钟信号的占空比,被检测时钟信号的频率值可以是待检测芯片根据输入待检测芯片的激励信号值序列实际输出的被检测时钟信号的频率值,被检测复位信号的电平值可以是待检测芯片根据输入待检测芯片的激励信号值序列实际输出的被检测复位信号的电平值。
具体的,根据激励信号值序列确定待检测芯片对应的被检测时钟信号的当前信号值序列和被检测复位信号的当前信号值序列,根据被检测时钟信号的当前信号值序列确定被检测时钟信号的占空比和被检测时钟信号的频率值,根据被检测复位信号的当前信号值序列确定被检测复位信号的电平值。
S206、根据被检测时钟信号的期望占空比和被检测时钟信号的占空比确定第一结果。
需要说明的是,第一结果可以是被检测时钟信号的期望占空比和被检测时钟信号的占空比是否相同,即检测结果是检测成功或是检测失败的结果。
具体的,将被检测时钟信号的期望占空比和被检测时钟信号的占空比进行对比,确定第一结果。
S207、根据被检测时钟信号的期望频率值和被检测时钟信号的频率值确定第二结果。
需要解释的是,第二结果可以是被检测时钟信号的期望频率值和被检测时钟信号的频率值是否相同,即检测结果是检测成功或是检测失败的结果。
具体的,将被检测时钟信号的期望频率值和被检测时钟信号的频率值进行对比,确定第二结果。
S208、根据被检测复位信号的期望电平值和被检测复位信号的电平值确定第三结果。
其中,第三结果可以是被检测复位信号的期望电平值和被检测复位信号的电平值是否相同,即检测结果是检测成功或是检测失败的结果。
具体的,将被检测复位信号的期望电平值和被检测复位信号的电平值进行对比,确定第三结果。
S209、根据第一结果、第二结果以及第三结果确定目标检测结果。
具体的,若第一结果、第二结果以及第三结果均为检测成功,则确定目标检测结果为检测成功;若第一结果、第二结果或者第三结果中存在至少一个检测失败,则确定目标检测结果为检测失败。
在实际操作过程中,当检测到某一被检测时钟信号或某一被检测复位信号检测失败时,可以根据该被检测时钟信号或该被检测复位信号携带的第二标识信息查询目标索引表,得到该被检测时钟信号或该被检测复位信号对应的待检测芯片携带的第一标识信息,将待检测芯片携带的第一标识信息对应的待检测芯片的目标检测结果确定为检测失败。
本发明实施例的技术方案,通过根据场景需求,动态获取待检测芯片的激励信号值序列,根据激励信号值序列更新参考模型,其中,参考模型包括待检测芯片对应的被检测时钟信号的期望信号值序列和被检测复位信号的期望信号值序列,获取待检测芯片根据激励信号值序列输出的被检测时钟信号的当前信号值序列和被检测复位信号的当前信号值序列,根据期望信号值序列确定被检测时钟信号的期望占空比、被检测时钟信号的期望频率值以及被检测复位信号的期望电平值,根据当前信号值序列确定被检测时钟信号的占空比、被检测时钟信号的频率值以及被检测复位信号的电平值,根据被检测时钟信号的期望占空比和被检测时钟信号的占空比确定第一结果,根据被检测时钟信号的期望频率值和被检测时钟信号的频率值确定第二结果,根据被检测复位信号的期望电平值和被检测复位信号的电平值确定第三结果,根据第一结果、第二结果以及第三结果确定目标检测结果,解决了现有技术中针对芯片的时钟和复位信号的静态检测方法无法实时检测动态变化的时钟和复位信号的问题,取得了可以实时检测动态变化的时钟和复位信号的有益效果。
实施例三
图3是根据本发明实施例三提供的一种芯片检测装置的结构示意图。如图3所示,该装置包括:第一获取模块301、更新模块302、第二获取模块303和第一确定模块304。
其中,第一获取模块301,用于根据场景需求,动态获取待检测芯片的激励信号值序列;
更新模块302,用于根据所述激励信号值序列更新参考模型,其中,所述参考模型包括所述待检测芯片对应的至少一种被检测信号的期望信号值序列;
第二获取模块303,用于获取所述待检测芯片根据所述激励信号值序列输出的至少一种被检测信号的当前信号值序列;
第一确定模块304,用于将每种被检测信号的当前信号值序列和所述期望信号值序列进行对比,确定所述待检测芯片的目标检测结果。
可选的,所述检测平台通过可参数化的标准化接口与所述待检测芯片的被检测信号连接。
可选的,所述第一确定模块304包括:
第一确定单元,用于若存在至少一种被检测信号的当前信号值序列和所述期望信号值序列中对应位置的信号值不相同,则将目标检测结果确定为检测失败。
可选的,所述第一确定模块304包括:
第一获取单元,用于获取所述待检测芯片携带的第一标识信息;
第二获取单元,用于基于所述待检测芯片携带的第一标识信息获取所述待检测芯片的至少一种被检测信号携带的第二标识信息;
查询单元,用于将每种被检测信号的当前信号值序列和所述期望信号值序列进行对比,若存在至少一种检测结果为检测失败的第一被检测信号,则根据所述第一被检测信号携带的第二标识信息查询目标索引表,得到所述第一被检测信号对应的待检测芯片携带的第一标识信息;
第二确定单元,用于将所述待检测芯片携带的第一标识信息对应的待检测芯片的目标检测结果确定为检测失败。
可选的,所述第一确定模块304还包括:
编码单元,用于在将每种被检测信号的当前信号值序列和所述期望信号值序列进行对比,若存在至少一种检测结果为检测失败的第一被检测信号,则根据所述第一被检测信号携带的第二标识信息查询目标索引表,得到所述第一被检测信号对应的待检测芯片携带的第一标识信息之前,根据预设编码规则对待检测芯片携带的第一标识信息和所述至少一种被检测信号携带的第二标识信息进行编码,得到编码结果;
生成单元,用于根据所述待检测芯片携带的第一标识信息、所述至少一种被检测信号携带的第二标识信息以及所述编码结果生成目标索引表。
可选的,所述被检测信号包括:被检测时钟信号和被检测复位信号;
相应的,所述芯片检测装置还包括:
第二确定模块,用于在获取所述待检测芯片对应的至少一种被检测信号的当前信号值序列之后,根据所述期望信号值序列确定所述被检测时钟信号的期望占空比、所述被检测时钟信号的期望频率值以及所述被检测复位信号的期望电平值;
第三确定模块,用于在获取所述待检测芯片对应的至少一种被检测信号的当前信号值序列之后,根据所述当前信号值序列确定所述被检测时钟信号的占空比、所述被检测时钟信号的频率值以及所述被检测复位信号的电平值。
可选的,所述第一确定模块304包括:
第三确定单元,用于根据所述被检测时钟信号的期望占空比和所述被检测时钟信号的占空比确定第一结果;
第四确定单元,用于根据所述被检测时钟信号的期望频率值和所述被检测时钟信号的频率值确定第二结果;
第五确定单元,用于根据所述被检测复位信号的期望电平值和所述被检测复位信号的电平值确定第三结果;
第六确定单元,用于根据所述第一结果、所述第二结果以及所述第三结果确定目标检测结果。
本发明实施例所提供的芯片检测装置可执行本发明任意实施例所提供的芯片检测方法,具备执行方法相应的功能模块和有益效果。
实施例四
图4示出了可以用来实施本发明的实施例的电子设备40的结构示意图。电子设备旨在表示各种形式的数字计算机,诸如,膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置,诸如,个人数字处理、蜂窝电话、智能电话、可穿戴设备(如头盔、眼镜、手表等)和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例,并且不意在限制本文中描述的和/或者要求的本发明的实现。
如图4所示,电子设备40包括至少一个处理器41,以及与至少一个处理器41通信连接的存储器,如只读存储器(ROM)42、随机访问存储器(RAM)43等,其中,存储器存储有可被至少一个处理器执行的计算机程序,处理器41可以根据存储在只读存储器(ROM)42中的计算机程序或者从存储单元48加载到随机访问存储器(RAM)43中的计算机程序,来执行各种适当的动作和处理。在RAM 43中,还可存储电子设备40操作所需的各种程序和数据。处理器41、ROM 42以及RAM 43通过总线44彼此相连。输入/输出(I/O)接口45也连接至总线44。
电子设备40中的多个部件连接至I/O接口45,包括:输入单元46,例如键盘、鼠标等;输出单元47,例如各种类型的显示器、扬声器等;存储单元48,例如磁盘、光盘等;以及通信单元49,例如网卡、调制解调器、无线通信收发机等。通信单元49允许电子设备40通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理器41可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器41的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。处理器41执行上文所描述的各个方法和处理,例如芯片检测方法:
根据场景需求,动态获取待检测芯片的激励信号值序列;
根据所述激励信号值序列更新参考模型,其中,所述参考模型包括所述待检测芯片对应的至少一种被检测信号的期望信号值序列;
获取所述待检测芯片根据所述激励信号值序列输出的至少一种被检测信号的当前信号值序列;
将每种被检测信号的当前信号值序列和所述期望信号值序列进行对比,确定所述待检测芯片的目标检测结果。
在一些实施例中,芯片检测方法可被实现为计算机程序,其被有形地包含于计算机可读存储介质,例如存储单元48。在一些实施例中,计算机程序的部分或者全部可以经由ROM 42和/或通信单元49而被载入和/或安装到电子设备40上。当计算机程序加载到RAM 43并由处理器41执行时,可以执行上文描述的芯片检测方法的一个或多个步骤。备选地,在其他实施例中,处理器41可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行芯片检测方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括:实施在一个或者多个计算机程序中,该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释,该可编程处理器可以是专用或者通用可编程处理器,可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令,并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器,使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中,计算机可读存储介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。备选地,计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互,可以在电子设备上实施此处描述的系统和技术,该电子设备具有:用于向用户显示信息的显示装置(例如,CRT(阴极射线管)或者LCD(液晶显示器)监视器);以及键盘和指向装置(例如,鼠标或者轨迹球),用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互;例如,提供给用户的反馈可以是任何形式的传感反馈(例如,视觉反馈、听觉反馈、或者触觉反馈);并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如,作为数据服务器)、或者包括中间件部件的计算系统(例如,应用服务器)、或者包括前端部件的计算系统(例如,具有图形用户界面或者网络浏览器的用户计算机,用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如,通信网络)来将系统的部件相互连接。通信网络的示例包括:局域网(LAN)、广域网(WAN)、区块链网络和互联网。
计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器,又称为云计算服务器或云主机,是云计算服务体系中的一项主机产品,以解决了传统物理主机与VPS服务中,存在的管理难度大,业务扩展性弱的缺陷。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本发明的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本发明保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明保护范围之内。
Claims (10)
1.一种芯片检测方法,其特征在于,应用于检测平台,所述芯片检测方法包括:
根据场景需求,动态获取待检测芯片的激励信号值序列;
根据所述激励信号值序列更新参考模型,其中,所述参考模型包括所述待检测芯片对应的至少一种被检测信号的期望信号值序列;
获取所述待检测芯片根据所述激励信号值序列输出的至少一种被检测信号的当前信号值序列;
将每种被检测信号的当前信号值序列和所述期望信号值序列进行对比,确定所述待检测芯片的目标检测结果。
2.根据权利要求1所述的方法,其特征在于,所述检测平台通过可参数化的标准化接口与所述待检测芯片的被检测信号连接。
3.根据权利要求1所述的方法,其特征在于,将每种被检测信号的当前信号值序列和所述期望信号值序列进行对比,确定所述待检测芯片的目标检测结果,包括:
若存在至少一种被检测信号的当前信号值序列和所述期望信号值序列中对应位置的信号值不相同,则将目标检测结果确定为检测失败。
4.根据权利要求1所述的方法,其特征在于,将每种被检测信号的当前信号值序列和所述期望信号值序列进行对比,确定所述待检测芯片的目标检测结果,包括:
获取所述待检测芯片携带的第一标识信息;
基于所述待检测芯片携带的第一标识信息获取所述待检测芯片的至少一种被检测信号携带的第二标识信息;
将每种被检测信号的当前信号值序列和所述期望信号值序列进行对比,若存在至少一种检测结果为检测失败的第一被检测信号,则根据所述第一被检测信号携带的第二标识信息查询目标索引表,得到所述第一被检测信号对应的待检测芯片携带的第一标识信息;
将所述待检测芯片携带的第一标识信息对应的待检测芯片的目标检测结果确定为检测失败。
5.根据权利要求4所述的方法,其特征在于,在将每种被检测信号的当前信号值序列和所述期望信号值序列进行对比,若存在至少一种检测结果为检测失败的第一被检测信号,则根据所述第一被检测信号携带的第二标识信息查询目标索引表,得到所述第一被检测信号对应的待检测芯片携带的第一标识信息之前,还包括:
根据预设编码规则对待检测芯片携带的第一标识信息和所述至少一种被检测信号携带的第二标识信息进行编码,得到编码结果;
根据所述待检测芯片携带的第一标识信息、所述至少一种被检测信号携带的第二标识信息以及所述编码结果生成目标索引表。
6.根据权利要求1所述的方法,其特征在于,所述被检测信号包括:被检测时钟信号和被检测复位信号;
相应的,在获取所述待检测芯片对应的至少一种被检测信号的当前信号值序列之后,还包括:
根据所述期望信号值序列确定所述被检测时钟信号的期望占空比、所述被检测时钟信号的期望频率值以及所述被检测复位信号的期望电平值;
根据所述当前信号值序列确定所述被检测时钟信号的占空比、所述被检测时钟信号的频率值以及所述被检测复位信号的电平值。
7.根据权利要求6所述的方法,其特征在于,将每种被检测信号的当前信号值序列和所述期望信号值序列进行对比,确定所述待检测芯片的目标检测结果,包括:
根据所述被检测时钟信号的期望占空比和所述被检测时钟信号的占空比确定第一结果;
根据所述被检测时钟信号的期望频率值和所述被检测时钟信号的频率值确定第二结果;
根据所述被检测复位信号的期望电平值和所述被检测复位信号的电平值确定第三结果;
根据所述第一结果、所述第二结果以及所述第三结果确定目标检测结果。
8.一种芯片检测装置,其特征在于,包括:
第一获取模块,用于根据场景需求,动态获取待检测芯片的激励信号值序列;
更新模块,用于更新参考模型,其中,所述参考模型包括所述待检测芯片对应的至少一种被检测信号的期望信号值序列;
第二获取模块,用于获取所述待检测芯片根据所述激励信号值序列输出的至少一种被检测信号的当前信号值序列;
第一确定模块,用于将每种被检测信号的当前信号值序列和所述期望信号值序列进行对比,确定所述待检测芯片的目标检测结果。
9.一种电子设备,其特征在于,所述电子设备包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的计算机程序,所述计算机程序被所述至少一个处理器执行,以使所述至少一个处理器能够执行权利要求1-7中任一项所述的芯片检测方法。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机指令,所述计算机指令用于使处理器执行时实现权利要求1-7中任一项所述的芯片检测方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211326770.6A CN115598505A (zh) | 2022-10-25 | 2022-10-25 | 一种芯片检测方法、装置、设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211326770.6A CN115598505A (zh) | 2022-10-25 | 2022-10-25 | 一种芯片检测方法、装置、设备和存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115598505A true CN115598505A (zh) | 2023-01-13 |
Family
ID=84851253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211326770.6A Pending CN115598505A (zh) | 2022-10-25 | 2022-10-25 | 一种芯片检测方法、装置、设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115598505A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115952026A (zh) * | 2023-03-15 | 2023-04-11 | 燧原智能科技(成都)有限公司 | 一种虚拟芯片的异常定位方法、装置、设备及存储介质 |
CN116973736A (zh) * | 2023-09-22 | 2023-10-31 | 悦芯科技股份有限公司 | 一种基于fail周期的ATE测试方法及系统 |
CN117560232A (zh) * | 2024-01-12 | 2024-02-13 | 深圳市纽创信安科技开发有限公司 | 一种检测装置和芯片 |
-
2022
- 2022-10-25 CN CN202211326770.6A patent/CN115598505A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115952026A (zh) * | 2023-03-15 | 2023-04-11 | 燧原智能科技(成都)有限公司 | 一种虚拟芯片的异常定位方法、装置、设备及存储介质 |
CN116973736A (zh) * | 2023-09-22 | 2023-10-31 | 悦芯科技股份有限公司 | 一种基于fail周期的ATE测试方法及系统 |
CN116973736B (zh) * | 2023-09-22 | 2023-12-19 | 悦芯科技股份有限公司 | 一种基于fail周期的ATE测试方法及系统 |
CN117560232A (zh) * | 2024-01-12 | 2024-02-13 | 深圳市纽创信安科技开发有限公司 | 一种检测装置和芯片 |
CN117560232B (zh) * | 2024-01-12 | 2024-04-02 | 深圳市纽创信安科技开发有限公司 | 一种检测装置和芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115598505A (zh) | 一种芯片检测方法、装置、设备和存储介质 | |
CN115576828A (zh) | 一种测试用例生成方法、装置、设备及存储介质 | |
CN115481594B (zh) | 计分板实现方法、计分板、电子设备及存储介质 | |
CN116545905A (zh) | 一种服务健康检测方法、装置、电子设备及存储介质 | |
CN116303013A (zh) | 源码分析方法、装置、电子设备及存储介质 | |
CN115328736A (zh) | 一种探针部署方法、装置、设备和存储介质 | |
CN115061921A (zh) | 自动测试方法、装置、电子设备及可读存储介质 | |
CN114443493A (zh) | 一种测试案例生成方法、装置、电子设备和存储介质 | |
CN113760765B (zh) | 代码测试方法、装置、电子设备和存储介质 | |
CN116401113B (zh) | 一种异构众核架构加速卡的环境验证方法、装置及介质 | |
CN113835893B (zh) | 数据处理的方法、装置、设备、存储介质及程序产品 | |
CN114816758B (zh) | 资源分配方法和装置 | |
CN115098405B (zh) | 软件产品的测评方法、装置、电子设备及存储介质 | |
CN115203158A (zh) | 一种数据比对方法、装置、设备以及存储介质 | |
CN117271373B (zh) | 测试用例的自动化构建方法、装置、电子设备及存储介质 | |
CN115567624A (zh) | 一种报文处理方法、装置、电子设备及介质 | |
CN116932033A (zh) | 一种组件打包方法、装置、电子设备及存储介质 | |
CN116150031A (zh) | 一种程序性能测试预警方法、装置、设备及存储介质 | |
CN114996157A (zh) | 变更代码的风险识别方法、装置、设备以及存储介质 | |
CN116975653A (zh) | 一种样本信息确定方法、装置、电子设备及存储介质 | |
CN115858367A (zh) | 一种测试用例筛选方法、装置、设备及介质 | |
CN114595339A (zh) | 一种三元组关系变化检测方法、装置、电子设备及介质 | |
CN114741998A (zh) | 一种芯片验证系统、方法、电子设备及存储介质 | |
CN116955189A (zh) | 一种用户界面自动化测试方法、装置、设备及存储介质 | |
CN117648252A (zh) | 软件应用的功能测试方法、装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |