CN115576384A - 高速i/o链路的偏斜检测和补偿 - Google Patents

高速i/o链路的偏斜检测和补偿 Download PDF

Info

Publication number
CN115576384A
CN115576384A CN202210456639.5A CN202210456639A CN115576384A CN 115576384 A CN115576384 A CN 115576384A CN 202210456639 A CN202210456639 A CN 202210456639A CN 115576384 A CN115576384 A CN 115576384A
Authority
CN
China
Prior art keywords
signal
skew
common mode
mode voltage
sampled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210456639.5A
Other languages
English (en)
Inventor
郭宗儒
李景波
叶晓宁
吴佐国
霍华德·L·赫克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN115576384A publication Critical patent/CN115576384A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31706—Testing of digital circuits involving differential digital signals, e.g. testing differential signal circuits, using differential signals for testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开涉及高速I/O链路的偏斜检测和补偿。一种装置可包括：偏斜检测电路，用于对差动信号的共模电压进行采样，其中，采样的共模电压指示出差动信号的第一信号和差动信号的第二信号之间的偏斜量；以及偏斜补偿电路，用于基于采样的共模电压来调整第一信号或第二信号的延迟以减小偏斜量。

Description

高速I/O链路的偏斜检测和补偿
技术领域
本公开总体涉及计算机开发的领域，更具体而言，涉及高速I/O链路的偏斜(skew)检测和补偿。
背景技术
主机可经由各种通信路径与设备通信。通信路径可包括一条或多条电线或者线缆的其他传输介质。
发明内容
根据本公开的实施例，提供了一种装置，包括：偏斜检测电路，用于对差动信号的共模电压进行采样，其中，采样的共模电压指示出所述差动信号的第一信号和所述差动信号的第二信号之间的偏斜量；以及偏斜补偿电路，用于基于所述采样的共模电压来调整所述第一信号或所述第二信号的延迟以减小所述偏斜量。
根据本公开的实施例，提供了一种方法，包括：由第一装置对差动信号的共模电压进行采样，其中，采样的共模电压指示出所述差动信号的第一信号和所述差动信号的第二信号之间的偏斜量；以及由第二装置基于所述采样的共模电压来调整所述第一信号或所述第二信号的延迟以减小所述偏斜量。
根据本公开的实施例，提供了一种系统，包括用于执行如上所述的方法的装置。
附图说明
图1图示了根据某些实施例的用于偏斜检测和补偿的系统。
图2A-2B图示了根据某些实施例的偏斜的影响。
图3A-3D图示了根据某些实施例的各种偏斜类型。
图4A-4B图示了根据某些实施例的偏斜补偿电路。
图4C图示了根据某些实施例的偏斜补偿的效果。
图5A-5B图示了根据某些实施例的共模电压检测器。
图6图示了根据某些实施例的用于偏斜检测和补偿的流程。
图7图示了根据某些实施例的计算机系统中存在的组件的框图。
图8图示了根据某些实施例的示例计算系统的另一框图。
在各附图中相似的标号和命名指示相似的元素。
具体实施方式
图1图示了根据某些实施例的用于偏斜检测和补偿的系统100。系统100包括发送器102，它通过通信路径104(例如，104A和104B)向接收器101发送差动信号，其中差动信号的一个信号通过通信路径104A，并且差动信号的另一个信号通过通信路径104B。通信路径104可以指使得源(例如，发送器)和目的地(例如，接收器)之间能够进行通信的一个或多个通信介质和/或其他电路。例如，通信路径104可包括集成电路封装、印刷电路板、连接器、线缆、一个或多个导电线或者其他通信介质的一些部分。
高速输入/输出(IO)接口(例如，快速外围组件互连(Peripheral ComponentInterconnect Express，PCIe)、以太网、通用串行总线(Universal Serial Bus，USB))一般利用差动信令进行数据传送。通过在两个信道上输送具有相反极性(P和N)的数据信号，差动信号对系统噪声的免疫力更强，并且使接收器处的信号幅度加倍。
图2A图示了差动数据信号(Vdiff)，其中P信号(Vp)和N信号(Vn)由于匹配的P和N信道而完美对齐，偏斜为零。差动信号Vdiff等于Vp与Vn之间的差异。当没有偏斜时，Vdiff是最大化的，并且在其峰值处是每个单端信号的幅度的两倍。等于0.5*(Vp+Vn)的共模信号Vcom在没有偏斜时是DC常数。
图2B图示了差动数据信号(Vdiff)，其中由于P和N信道之间的不匹配，在Vp和Vn之间存在偏斜。偏斜的存在由于窗台效应(ledge effect)而使得差动信号Vdiff失真。差动信号的一部分将被转换为共模信号Vcom，这导致了差动信号的失真以及共模噪声。
图3A-3D图示了根据某些实施例的各种偏斜类型。这些图中的每一幅描绘了各种类型的偏斜的Vp、Vn、Vdiff和Vcom。
在图3A中，示出了Vp和Vn之间没有偏斜的理想情况。在这种情况下，Viff没有失真，并且Vcom是常数。
在图3B中，Vn相对于Vp略微偏斜了Δt1。在这种情况下，Vdiff是失真的，因为存在差模噪声。一些共模噪声存在于Vcom中，从而Vcom在整个波形中不是恒定的。
在图3C中，Vn相对于Vp延迟了Δt2(其中Δt2的幅值比Δt1大)。在这种情况中，在Vdiff中观察到显著的信号失真，这可能导致潜在的抖动问题和互连的性能的降低。在Vcom中也观察到显著的共模噪声，这也会导致差模噪声。图3C中的噪声幅度比图3B中的噪声幅度大。
在图3D中，Vp相对于Vn延迟了Δt2。同样，Vdiff中存在显著的信号失真，并且会出现显著的抖动。Vcom中的共模噪声的形状和幅度与图3C中类似。
正如波形所示，随着偏斜的增大，差动信号进一步失真，这对高速I/O互连的性能有显著影响。随着偏斜的增大，共模信号Vcom从理想直线Vcom偏离的幅度也增大。
由于设计限制和制造容差，这种P和N的不匹配(也被称为PN偏斜)是很难避免的，并且可能存在于通信路径104内的各种组件中，例如集成电路封装、印刷电路板、连接器、线缆或者其他通信介质。总PN偏斜是来自每个个体组件的偏斜的总和。由于差动信号的失真和共模噪声，PN偏斜降低了信号质量。随着IO接口演变到更高的速度，PN偏斜对信号质量和IO链路差错率的影响越来越显著。例如，在PAM4信令中，当PN偏斜从几皮秒(ps)增大到10ps以上时，链路差错可能增大5个数量级以上。
在设计和制造过程中控制偏斜可能被证明是困难的，因为偏斜在通信路径104的各种组件上聚集，并且各种方法可能导致不切实际的设计规则、成本高昂的设计要求、额外的电路面积或者物理设计的额外复杂性。
系统100可操作来通过检测接收到的差动信号的两个信号之间的偏斜量，并且调整信号之一的时序以减小两个信号之间的偏斜，来提供动态偏斜补偿。偏斜检测电路103检测共模电压中的共模噪声的幅度，该共模噪声指示出由接收器101接收的差动信号的信号之间的偏斜量。然后，偏斜检测电路103的偏斜补偿控制电路122基于检测到的共模噪声向偏斜补偿电路106提供反馈以延迟信号之一，从而减小差动信号的偏斜。
在各种实施例中，接收器101可以动态地检测和补偿总的PN偏斜(其具有可能事先不知道的量)。因此，接收器101可以恢复具有改善的信号质量的差动信号并且减少链路差错计数，这可以改善高速IO链路的吞吐量。
在一些实施例中，接收器101可以利用可在串行链路中执行其他功能(例如，链路训练功能)的电路(例如，采样器118、相位内插器120、偏斜补偿控制电路122或者这些的任何一者的一些部分)来提供偏斜补偿功能，从而节省宝贵的电路面积或者功率使用。
接收器101接收到的差动信号可以通过偏斜补偿电路106。偏斜补偿电路106可操作来延迟差动信号的任一个信号。在一些实施例中，当信号最初被接收到时，两个信号的延迟都可被设置到零或者其他初始值，然后可在偏斜检测电路103检测到偏斜时被调整。
接收器101还包括正常接收器路径105，其包括用于检测由差动信号传送的数据的任何适当的接收器电路，例如连续时间线性均衡器(continuous time linear equalizer，CTLE)110、采样器/决策反馈均衡器(decision feedback equalizer，DFE)112、相位内插器114、或者其他适当的电路。选择电路108(例如，解复用器)可操作来将偏斜补偿电路106输出的差动信号传递给偏斜检测电路103或者正常接收器路径105。在操作中，当信号最初被接收到时，选择电路108可以首先将差动信号传递给偏斜检测电路103(例如，在链路训练过程期间或者之前)，以便对偏斜进行补偿，在此之后，经补偿的差动信号将被选择电路108传递到正常接收器路径105，以检测由信号传输的数据(例如，在链路上的正常通信期间)。在一些实施例中，选择电路108可包括一个或多个熔丝，一旦校准程序已被执行来检测偏斜并且配置偏斜补偿电路106来补偿偏斜(例如，当通信路径104是固定的并且偏斜在通信会话之间不变化时)，这些熔丝就永久地将选择电路108配置为将偏斜补偿电路106的输出传递到正常接收器路径105。在其他实施例中，选择电路108可以在任何适当的时间在路径之间切换。
当差动信号被传递到偏斜检测电路103时，差动信号被耦合到共模电压(Vcom)生成器116。Vcom生成器116输出差动信号的共模电压(在各种实施例中，共模电压可以是单端信号或者差动信号)。
采样器118基于时钟信号(例如，RX_clk)和相位内插器120在各种时间点对共模电压输出进行采样。采样结果被提供给偏斜补偿控制电路122，该电路与偏斜补偿电路106通信，以基于采样结果控制被应用到如下信号的延迟：通过通信路径104A接收的信号或者通过通信路径104B接收的信号。
在各种实施例中，可以为发送器和接收器101之间可能存在的多对通信路径(图1中只示出了一对通信路径)复制偏斜检测电路103。在一些实施例中，可以在多对不同通信路径之间共享偏斜检测电路103的一个或多个组件(例如，可以在多对通信路径之间对偏斜检测电路103或其一部分进行时间共享)。
图4A-4B图示了根据某些实施例的偏斜补偿电路402和404。电路402和404各自是可用于实现偏斜补偿电路106的电路的示例。偏斜补偿电路可以补偿系统中的整体偏斜，包括来自平台和电路两边的P和N不匹配。
图4A的电路402接收包括第一信号IN_P和第二信号IN_N的差动输入信号。该差动信号通过模拟缓冲器406。模拟缓冲器可以在输入和输出网之间提供信号隔离，以及峰值增益提升。在一些实施例中，模拟缓冲器406可包括高频峰化网络。在各种实施例中，模拟缓冲器406包括无源峰化电路以提供具有高频峰值的均衡，以避免从有源组件(例如，晶体管)注入噪声，但在其他实施例中，可以使用有源组件。
虽然缓冲器406被示为耦合到Vdd和地(GND)两者，但在其他实施例中，缓冲器406可以只耦合到其中一个(或者一个或多个不同的电压基准)。
模拟缓冲器406的输出信号OUT_P和OUT_N各自耦合到各自的可调整负载电容器408，其中OUT_P耦合到可调整电容器408A，并且OUT_N耦合到可调整电容器408B。电容器408A和408B可以是独立可调整的。电容器408可用于控制偏斜补偿电路的输出负载，以独立地为输出信号OUT_P和OUT_N实现不同延迟。
图4B的电路404与电路402相似，但在电路404中，模拟缓冲器406是使用无源CTLE412来实现的。同样，输出信号各自耦合到可调整电容器410A或410B，该电容器410A或410B可以提供对要被应用到如下信号的延迟的独立控制：由OUT_P输出的信号或者由OUT_N输出的信号。
图4C图示了根据某些实施例可由偏斜补偿电路106执行的偏斜补偿。图4C描绘了第一波形420，该波形表示在作为偏斜补偿电路106的输入的差动信号的信号之一(例如，Vp或者Vn)上的从低电压到高电压的转变。波形从低状态转变到高状态(例如，Vdd)，该高状态高于划分低逻辑电平与高逻辑电平的阈值电压。波形422表示当信号通过增大耦合到特定信号的可调整电容器408(例如，408A或408B)的电容而被延迟Δt时的相同转变，并且可以是由偏斜补偿电路106输出的信号之一。例如，如果波形420描绘了Vp，那么可调整电容器408A被调整(例如，电容被增大)以延迟Vp来产生波形422。相反，如果波形420描绘了Vn，那么可调整电容器408B被调整以延迟Vn来产生波形422。
在差动信号移动经过偏斜补偿电路106之后，它通过选择电路108。选择电路108可被用于选择常规SERDES IO模式(例如，通过将差动信号路由到正常接收器路径105)或者PN偏斜补偿模式(例如，通过将差动信号路由到偏斜检测电路103)。当PN偏斜补偿模式被选择时，Vcom生成器116、采样器118和偏斜补偿控制电路122可被启用(而当差动信号被路由到正常接收器路径105时，这些电路可能被断电)。
当差动信号被路由到偏斜检测电路103时，Vcom生成器116首先生成接收到的差动信号的共模电压Vcom。
图5A图示了具有单端输出z的共模电压生成器502，它可用于实现Vcom生成器116。生成器502接受差动信号in_p和in_n作为输入，并且输出差动输入信号的共模电压(或者其缩放版本)作为输出z。在一些实施例中，共模电压生成器502可被实现为如图所示的加权求和器电路。
差动信号输入的共模电压是(in_p+in_n)/2。生成器502的传递函数为：
Figure BDA0003620671780000071
如果RP和RN具有相同的值(“R”)，则传递函数变成：
Figure BDA0003620671780000072
从而，为了输出真正的共模电压，反馈电阻器RFB可以是Rp和Rn电阻器的值的1/2。在其他实施例中，共模电压的缩放版本可由检测器502生成。例如，Rp和Rn电阻器的值可以是反馈电阻器RFB的任何适当倍数，或者反之。在一些实施例中，缩放共模电压输出可以为采样器118提供增大的分辨率。
图5B图示了具有差动输出z和zb的共模电压生成器504，它可用于实现Vcom生成器116。共模电压生成器504接受差动信号in_p和in_n以及in_p的互补(in_pb)和in_n的互补(in_nb)作为输入。与图5A中的电路中一样，各种电阻可具有任何适当的值，以产生期望的共模电压或者其缩放版本。在一些实施例中，Rp和Rn晶体管可都具有相同的电阻，并且两个反馈晶体管RFB具有共同的电阻值。
再次返回到图1，由Vcom生成器116输出的共模电压被提供给采样器118。采样器118在各种时间点对共模电压(Vcom)进行采样，并且基于最大和/或最小采样Vcom值来确定共模噪声的幅度。偏斜补偿控制电路122使用此信息来调整由偏斜补偿电路106接收的差动信号的信号之一的相位延迟。相位延迟的调整可以通过例如调整偏斜补偿电路106的电容器(例如，408、410)来实现。在一些实施例中，电容器被调整的量是基于Vcom的最大和/或最小值的测量幅度的。在其他实施例中，电容器可以按预定的量被调整，而不考虑Vcom的最大和/或最小值的测量幅度。
为了获得Vcom最大/最小值的幅度，可以在RX_clk的一个周期的各种点处对Vcom进行采样。可以通过调整相位内插器120以改变馈送到采样器118的时钟(“采样时钟”)的相位来对这些各种点进行采样。在一些实施例中，可以在RX_clk的两个单位间隔中的各种点处对Vcom进行采样(例如，当使用双数据速率钟控时)。这些点在时间上可以是均匀间距的，或者可以是以其他方式间距的。
采样过程可以通过将采样器118的参考电压(Vref)和提供给采样器118的采样时钟的相位设置到初始值而开始。Vref可被与采样的Vcom进行比较，以确定哪个值更大。Vref可以被改变(例如，递增地提高)，直到采样器118找到处于初始相位的Vcom为止(例如，通过使用比较器电路或者其他适当的电路)。对所得到的Vcom的指示可以被提供给偏斜补偿控制电路122或者跟踪采样值的其他逻辑。
然后调整采样时钟的延迟(例如，通过改变相位内插器120的设置)，并且再次扫描Vref，直到找到该采样点的Vcom为止。这个过程重复进行，直到每个采样点的Vcom都已被采样为止(或者直到确定已找到最大和/或最小Vcom为止，例如，基于采样的Vcom值的进展)。
基于采样结果，偏斜补偿控制电路122可操作来确定共模噪声的幅度，例如，如最大和/或最小Vcom电压所指示的，并且相应地控制由偏斜补偿电路106提供的偏斜补偿。
在一些实施例中，偏斜补偿控制电路122可以维护采样点和Vref值的表格，其中指示出了Vref值是大于还是小于在特定采样点采样的Vcom。该表格可被用于识别最大Vcom电压、最小Vcom电压、最大或者最小Vcom电压的定时、或者由偏斜补偿控制电路122使用来指导对偏斜的调整的其他适当信息。在其他实施例中，可以按任何其他适当的方式来跟踪这种信息(例如，通过在遇到新的最大Vcom电压时覆盖最大Vcom电压，等等)。
一些实施例可涉及确定基线Vcom作为偏斜检测过程的一部分(虽然其他实施例不要求确定基线Vcom)。例如，为了确定基线Vcom，可以向P和N信号应用DC信号(例如，向P信号应用最高信号电压，例如Vdd，并且向N信号应用最低信号电压，例如GND)，并且可以将Vcom生成器116的输出处的电压确定为基线Vcom。然后可以相对于基线Vcom值考虑采样的Vcom值(例如，以确定与基线Vcom的最大偏离是什么，以便决定如何补偿相应的偏斜)。
在一些实施例中，偏斜补偿控制电路122可以利用查找表来确定要延迟哪个信号以及延迟该信号的程度(例如，经由偏斜补偿电路106的电容的变化)。这样的查找可以接受任何适当的参数作为输入，例如共模噪声的量、最大Vcom、最小Vcom、相对于参考点(例如信号之一的边缘)最大Vcom是出现在最小Vcom之前还是之后(因为这可能指示出哪个信号要被延迟)、或者其他适当的信息(例如本文描述的任何信息)。在一个实施例中，查找表可以输出对要调整偏斜补偿电路106的哪个电容器(例如，408、410)的指示。在另一实施例中，查找表可以输出对哪个电容器的指示以及该电容器的新电容设置。
图6图示了根据某些实施例的用于偏斜检测和补偿的流程600。在602，执行偏斜校正初始化。这可包括将偏斜补偿设置到零(例如，偏斜补偿电路106不提供偏斜补偿)，从而使得偏斜补偿电路106输出的信号具有与偏斜补偿电路106接收的信号相同的偏斜。可以按任何适当的方式执行该操作，例如通过复位信号，通过对偏斜补偿电路106的一个或多个电容器的调整(例如，由偏斜补偿控制电路122进行)，或者其他适当的方式。
初始化还可包括配置选择电路108以将差动信号从偏斜补偿电路106传递到偏斜检测电路103。在一些实施例中，初始化还可包括初始化采样器118的采样时钟。
在604，以当前的采样时钟设置对Vcom进行采样。在606，确定是否已找到最大和最小Vcom。假设在第一次迭代时没有找到最大和最小Vcom，则流程将循环到608，在那里调整采样时钟并且再次对Vcom进行采样。
一旦找到了最大和最小Vcom，流程就会移动到610，在610，保存对在最大Vcom电压和最小Vcom电压处的采样器的Vref值的指示。
在612，确定共模噪声(例如，如保存的Vref值所指示)是否可接受。例如，如果这些值指示出共模噪声为零(或者低于特定的阈值)，那么就不需要偏斜调整，并且该流程可以结束。如果共模噪声是不可接受的，则流程移动到614。
在各种实施例中，可以按任何适当的方式进行对共模噪声是否可接受的确定。例如，如果所有采样点都指示出相同的采样Vcom电压，那么共模噪声是可接受的。作为另一示例，如果最低采样Vcom电压与最高采样Vcom电压之间的差异低于预定的阈值，则可以发现共模噪声是可接受的。作为另一示例，如果基线Vcom电压与最低和/或最高采样Vcom电压之间的差异低于预定的阈值，则可以发现共模噪声是可接受的。
在614，应用偏斜校正。这可包括偏斜补偿控制电路122和偏斜补偿电路106之间的通信。在特定实施例中，偏斜补偿控制电路122可以指导偏斜补偿电路106按特定的量调整输入信号之一的延迟。例如，偏斜补偿控制电路122可以指定偏斜补偿电路106的可调整电容器之一和该电容器的新电容值(或者该电容器的电容的变化量)。在一些实施例中，电容器的新值的幅值是基于共模噪声的幅值的(例如，如检测到的最小和最大Vcom所指示)。在另一实施例中，调整的量可以与共模噪声的幅值无关(例如，在614的每个迭代中可以进行恒定的调整)。然后流程返回到604，在604，重复采样以确定偏斜调整是否导致了可接受的共模电压波形。
在一些实施例中，只要偏斜在被减小(例如，只要最大Vcom在被减小或者最小Vcom在被提高)，该流程就可以继续被重复，而如果偏斜无法被进一步减小，则该流程可以结束。
本文阐述了许多具体细节，例如特定类型的处理器和系统配置的示例、特定的硬件结构以及特定的体系结构和微体系结构细节，以提供对本公开的透彻理解。然而，本领域技术人员将会清楚，实现本公开并不需要使用这些具体细节。在其他情况中，没有详细描述公知的组件或方法，例如特定的和替换的处理器体系结构、用于描述的算法的特定逻辑电路/代码、特定固件代码、特定互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实现方式、用代码对算法的特定表述、特定断电和门控技术/逻辑、以及计算机系统的其他特定操作细节，以避免不必要地模糊本公开。
本文描述的系统或者组件的任何部分都可被包括在能够发送和/或接收数据的设备内。例如，系统100的任何部分可被包括在计算设备中，例如主机设备或者外围设备，其中任一者可包括处理器、片上系统(system-on-a-chip，SoC)或者其他适当的电路。主机设备可包括任何适当的计算系统，该计算系统可操作来连接到外围设备，并且向外围设备发送数据和/或从外围设备接收数据。主机设备可包括一个或多个处理器和一个或多个端口。主机设备可包括或者耦合到任何其他适当的电路，例如存储器、互连、一个或多个通信控制器、或者其他适当的电路。外围设备可包括任何适当的设备来与主机设备进行通信。例如，外围设备可以是输入设备，例如图像扫描仪、视频记录器、麦克风、数据获取设备、或者一般向主机设备传达数据的其他适当设备；输出设备，例如监视器、投影仪、打印机、或者一般从主机设备接收数据的其他适当设备；或者诸如以下设备：通信中枢、硬盘驱动器、闪存驱动器、存储卡、或者既向主机设备发送也从主机设备接收数据的其他适当设备。
虽然本文的实施例可以是参考例如计算平台或微处理器中的特定集成电路来描述的，但其他实施例适用于其他类型的集成电路和逻辑器件。本文描述的实施例的类似技术和教导可被应用到也可受益于本文描述的特征的其他类型的电路或半导体器件。例如，所公开的实施例不限于特定的主机设备或者外围设备，而是可以适用于任何适当的主机或者外围设备，例如桌面型计算机系统、服务器计算机系统、手持设备、平板设备、其他薄型笔记本、片上系统(SoC)设备、以及嵌入式应用。手持设备的一些示例包括蜂窝电话、互联网协议设备、数字相机、个人数字助理(personal digital assistant，PDA)、以及手持PC。嵌入式应用通常包括微控制器、数字信号处理器(digital signal processor，DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络中枢、广域网(wide area network，WAN)交换机、或者能够执行下面教导的功能和操作的任何其他系统。此外，本文描述的装置、方法和系统不限于物理计算设备，而是也可涉及软件优化。
图7和图8描绘了其中可以实现本文描述的各种实施例的示例系统。例如，所描绘的任何组件可以实现接收器101和/或发送器102。
现在参考图7，描绘了根据某些实施例的可充当主机设备或外围设备(或者可包括主机设备和一个或多个外围设备两者)的计算机系统中存在的组件的框图。如图7所示，系统700包括组件的任何组合。这些组件可被实现为IC、其一部分、分立的电子器件、或者在计算机系统中适配的其他模块、逻辑、硬件、软件、固件或者其组合，或者被实现为以其他方式包含在计算机系统的机壳内的组件。还要注意，图7的框图旨在示出计算机系统的许多组件的高级别视图。然而，要理解，在其他实现方式中，示出的一些组件可被省略，额外的组件可存在，并且示出的组件的不同布置可发生。因此，上文描述的公开内容可被实现在下文图示或描述的一个或多个互连的任何部分中。
如图7中可见，处理器710在一个实施例中包括微处理器、多核心处理器、多线程处理器、超低电压处理器、嵌入式处理器、或者其他已知的处理元件。在图示的实现方式中，处理器710充当主处理单元和中央中枢来与系统700的各种组件中的许多进行通信。作为一个示例，处理器710被实现为片上系统(SoC)。作为具体的说明性示例，处理器710包括可从加州圣克拉拉的英特尔公司获得的基于
Figure BDA0003620671780000121
Architecture CoreTM的处理器，例如i3、i5、i7或者另外的这种处理器。然而，其他低功率处理器，例如可从加州森尼维尔市的超微半导体公司(Advanced Micro Devices,Inc.，AMD)获得的那些、来自加州森尼维尔市的MIPS技术公司的基于MIPS的设计、从ARM控股有限公司或者其客户或者其被许可人或者采用者许可的基于ARM的设计，可取而代之存在于其他实施例中，例如苹果A5/A6处理器、高通骁龙处理器、或者TI OMAP处理器。注意，这种处理器的许多客户版本是经过修改和改变的；但是，它们可以支持或识别执行由处理器许可人阐述的定义算法的特定指令集。在这里，微体系结构实现可能有所不同，但处理器的体系结构功能通常是一致的。下面将进一步论述关于一个实现方式中的处理器710的体系结构和操作的某些细节，以提供说明性示例。
处理器710在一个实施例中与系统存储器715通信。作为说明性示例，其在一实施例中可经由多个存储器设备来实现，以提供给定量的系统存储器。作为示例，存储器可以按照基于联合电子器件工程委员会(Joint Electron Devices Engineering Council，JEDEC)低功率双数据速率(low power double data rate，LPDDR)的设计，例如根据JEDECJESD 209-2E(2009年4月发布)的当前LPDDR2标准，或者将提供对LPDDR2的扩展以增大带宽的要被称为LPDDR3或LPDDR4的下一代LPDDR标准。在各种实现方式中，个体存储器设备可具有不同封装类型，例如单片封装(single die package，SDP)、双片封装(dual diepackage，DDP)或者四片封装(quad die package，Q17P)。这些设备在一些实施例中被直接焊接到主板上以提供较低调的方案，而在其他实施例中设备被配置为一个或多个存储器模块，这些存储器模块进而由给定的连接器耦合到主板。当然，其他存储器实现方式是可能的，例如其他类型的存储器模块，例如不同种类的双列直插存储器模块(dual inlinememory module，DIMM)，包括但不限于microDIMM、MiniDIMM。在特定的说明性实施例中，存储器的大小在2GB到16GB之间，并且可被配置为DDR3LM封装或者LPDDR2或LPDDR3存储器，其经由球栅阵列(ball grid array，BGA)被焊接到主板上。
为了提供对诸如数据、应用、一个或多个操作系统等等之类的信息的持续性存储，大容量存储装置720也可耦合到处理器710。在各种实施例中，为了实现更薄和更轻的系统设计，并且为了改善系统响应性，可以经由SSD来实现这种大容量存储装置。然而，在其他实施例中，可主要利用硬盘驱动器(hard disk drive，HDD)来实现大容量存储装置，其中较小量的SSD存储充当SSD缓存来使得能够在掉电事件期间对情境状态和其他这种信息进行非易失性存储，从而使得在系统活动重发起时可发生快速加电。图7中还示出的是，闪存设备722可耦合到处理器710，例如经由串行外围接口(serial peripheral interface，SPI)。这个闪存设备可提供对系统软件的非易失性存储，包括基本输入/输出软件(basic input/output software，BIOS)以及系统的其他固件。
在各种实施例中，系统的大容量存储装置由SSD单独实现，或者被实现为盘、光盘或者带有SSD缓存的其他驱动器。在一些实施例中，大容量存储装置被实现为SSD或者HDD连同恢复(restore，RST)缓存模块。在各种实现方式中，HDD提供320GB-4万亿字节(TB)及以上之间的存储，而RST缓存是用容量为24GB-256GB的SSD实现的。注意，这种SSD缓存可以被配置为单级别缓存(single level cache，SLC)或者多级别缓存(multi-level cache，MLC)选项，以提供适当水平的响应性。在仅限SSD的选项中，该模块可以被安置在各种位置，例如mSATA或NGFF插槽中。作为示例，SSD具有从120GB-1TB不等的容量。
各种输入/输出(IO)设备可存在于系统700内。具体而言，在图7的实施例中示出的是显示器724，其可以是被配置在机壳的盖子部分内的高清晰度LCD或LED面板。这个显示面板也可提供触摸屏725，例如，在显示面板上进行外部适配，从而使得经由用户与这个触摸屏的交互，可以向系统提供用户输入，以实现期望的操作，例如，关于信息的显示、信息的访问，等等。在一个实施例中，显示器724可经由显示互连耦合到处理器710，该显示互连可被实现为高性能图形互连。触摸屏725可经由另一互连耦合到处理器710，该另一互连在一实施例中可以是I2C互连。如图7中还示出的，除了触摸屏725以外，借由触摸的用户输入也可经由触摸板730发生，该触摸板可被配置在机壳内并且也可耦合到与触摸屏725相同的I2C互连。
显示面板可以在多种模式中操作。在第一模式中，显示面板可以被布置在透明状态中，其中显示面板对可见光是透明的。在各种实施例中，除了外围周围的边框，显示面板的大部分可以是显示器。当在笔记本模式中操作系统并且在透明状态中操作显示面板时，用户可以查看显示面板上呈现的信息，同时也能够查看显示器后面的物体。此外，显示面板上显示的信息可由位于显示器后面的用户查看。或者，显示面板的操作状态可以是不透明状态，其中可见光不会透过显示面板。
在平板模式中，当基板的底表面被搁在表面上或者被用户握持时，系统被折叠关闭，从而使得显示面板的背面显示表面停到一个位置，使得其向外面向用户。在平板操作模式中，背面显示表面发挥显示器和用户界面的作用，因为这个表面可具有触摸屏功能，并且可以执行传统触摸屏设备(例如平板设备)的其他已知功能。为此，显示面板可包括透明度调整层，该层被布置在触摸屏层和正面显示表面之间。在一些实施例中，透明度调整层可以是电致变色层(electrochromic，EC)、LCD层、或者EC和LCD层的组合。
在各种实施例中，显示器可具有不同的尺寸，例如11.6"或13.3"屏幕，并且可具有16:9纵横比，以及至少300尼特亮度。另外，显示器可以具有全高清(high definition，HD)分辨率(至少1920x 1080p)，与嵌入式显示端口(embedded display port，eDP)兼容，并且是具有面板自刷新的低功率面板。
至于触摸屏能力，该系统可以提供显示多点触摸面板，该面板是多点触摸电容器式的，并且是能够允许至少5个手指操作的。并且，在一些实施例中，该显示器可以是能够允许10个手指操作的。在一个实施例中，触摸屏被安置在一种防损和防刮的玻璃和涂层(例如，Gorilla GlassTM或者Gorilla Glass 2TM)内以实现低摩擦，从而减少“烧手指”并且避免“跳指”。为了提供增强的触摸体验和响应性，在一些实施例中，触摸面板具有多点触摸功能，例如在捏合缩放期间每个静态视图小于2帧(30Hz)，以及有200ms(手指到指针的滞后)的每帧(30Hz)小于1cm的单点触摸功能。在一些实施例中，显示器支持具有最小屏幕边框的无边界玻璃，该边框也与面板表面齐平，并且在使用多点触控时具有有限的IO干扰。
为了感知计算和其他的目的，各种传感器可存在于系统内并且可按不同的方式耦合到处理器710。某些惯性和环境传感器可通过传感器中枢740，例如经由I2C互连，耦合到处理器710。在图7所示的实施例中，这些传感器可包括加速度计741、环境光传感器(ambient light sensor，ALS)742、罗盘743、以及陀螺仪744。其他环境传感器可包括一个或多个热传感器746，这些热传感器746在一些实施例中经由系统管理总线(SMBus)总线耦合到处理器710。
使用平台中存在的各种惯性和环境传感器，可以实现许多不同的用例。这些用例使得能够实现先进的计算操作(包括感知计算)，并且还允许了关于功率管理/电池寿命、安全性和系统响应性方面的增强。
例如，关于功率管理/电池寿命问题，至少部分基于来自环境光传感器的信息，确定平台的位置的环境光条件并且相应地控制显示器的强度。从而，在某些光条件中，减少了操作显示器所消耗的功率。
至于安全性操作，基于从传感器获得的情境信息，例如位置信息，可以确定是否允许用户访问某些安全文档。例如，用户可能被允许在工作场所或者家庭位置访问这种文档。然而，当平台存在于公共位置时，用户被阻止访问这种文档。在一个实施例中，这种确定是基于位置信息的，例如，经由GPS传感器或者相机识别地标来确定的位置信息。其他安全性操作可包括提供彼此之间在接近范围内的设备的配对，例如，如本文所述的便携式平台和用户的桌面型计算机、移动电话，等等。在一些实施例中，当这些设备被如此配对时，某些共享是经由近场通信实现的。然而，当这些设备超出一定范围时，这种共享可能被禁用。此外，当对如本文所述的平台和智能电话进行配对时，当这些设备在公共位置中移动到彼此相距大于预定距离时，可以被配置成触发警报。与之不同，当这些配对的设备处于安全位置时，例如工作场所或者家庭位置，这些设备可以超过这个预定的限制而不触发这种警报。
也可以利用传感器信息来增强响应性。例如，即使平台处于低功率状态中，也仍然可以使得传感器能够以相对低的频率运行。因此，确定了平台位置的任何变化，例如，由惯性传感器、GPS传感器等等确定的变化。如果没有登记这种变化，就会发生与诸如Wi-FiTM接入点或者类似的无线使能器之类的先前无线中枢的更快连接，因为在这种情况下不需要扫描可用的无线网络资源。从而，实现了从低功率状态唤醒时的更高水平的响应性。
要理解，使用经由如本文所述的平台内的集成传感器获得的传感器信息可以使能许多其他用例，而上述示例只是为了说明的目的。使用如本文所述的系统，感知计算系统可以允许添加替换输入模式，包括手势识别，并且使得系统能够感测用户操作和意图。
在一些实施例中，可存在一个或多个红外或其他热感测元件，或者任何其他用于感测用户的存在或运动的元件。这种感测元件可包括一起工作、依次工作或者两者兼有的多个不同元件。例如，感测元件包括提供初始感测的元件，例如光或声音投射，然后是通过例如超声飞行时间相机或图案光相机进行手势检测的感测。
另外，在一些实施例中，系统包括光生成器来产生照明线。在一些实施例中，这条线提供了关于虚拟边界的视觉提示，即空间中的想象的或者虚拟的位置，其中用户通过或突破虚拟边界或平面的动作被解释为与计算系统接触的意图。在一些实施例中，照明线可以随着计算系统转变到与用户有关的不同状态而改变颜色。照明线可用于为用户提供空间中的虚拟边界的视觉提示，并且可被系统用于确定计算机关于用户的状态的转换，包括确定用户何时希望与计算机接触。
在一些实施例中，计算机感测用户位置，并且进行操作来将用户的手穿过虚拟边界的运动解释为指示出用户与计算机接触的意图的手势。在一些实施例中，在用户通过虚拟线或平面时，由光生成器生成的光可以变化，从而向用户提供视觉反馈，指出用户已经进入了用于提供手势来向计算机提供输入的区域。
显示屏可以提供计算系统关于用户的状态的转变的视觉指示。在一些实施例中，在第一状态中提供第一屏幕，在该状态中，用户的存在被系统感测到，例如通过使用一个或多个感测元件。
在一些实现方式中，系统的作用是感测用户身份，例如通过面部识别。这里，可以在第二状态中提供向第二屏幕的转变，在该状态中，计算系统已识别了用户身份，其中该第二屏幕向用户提供视觉反馈，指出用户已转变到新的状态。转变到第三屏幕可以在第三状态中发生，在该状态中，用户已确认了对用户的识别。
在一些实施例中，计算系统可以使用转变机制来为用户确定虚拟边界的位置，其中虚拟边界的位置可能随用户和情境而变化。计算系统可以生成光，例如照明线，以指示出用于与系统交互的虚拟边界。在一些实施例中，计算系统可以处于等待状态，并且该光可以被以第一颜色产生。计算系统可以检测用户是否已经到达了虚拟边界，例如通过使用感测元件来感测用户的存在和运动。
在一些实施例中，如果用户被检测到已经越过了虚拟边界(例如，用户的手比虚拟边界线更靠近计算系统)，则计算系统可以转变到用于接收来自用户的手势输入的状态，其中指示该转变的机制可包括指示虚拟边界的光变化为第二颜色。
在一些实施例中，计算系统然后可以确定是否检测到手势运动。如果检测到手势运动，则计算系统可以进行手势识别过程，这可包括使用来自手势数据库的数据，该数据库可以驻留在计算设备中的存储器中，或者可以被计算设备以其他方式访问。
如果用户的手势被识别，则计算系统可以响应于该输入而执行功能，并且如果用户在虚拟边界内，则返回以接收额外的手势。在一些实施例中，如果手势未被识别，则计算系统可以转变到差错状态中，其中指示差错状态的机制可包括指示虚拟边界的光变化到第三颜色，并且如果用户在用于与计算系统接触的虚拟边界内，则系统返回以接收额外的手势。
如上所述，在其他实施例中，该系统可被配置为可转换的平板系统，该系统可以在至少两种不同的模式中被使用，即平板模式和笔记本模式。该可转换系统可具有两个面板，即显示面板和底座面板，这样在平板模式中，这两个面板被布置成堆叠在彼此之上。在平板模式中，显示面板面朝外，并且可以提供传统平板设备中存在的触摸屏功能。在笔记本模式中，两个面板可以被布置成打开的蛤壳配置。
在各种实施例中，加速度计可以是3轴加速度计，其数据速率至少为50Hz。还可包括陀螺仪，它可以是3轴陀螺仪。此外，可以存在电子罗盘/磁力计。另外，可以提供一个或多个接近传感器(例如，用于打开盖子，以感测人何时接近(或不接近)系统，并且调整功率/性能以延长电池寿命)。对于一些OS的传感器融合能力，包括加速计、陀螺仪和罗盘，可提供增强的特征。此外，经由具有实时时钟(real-time clock，RTC)的传感器中枢，可以实现从传感器唤醒的机制，以实现在系统的其余部分处于低功率状态时接收传感器输入。
在一些实施例中，内部盖子/显示器打开开关或传感器指示出盖子何时被关闭/打开，并且可用于将系统置于连接待机状态中或者自动从连接待机状态唤醒。其他系统传感器可包括用于内部处理器、存储器和皮肤温度监视的ACPI传感器，以使得能够基于感测到的参数来改变处理器和系统操作状态。
在图7中还可以看到，各种外围设备可以耦合到处理器710。在示出的实施例中，各种组件可通过嵌入式控制器735被耦合。这种组件可包括键盘736(例如，经由PS2接口耦合)、风扇737、以及热传感器739。在一些实施例中，触摸板730也可经由PS2接口耦合到EC735。此外，一种安全性处理器，例如根据2003年10月2日的可信计算组(Trusted ComputingGroup，TCG)TPM规范版本1.2的可信平台模块(trusted platform module，TPM)738，也可以经由这个LPC互连耦合到处理器710。然而，要理解，本公开的范围在这方面不受限制，而安全处理和安全信息的存储可以在另一个受保护的位置，例如安全性协处理器中的静态随机访问存储器(static random access memory，SRAM)，或者作为加密的数据块，这种数据块只有在受到安全隔区(secure enclave，SE)处理器模式保护时才会被解密。
在特定实现方式中，外围端口可包括高清晰度媒体接口(high definition mediainterface，HDMI)连接器(其可以具有不同的外形参数，例如全尺寸、迷你或者微型)；一个或多个USB端口，例如根据通用串行总线(Universal Serial Bus，USB)修订版3.2规范(2017年9月)的全尺寸外部端口，当系统处于连接待机状态并且被插入到AC壁式电源中时，至少有一个被供电以用于USB设备(例如智能电话)的充电。此外，可以提供一个或多个ThunderboltTM端口。其他端口可包括外部可访问的读卡器，例如全尺寸SD-XC读卡器和/或用于WWAN的SIM卡读卡器(例如，8针读卡器)。对于音频，可存在具有立体声和麦克风能力(例如，组合功能)的3.5mm插孔，并且支持插孔检测(例如，只支持使用盖子中的麦克风的耳机或者在线缆中有麦克风的耳机)。在一些实施例中，这个插孔可以在立体声耳机和立体声麦克风输入之间重新分配任务。此外，可以提供电源插孔，以用于连接到AC插座。
系统700可通过各种方式与外部设备进行通信，包括无线地进行通信。在图7所示的实施例中，存在各种无线模块，其中每一者可对应于被配置用于特定的无线通信协议的无线电装置。用于诸如近场之类的短距离中的无线通信的一种方式可经由近场通信(nearfield communication，NFC)单元745，该NFC单元在一个实施例中可经由SMBus与处理器710进行通信。注意，经由这个NFC单元745，彼此近邻的设备可以通信。例如，通过使两个设备紧密相关地适配在一起并且使得能够传送诸如识别信息、支付信息之类的信息、诸如图像数据之类的数据等等，用户可以使得系统700能够与另一(例如)便携式设备(比如用户的智能电话)通信。也可以使用NFC系统执行无线电力传送。
使用本文描述的NFC单元，用户可以通过利用一个或多个这种设备的线圈之间的耦合来将设备左右撞在一起以及将设备并排放在一起，以实现近场耦合功能(例如近场通信和无线电力传送(wireless power transfer，WPT))。更具体而言，实施例提供了具有战略地成形和放置的铁氧体材料的设备，以提供线圈的更好耦合。每个线圈具有与之相关联的电感，该电感可以与系统的电阻、电容和其他特征一起被选择，以实现系统的共同谐振频率。
从图7中还可看出，额外的无线单元可包括其他短距离无线引擎，包括WLAN单元750和蓝牙单元752。利用WLAN单元750，可以实现根据给定的电气与电子工程师学会(Institute of Electrical and Electronics Engineers，IEEE)802.11标准的Wi-FiTM通信，而经由蓝牙单元752，可发生经由蓝牙协议的短程通信。这些单元可经由例如USB链路或者通用异步接收器发送器(universal asynchronous receiver transmitter，UART)链路与处理器710通信。或者，这些单元可以经由互连耦合到处理器710，该互连根据快速外围组件互联TM(Peripheral Component Interconnect ExpressTM，PCIeTM)协议，例如，根据快速PCITM规范基础规范版本3.0(2007年1月17日发布)，或者另一这种协议，例如串行数据输入/输出(serial data input/output，SDIO)标准。当然，可被配置在一个或多个附加卡上的这些外围设备之间的实际物理连接可借由适配到主板的NGFF连接器。
此外，无线广域通信，例如根据蜂窝或其他无线广域协议的无线广域通信，可经由WWAN单元756发生，该WWAN单元进而可耦合到订户身份模块(subscriber identitymodule，SIM)757。此外，为了使能对位置信息的接收和使用，GPS模块755也可存在。注意，在图7所示的实施例中，WWAN单元756和诸如相机模块754之类的集成捕捉设备可经由诸如USB2.0或3.0链路之类的给定USB协议或者UART或I2C协议通信。同样，这些单元的实际物理连接可以经由将NGFF附加卡适配到在主板上配置的NGFF连接器。
在特定实施例中，可以模块化地提供无线功能，例如，利用支持Windows 8CS的WiFiTM 802.11ac解决方案(例如，向后兼容IEEE802.11abgn的附加卡)。这个卡可被配置在内部插槽中(例如，经由NGFF适配器)。额外的模块可以提供蓝牙能力(例如，有向后兼容性的蓝牙4.0)，以及
Figure BDA0003620671780000211
无线显示功能。此外，可以经由单独的设备或者多功能设备提供NFC支持，并且作为示例可将其定位在机壳的右前部分以便于接近。还有一个额外的模块可以是WWAN设备，它可以提供对3G/4G/LTE和GPS的支持。这个模块可被实现在内部(例如，NGFF)插槽中。可以为WiFiTM、蓝牙、WWAN、NFC和GPS提供集成天线支持，以实现从WiFiTM无缝转变到WWAN无线电，根据无线千兆比特规范(2010年7月)的无线千兆比特(wirelessgigabit，WiGig)，反之亦然。
如上所述，可以在盖子中包含集成的相机。作为一个示例，这个相机可以是高分辨率相机，例如，具有至少2.0百万像素(megapixel，MP)的分辨率，并且扩展到6.0MP及以上。
为了提供音频输入和输出，可经由数字信号处理器(digital signal processor，DSP)760来实现音频处理器，该DSP可经由高清晰度音频(high definition audio，HDA)链路耦合到处理器710。类似地，DSP 760可与集成编码器/解码器(CODEC)及放大器762进行通信，该集成CODEC及放大器进而可耦合到输出扬声器763，该输出扬声器可被实现在机壳内。类似地，放大器及CODEC 762可被耦合以从麦克风765接收音频输入，该麦克风在一实施例中可经由双阵列麦克风(例如，数字麦克风阵列)来实现，以提供高质量音频输入，从而使能对系统内的各种操作的由语音激活的控制。还要注意，音频输出可从放大器/编解码器762被提供到耳机插孔764。虽然在图7的实施例中是以这些特定组件来示出的，但要理解本公开的范围在这个方面不受限制。
在特定实施例中，数字音频编解码器和放大器能够驱动立体声耳机插孔、立体声麦克风插孔、内部麦克风阵列以及立体声扬声器。在不同的实现方式中，编解码器可以被集成到音频DSP中，或者经由HD音频路径耦合到外围控制器中枢(peripheral controllerhub，PCH)。在一些实现方式中，除了集成的立体声扬声器以外，还可以提供一个或多个低音扬声器，并且扬声器方案可以支持DTS音频。
在一些实施例中，处理器710可以由外部电压调节器(voltage regulator，VR)和集成在处理器管芯内部的多个内部电压调节器(被称为全集成电压调节器(fullyintegrated voltage regulator，FIVR))供电。在处理器中使用多个FIVR允许将组件分组到分开的电力平面中，使得电力被FIVR调节并且只供应给群组中的那些组件。在功率管理期间，一个FIVR的给定电力平面在处理器被置于某个低功率状态中时可被掉电或断电，而另一FIVR的另一电力平面保持活跃，或者被完全供电。
处理器中的功率控制可以带来增强的省电。例如，功率可以在核心之间被动态分配，个体核心可以改变频率/电压，并且可以提供多个深度低功率状态，以实现非常低的功率消耗。此外，对核心或者独立核心部分的动态控制可以通过在组件不被使用时将其断电来提供功率消耗的降低。
在不同的实现方式中，诸如TPM之类的安全性模块可被集成到处理器中，或者可以是分立的设备，例如TPM 2.0设备。有了集成的安全性模块(也被称为平台信任技术(Platform Trust Technology，PTT))，可以使得BIOS/固件能够暴露某些安全性特征的硬件特征，包括安全指令、安全启动、
Figure BDA0003620671780000221
防盗技术、
Figure BDA0003620671780000222
身份保护技术、
Figure BDA0003620671780000223
可信执行技术(Trusted Execution Technology，TxT)以及
Figure BDA0003620671780000224
可管理性引擎技术以及安全用户界面，比如安全键盘和显示器。
接下来转到图8，示出了根据某些实施例的可作为主机设备或外围设备(或者可同时包括主机设备和一个或多个外围设备)的示例计算系统的另一框图。作为具体说明性示例，SoC 800被包括在用户设备(UE)中。在一个实施例中，UE指的是将被最终用户用来通信的任何设备，例如手持电话、智能电话、平板设备、超薄笔记本、具有宽带适配器的笔记本、或者任何其他类似的通信设备。通常UE连接到基站或节点，这在性质上可能对应于GSM网络中的移动站(MS)。
这里，SoC 800包括2个核心：806和807。与以上论述类似，核心806和807可符合指令集体系结构，例如基于
Figure BDA0003620671780000231
体系结构CoreTM的处理器、超微半导体公司(AMD)处理器、基于MIPS的处理器、基于ARM的处理器设计，或者它们的客户，以及它们的被许可者或采用者。核心806和807耦合到与总线接口单元809和L2缓存810相关联的缓存控制808以与系统800的其他部分通信。互连812包括片上互连，例如IOSF、AMBA或者上文论述的其他互连，它们可能实现描述的公开内容的一个或多个方面。
互连812提供到其他组件的通信信道，例如到订户身份模块(SIM)830以与SIM卡相对接，到引导rom 835来保存引导代码供核心806和807执行以初始化和引导SoC 800，到SDRAM控制器840以与外部存储器(例如，DRAM 860)相对接，到闪存控制器845以与非易失性存储器(例如，闪存865)相对接，到外设控制850(例如串行外围接口)以与外设相对接，到视频编解码器820和视频接口825以显示和接收输入(例如触摸使能输入)，到GPU 815以执行图形相关计算，等等。这些接口的任何一者可包含本文描述的公开内容的各方面。
此外，系统图示了用于通信的外设，例如蓝牙模块870、3G调制解调器875、GPS 880和WiFi 885。注意，如上所述，UE包括用于通信的无线电装置。因此，这些外围通信模块不全都是必需的。然而，在UE中，要包括某种形式的无线电装置用于外部通信。
设计可经过从创建到仿真再到制造的各种阶段。表示设计的数据可通过若干种方式来表示该设计。首先，正如在仿真中有用的，可以利用硬件描述语言(hardwaredescription language，HDL)或者另外的功能性描述语言来表示硬件。此外，在设计过程的一些阶段可产生具有逻辑和/或晶体管门的电路级模型。此外，大多数设计在某个阶段达到表示各种设备在硬件模型中的物理放置的数据的级别。在使用传统半导体制造技术的情况下，表示硬件模型的数据可以是为用于生产集成电路的掩模指定各种特征在不同掩模层上的存在与否的数据。在一些实现方式中，这种数据可被存储在数据库文件格式中，例如图形数据系统II(Graphic Data System II，GDS II)、开放艺术作品系统交换标准(OpenArtwork System Interchange Standard，OASIS)，或者类似格式。
在一些实现方式中，基于软件的硬件模型以及HDL和其他功能性描述语言对象可包括寄存器传送语言(register transfer language，RTL)文件，以及其他示例。这种对象可以是机器可解析的，从而使得设计工具可以接受HDL对象(或模型)，针对描述的硬件的属性来解析HDL对象，并且从该对象确定物理电路和/或片上布局。设计工具的输出可被用于制造物理设备。例如，设计工具可以从HDL对象确定各种硬件和/或固件元素的配置，例如总线宽度、寄存器(包括大小和类型)、存储器块、物理链路路径、架构拓扑，以及将被实现来实现在HDL对象中建模的系统的其他属性。设计工具可包括用于确定片上系统(SoC)和其他硬件设备的拓扑和架构配置的工具。在一些情况中，HDL对象可被用作开发模型和设计文件的基础，这些模型和设计文件可以被制造设备用来制造所描述的硬件。实际上，HDL对象本身可作为输入被提供到制造系统软件以引起描述的硬件。
在设计的任何表示中，数据可被存储在任何形式的机器可读介质中。存储器或者诸如盘之类的磁存储装置或光存储装置可以是机器可读介质，用来存储经由光波或电波传输的信息，该光波或电波被调制或以其他方式生成来传输这种信息。当传输指示或携带代码或设计的电载波时，就执行电信号的拷贝、缓冲或重传而言，做出新的拷贝。从而，通信提供商或网络提供商可在有形机器可读介质上至少暂时地存储物品，例如被编码到载波中的信息，其体现本公开的实施例的技术。
本文使用的模块指的是硬件、软件和/或固件的任何组合。作为示例，模块包括硬件(例如微控制器)，其与非暂态介质相关联以存储适合于被微控制器执行的代码。因此，在一个实施例中，提及模块指的是硬件，其被特别配置为识别和/或执行要被保存在非暂态介质上的代码。此外，在另一实施例中，对模块的使用指的是包括代码的非暂态介质，该代码特别适合于被微控制器执行来执行预定的操作。正如可以推断出的，在另外一个实施例中，术语模块(在此示例中)可以指微控制器和非暂态介质的组合。经常，被图示为分开的模块边界通常是变化的并且可能重叠。例如，第一和第二模块可以共享硬件、软件、固件或者其组合，而可能保留一些独立的硬件、软件或固件。在一个实施例中，对术语逻辑的使用包括硬件，例如晶体管、寄存器或其他硬件，例如可编程逻辑器件。
对短语“用来”或者“被配置为”的使用在一个实施例中指的是布置、装配、制造、许诺销售、进口和/或设计一种装置、硬件、逻辑或元件来执行指定或确定的任务。在此示例中，未在操作的装置或其元件仍“被配置为”执行指定的任务，如果它被设计、耦合和/或互连来执行所述指定任务的话。作为纯说明性示例，逻辑门在操作期间可以提供0或1。但“被配置为”向时钟提供使能信号的逻辑门并不包括可提供1或0的每一个可能的逻辑门。反而，逻辑门是以在操作期间1或0输出会使能时钟的某种方式耦合的那种。再次注意，对术语“被配置为”的使用并不要求操作，而是聚焦于装置、硬件和/或元件的潜在状态，其中在潜在状态中，装置、硬件和/或元件被设计为当该装置、硬件和/或元件在操作时，执行特定的任务。
此外，在一个实施例中对短语“能够”和/或“可操作来”的使用指的是以使能以指定方式使用装置、逻辑、硬件和/或元件的方式设计的某种装置、逻辑、硬件和/或元件。与上文一样，要注意在一个实施例中对“用来”、“能够”或者“可操作来”的使用指的是装置、逻辑、硬件和/或元件的潜在状态，其中装置、逻辑、硬件和/或元件未在操作，但被以使能以指定方式使用装置的方式来设计。
本文使用的值包括数字、状态、逻辑状态或者二元逻辑状态的任何已知表示。通常，对逻辑电平、逻辑值或论理值的使用也被称为1和0，这简单地就是表示二元逻辑状态。例如，1指的是高逻辑电平，0指的是低逻辑电平。在一个实施例中，存储单元(例如晶体管或闪存单元)可能够保存单个逻辑值或多个逻辑值。然而，使用了计算机系统中的值的其他表示。例如，十进制数字十也可被表示为二进制值1010和十六进制字母A。因此，值包括能够被保存在计算机系统中的信息的任何表示。
另外，状态可由值或值的部分来表示。作为示例，第一值，例如逻辑一，可表示默认或初始状态，而第二值，例如逻辑零，可表示非默认状态。此外，术语重置和设置在一个实施例中分别指的是默认的和更新后的值或状态。例如，默认值可能包括高逻辑值，即重置，而更新后的值可能包括低逻辑值，即设置。注意，值的任何组合可被利用来表示任何数目的状态。
上文记载的方法、硬件、软件、固件或代码的实施例可经由存储在机器可访问、机器可读、计算机可访问或者计算机可读介质上的可由处理元件执行的指令或代码来实现。非暂态机器可访问/可读介质包括以机器(例如计算机或电子系统)可读的形式提供(即，存储和/或传输)信息的任何非暂态机制。例如，非暂态机器可访问介质包括随机访问存储器(random-access memory，RAM)，例如静态RAM(static RAM，SRAM)或动态RAM(dynamic RAM，DRAM)；ROM；磁存储介质或光存储介质；闪存设备；电存储设备；光存储设备；声存储设备；或者用于保存从暂态(传播)信号(例如，载波、红外信号、数字信号)接收的信息的其他形式的存储设备；等等，它们要与可从其接收信息的非暂态介质相区分。
用于将逻辑编程为执行本公开的实施例的指令可被存储在系统中的存储器内，例如DRAM、缓存、闪存或者其他存储装置。此外，可经由网络或借由其他计算机可读介质来分发指令。从而，机器可读介质可包括用于以机器(例如，计算机)可读的形式存储或传输信息的任何机制，但不限于是软盘，光盘，致密盘只读存储器(Compact Disc,Read-OnlyMemory，CD-ROM)，以及磁光盘，只读存储器(Read-Only Memory，ROM)，随机访问存储器(Random Access Memory，RAM)，可擦除可编程只读存储器(Erasable Programmable Read-Only Memory，EPROM)，电可擦除可编程只读存储器(Electrically ErasableProgrammable Read-Only Memory，EEPROM)，磁卡或光卡，闪存，或者在经由电的、光的、声的或者其他形式的传播信号(例如，载波、红外信号、数字信号，等等)通过互联网传输信息时使用的有形机器可读存储装置。因此，计算机可读介质包括适用于以机器(例如，计算机)可读的形式存储或传输电子指令或信息的任何类型的有型机器可读介质。
示例1包括一种装置，包括偏斜检测电路，用于对差动信号的共模电压进行采样，其中，采样的共模电压指示出所述差动信号的第一信号和所述差动信号的第二信号之间的偏斜量；以及偏斜补偿电路，用于基于所述采样的共模电压来调整所述第一信号或所述第二信号的延迟以减小所述偏斜量。
示例2包括如示例1所述的主题，并且其中，所述偏斜补偿电路包括第一可调整电容器，用于耦合到所述第一信号；以及第二可调整电容器，用于耦合到所述第二信号。
示例3包括如示例1和2中的任何一者所述的主题，并且其中，所述偏斜补偿电路基于所述采样的共模电压来调整所述第一可调整电容器或第二可调整电容器以减小所述偏斜量。
示例4包括如示例1-3中的任何一者所述的主题，并且其中，所述偏斜补偿电路还包括模拟缓冲器。
示例5包括如示例1-4中的任何一者所述的主题，并且其中，所述模拟缓冲器包括无源连续时间线性均衡器。
示例6包括如示例1-5中的任何一者所述的主题，并且还包括选择电路，用于选择性地将所述偏斜补偿电路的输出耦合到所述偏斜检测电路或者耦合到接收器路径，所述接收器路径用于检测由所述差动信号传输的数据。
示例7包括如示例1-6中的任何一者所述的主题，并且其中，所述偏斜检测电路包括共模电压测量电路，该共模电压测量电路包括反馈电阻器、与所述第一信号耦合的第一电阻器、以及与所述第二信号耦合的第二电阻器。
示例8包括如示例1-7中的任何一者所述的主题，并且其中，所述第一电阻器和第二电阻器各自具有相同的电阻值。
示例9包括如示例1-8中的任何一者所述的主题，并且其中，所述偏斜检测电路用于确定所述采样的共模电压的最大共模电压和最小共模电压，并且基于所述最大共模电压和所述最小共模电压来指示所述偏斜补偿电路调整所述第一信号或所述第二信号的延迟。
示例10包括如示例1-9中的任何一者所述的主题，并且其中，所述偏斜检测电路用于在接收器时钟的整个周期的多个采样时间点对所述共模电压进行采样。
示例11包括一种系统，包括接收器，该接收器包括偏斜检测电路，用于对差动信号的共模电压进行采样，其中，采样的共模电压指示出所述差动信号的第一信号和所述差动信号的第二信号之间的偏斜量；以及偏斜补偿电路，用于来基于所述采样的共模电压来调整所述第一信号或所述第二信号的延迟以减小所述偏斜量；以及发送器，用于通过一对通信路径将所述差动信号发送到所述接收器。
示例12包括如示例11所述的主题，并且其中，所述偏斜补偿电路包括第一可调整电容器，用于耦合到所述第一信号，以及第二可调整电容器，用于耦合到所述第二信号。
示例13包括如示例11和12中的任何一者所述的主题，并且其中，所述偏斜补偿电路基于所述采样的共模电压来调整所述第一可调整电容器或第二可调整电容器以减小所述偏斜量。
示例14包括如示例11-13中的任何一者所述的主题，并且其中，所述偏斜补偿电路还包括模拟缓冲器。
示例15包括如示例11-14中的任何一者所述的主题，并且其中，所述模拟缓冲器包括无源连续时间线性均衡器。
示例16包括如示例11-15中的任何一者所述的主题，并且还包括选择电路，用于选择性地将所述偏斜补偿电路的输出耦合到所述偏斜检测电路或者耦合到接收器路径，所述接收器路径用于检测由所述差动信号传输的数据。
示例17包括如示例11-16中的任何一者所述的主题，并且其中，所述偏斜检测电路包括共模电压测量电路，该共模电压测量电路包括反馈电阻器、与所述第一信号耦合的第一电阻器、以及与所述第二信号耦合的第二电阻器。
示例18包括如示例11-17中的任何一者所述的主题，并且其中，所述第一电阻器和第二电阻器各自具有相同的电阻值。
示例19包括如示例11-18中的任何一者所述的主题，并且其中，所述偏斜检测电路用于确定所述采样的共模电压的最大共模电压和最小共模电压，并且基于所述最大共模电压和所述最小共模电压来指示所述偏斜补偿电路调整所述第一信号或所述第二信号的延迟。
示例20包括如示例11-19中的任何一者所述的主题，并且其中，所述偏斜检测电路用于在接收器时钟的整个周期的多个采样时间点对所述共模电压进行采样。
示例21包括如示例11-20中的任何一者所述的主题，并且还包括以下各项中的至少一者：电池、显示器、或者与包括所述接收器的处理器通信地耦合的网络接口控制器。
示例22包括如示例11-21中的任何一者所述的主题，并且还包括接收器路径，用于检测由所述差动信号传输的数据；以及选择电路，用于选择性地将所述偏斜补偿电路的输出耦合到所述偏斜检测电路或者耦合到所述接收器路径。
示例23包括一种方法，包括对差动信号的共模电压进行采样，其中，采样的共模电压指示出所述差动信号的第一信号和所述差动信号的第二信号之间的偏斜量；并且基于所述采样的共模电压来调整所述第一信号或所述第二信号的延迟以减小所述偏斜量。
示例24包括如示例23所述的主题，并且还包括基于所述采样的共模电压来决定是否调整第一电容器或第二电容器以减小所述偏斜量。
示例25包括如示例23和24中的任何一者所述的主题，并且还包括将所述差动信号选择性地耦合到偏斜检测电路或接收器路径。
示例26包括如示例23-25中的任何一者所述的主题，并且还包括从所述采样的共模电压确定最大和最小共模电压并且基于所述最大和最小共模电压来调整所述第一信号或所述第二信号的延迟。
示例27包括如示例23-26中的任何一者所述的主题，并且其中，对所述差动信号的共模电压采样包括在接收器时钟的整个周期的多个采样时间点对所述共模电压进行采样。
示例28包括一种系统，包括用于对差动信号的共模电压进行采样的第一装置，其中，采样的共模电压指示出所述差动信号的第一信号和所述差动信号的第二信号之间的偏斜量；以及用于基于所述采样的共模电压来调整所述第一信号或所述第二信号的延迟以减小所述偏斜量的第二装置。
示例29包括如示例28所述的主题，并且其中，所述第一装置包括第一可调整电容器，用于耦合到所述第一信号，以及第二可调整电容器，用于耦合到所述第二信号。
示例30包括如示例28和29中的任何一者所述的主题，并且其中，所述第二装置基于所述采样的共模电压来调整所述第一可调整电容器或第二可调整电容器以减小所述偏斜量。
示例31包括如示例28-30中的任何一者所述的主题，并且其中，所述第二装置还包括模拟缓冲器。
示例32包括如示例28-31中的任何一者所述的主题，并且其中，所述模拟缓冲器包括无源连续时间线性均衡器。
示例33包括如示例28-32中的任何一者所述的主题，并且还包括第三装置，用于选择性地将所述偏斜补偿电路的输出耦合到所述偏斜检测电路或者耦合到接收器路径，所述接收器路径用于检测由所述差动信号传输的数据。
示例34包括如示例28-33中的任何一者所述的主题，并且其中，所述第一装置包括共模电压测量电路，该共模电压测量电路包括反馈电阻器、与所述第一信号耦合的第一电阻器、以及与所述第二信号耦合的第二电阻器。
示例35包括如示例28-34中的任何一者所述的主题，并且其中，所述第一电阻器和第二电阻器各自具有相同的电阻值。
示例36包括如示例28-35中的任何一者所述的主题，并且其中，所述第一装置确定所述采样的共模电压的最大共模电压和最小共模电压，并且基于所述最大共模电压和所述最小共模电压来指示所述偏斜补偿电路调整所述第一信号或所述第二信号的延迟。
示例37包括如示例28-36中的任何一者所述的主题，并且其中，所述第一装置在接收器时钟的整个周期的多个采样时间点对所述共模电压进行采样。
示例38包括如示例28-37中的任何一者所述的主题，并且还包括第四装置，用于通过一对通信路径将所述差动信号发送到所述第二装置。
示例39包括如示例28-38中的任何一者所述的主题，并且还包括第五装置，用于检测由所述差动信号传输的数据；以及第六装置，用于选择性地将所述偏斜补偿电路的输出耦合到所述第二装置或者耦合到所述第五装置。
本说明书中各处提及“一个实施例”或“一实施例”的意思是，联系该实施例描述的特定特征、结构或特性被包括在本公开的至少一个实施例中。从而，短语“在一个实施例中”或“在一实施例中”在本说明书各处的出现不一定全都指的是同一实施例。此外，特定的特征、结构或特性在一个或多个实施例中可按任何适当的方式被组合。
在前述说明书中，参考特定的示范性实施例给出了详细描述。然而，很明显，在不脱离如所附权利要求所记载的本公开的更宽精神和范围的情况下，可以对其进行各种修改和改变。因此，应从说明意义而不是限制意义上来看待说明书和附图。此外，前述对实施例和其他示范性语言的使用不一定指的是同一实施例或同一示例，而是可以指不同的以及有区别的实施例，以及可能相同的实施例。

Claims (25)

1.一种装置，包括：
偏斜检测电路，用于对差动信号的共模电压进行采样，其中，采样的共模电压指示出所述差动信号的第一信号和所述差动信号的第二信号之间的偏斜量；以及
偏斜补偿电路，用于基于所述采样的共模电压来调整所述第一信号或所述第二信号的延迟以减小所述偏斜量。
2.如权利要求1所述的装置，其中，所述偏斜补偿电路包括：第一可调整电容器，用于耦合到所述第一信号；以及第二可调整电容器，用于耦合到所述第二信号。
3.如权利要求2所述的装置，其中，所述偏斜补偿电路用于基于所述采样的共模电压来调整所述第一可调整电容器或第二可调整电容器以减小所述偏斜量。
4.如权利要求2所述的装置，其中，所述偏斜补偿电路还包括模拟缓冲器。
5.如权利要求4所述的装置，其中，所述模拟缓冲器包括无源连续时间线性均衡器。
6.如权利要求1所述的装置，还包括：选择电路，用于选择性地将所述偏斜补偿电路的输出耦合到所述偏斜检测电路或者耦合到接收器路径，所述接收器路径用于检测由所述差动信号传输的数据。
7.如权利要求1所述的装置，其中，所述偏斜检测电路包括共模电压测量电路，该共模电压测量电路包括反馈电阻器、与所述第一信号耦合的第一电阻器、以及与所述第二信号耦合的第二电阻器。
8.如权利要求7所述的装置，其中，所述第一电阻器和第二电阻器各自具有相同的电阻值。
9.如权利要求1所述的装置，其中，所述偏斜检测电路用于确定所述采样的共模电压的最大共模电压和最小共模电压，并且基于所述最大共模电压和所述最小共模电压来指示所述偏斜补偿电路调整所述第一信号或所述第二信号的延迟。
10.如权利要求1所述的装置，其中，所述偏斜检测电路用于在接收器时钟的整个周期的多个采样时间点对所述共模电压进行采样。
11.一种方法，包括：
由第一装置对差动信号的共模电压进行采样，其中，采样的共模电压指示出所述差动信号的第一信号和所述差动信号的第二信号之间的偏斜量；以及
由第二装置基于所述采样的共模电压来调整所述第一信号或所述第二信号的延迟以减小所述偏斜量。
12.如权利要求11所述的方法，其中，所述第二装置包括：第一可调整电容器，用于耦合到所述第一信号；以及第二可调整电容器，用于耦合到所述第二信号。
13.如权利要求12所述的方法，其中，所述第二装置基于所述采样的共模电压来调整所述第一可调整电容器或第二可调整电容器以减小所述偏斜量。
14.如权利要求12所述的方法，其中，所述第二装置还包括模拟缓冲器。
15.如权利要求14所述的方法，其中，所述模拟缓冲器包括无源连续时间线性均衡器。
16.如权利要求11所述的方法，还包括：选择性地将所述第二装置的输出耦合到所述第一装置或耦合到接收器路径，所述接收器路径用于检测由所述差动信号传输的数据。
17.如权利要求11所述的方法，其中，所述第一装置包括共模电压测量电路，该共模电压测量电路包括反馈电阻器、与所述第一信号耦合的第一电阻器、以及与所述第二信号耦合的第二电阻器。
18.如权利要求17所述的方法，其中，所述第一电阻器和所述第二电阻器各自具有相同的电阻值。
19.如权利要求11所述的方法，还包括：确定所述采样的共模电压的最大共模电压和最小共模电压，并基于所述最大共模电压和所述最小共模电压来指示所述第二装置调整所述第一信号或所述第二信号的延迟。
20.如权利要求11所述的方法，还包括：由所述第一装置在接收器时钟的整个周期的多个采样时间点对所述共模电压进行采样。
21.如权利要求11所述的方法，还包括：基于所述采样的共模电压来决定是否调整第一电容器或第二电容器以减小所述偏斜量。
22.如权利要求11所述的方法，还包括：将所述差动信号选择性地耦合到偏斜检测电路或接收器路径。
23.如权利要求11所述的方法，还包括：从所述采样的共模电压确定最大和最小共模电压并且基于所述最大和最小共模电压来调整所述第一信号或所述第二信号的延迟。
24.一种系统，包括用于执行如权利要求11-23中任一项所述的方法的装置。
25.如权利要求24所述的系统，其中，所述装置包括机器可读代码，所述机器可读代码在被执行时使机器执行如权利要求11-23中任一项所述的方法的一个或多个步骤。
CN202210456639.5A 2021-06-21 2022-04-28 高速i/o链路的偏斜检测和补偿 Pending CN115576384A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/353,453 US20210311120A1 (en) 2021-06-21 2021-06-21 Skew detection and compensation for high speed i/o links
US17/353,453 2021-06-21

Publications (1)

Publication Number Publication Date
CN115576384A true CN115576384A (zh) 2023-01-06

Family

ID=77921693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210456639.5A Pending CN115576384A (zh) 2021-06-21 2022-04-28 高速i/o链路的偏斜检测和补偿

Country Status (2)

Country Link
US (1) US20210311120A1 (zh)
CN (1) CN115576384A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102651975B1 (ko) * 2023-11-10 2024-03-27 코싸인온 주식회사 상호작용형 dram 신호 분석기 및 이를 이용한 dram 신호 분석 및 보정 방법

Also Published As

Publication number Publication date
US20210311120A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
EP3274855B1 (en) Selectively enabling first and second communication paths using a repeater
CN109891399B (zh) 在相同的物理串行总线集线器上产生多个虚拟串行总线集线器实例的装置和方法
KR102074018B1 (ko) 저전력 상태로의 포트 진입을 동기화하기 위한 시스템, 방법 및 장치
US20170262395A1 (en) Method, apparatus, system for including interrupt functionality in sensor interconnects
US9596749B2 (en) Circuit board having a signal layer with signal traces and a reference plane with an additional signal trace larger than the signal traces
US20180173666A1 (en) APPARATUSES AND METHODS TO COUPLE AN EMBEDDED UNIVERSAL SERIAL BUS (eUSB) CIRCUIT TO A UNIVERSAL SERIAL BUS (USB) TRANSCEIVER INTERFACE CIRCUIT
US10860522B2 (en) Method and apparatus for controlling USB-C connectors on system with multiple host controllers
WO2018044816A1 (en) Apparatuses to resolve roles for dual role serial bus devices
US9385728B2 (en) Integrated clock differential buffering
KR20140113571A (ko) 타임아웃을 처리하기 위한 시스템, 방법 및 장치
US10705594B2 (en) Power management system
US9559445B2 (en) Card edge connectors
US20190034377A1 (en) Mechanism of an asymmetrical full duplex usb ss link
WO2022103488A1 (en) Disaggregation of computing devices using enhanced retimers with circuit switching
US10452599B2 (en) State detection mechanism
US11016550B2 (en) Controller to transmit data for components of a physical layer device
US10873525B2 (en) Dynamic asymmetric communication path allocation
CN115576384A (zh) 高速i/o链路的偏斜检测和补偿
US10262751B2 (en) Multi-dimensional optimization of electrical parameters for memory training
US20220200780A1 (en) Active state power optimization for high-speed serial input/output interfaces
NL2029396B1 (en) Disaggregation of computing devices using enhanced retimers with circuit switching
US20160093960A1 (en) Press-Fit Internal Cable
EP4145713A1 (en) Near-end crosstalk cancellation system
EP4243064A1 (en) Modular low latency electrical sequence for die-to-die interface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination