CN115550573A - 斜坡信号电压抬升电路、斜坡发生电路及图像传感器 - Google Patents
斜坡信号电压抬升电路、斜坡发生电路及图像传感器 Download PDFInfo
- Publication number
- CN115550573A CN115550573A CN202211247295.3A CN202211247295A CN115550573A CN 115550573 A CN115550573 A CN 115550573A CN 202211247295 A CN202211247295 A CN 202211247295A CN 115550573 A CN115550573 A CN 115550573A
- Authority
- CN
- China
- Prior art keywords
- group
- pmos transistors
- ramp
- circuit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本发明提供了一种斜坡信号电压抬升电路,应用于斜坡发生电路,所述斜坡发生电路包括斜坡信号发生支路,包括镜像单元和补偿支路,镜像单元用于镜像所述斜坡信号发生支路的斜坡信号基准电流,产生补偿基准电流,补偿支路与所述镜像单元连接,用于镜像所述补偿基准电流,产生至少一个补偿电流,以通过所述补偿电流拉高所述斜坡信号发生支路输出的斜坡信号的电平,通过拉高斜坡信号的电平,进而可以实现对图像传感器中暗电流的补偿,以减少图像传感器中暗电流的影响。本发明还提供了一种斜坡发生电路和图像传感器。
Description
技术领域
本发明涉及图像传感器技术领域,尤其涉及一种斜坡信号电压抬升电路、斜坡发生电路及图像传感器。
背景技术
暗电流噪声严重影响着CMOS图像传感器(CMOSimagesensor,CIS)的图像质量,暗电流噪声对CIS成像质量的影响主要体现在两个方面。一、暗电流的非均匀性是CIS固定模式噪声的一个重要来源,使得CIS的通透性变差;二、暗电流会抬高整幅图像的数据平均值,尤其是在高温条件下,暗电流会显著增大。如果采用传统的数字域暗校正,会使得暗电流噪声不能有效减去,图像的动态范围将大大减小,严重影响图像质量。
因此,有必要提供一种新型的斜坡信号电压抬升电路、斜坡发生电路及图像传感器以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种斜坡信号电压抬升电路、斜坡发生电路及图像传感器,以减少暗电流的影响。
为实现上述目的,本发明的所述斜坡信号电压抬升电路,应用于斜坡发生电路,所述斜坡发生电路包括斜坡信号发生支路,包括:
镜像单元,用于镜像所述斜坡信号发生支路的斜坡信号基准电流,产生补偿基准电流;以及
补偿支路,与所述镜像单元连接,用于镜像所述补偿基准电流,产生至少一个补偿电流,以通过所述补偿电流拉高所述斜坡信号发生支路输出的斜坡信号的电平。
所述斜坡信号电压抬升电路的有益效果在于:镜像单元用于镜像所述斜坡信号发生支路的斜坡信号基准电流,产生补偿基准电流,补偿支路与所述镜像单元连接,用于镜像所述补偿基准电流,产生至少一个补偿电流,以通过所述补偿电流拉高所述斜坡信号发生支路输出的斜坡信号的电平,通过拉高斜坡信号的电平,进而可以实现对图像传感器中暗电流的补偿,以减少图像传感器中暗电流的影响。
可选地,所述补偿支路包括第一组PMOS管和至少一个第一镜像选通单元,所述第一组PMOS管的源极接电源电压,所述第一组PMOS管的漏极与所述第一组PMOS管的栅极和所述镜像单元连接,所有所述第一镜像选通单元均与所述第一组PMOS管的栅极连接,所述第一镜像选通单元用于选择性导通,以与所述第一组PMOS管构成电流镜,镜像流经所述第一组PMOS管的电流,产生所述补偿电流。
可选地,所述第一镜像选通单元包括第二组PMOS管和第一选通开关,所述第二组PMOS管的源极接电源电压,所述第二组PMOS管的栅极与所述第一组PMOS管的栅极连接,所述第二组PMOS管的漏极与所述第一选通开关的一端连接,所述第一选通开关的另一端用于输出所述补偿电流。
可选地,所述第二组PMOS管的宽长比等比例增加。
可选地,所述镜像单元包括第三组PMOS管和电流镜电路,所述第三组PMOS管的源极接电源电压,所述第三组PMOS管的栅极用于与所述斜坡信号发生支路连接,所述第三组PMOS管的漏极与所述电流镜电路的第一支路连接,所述第一组PMOS管的漏极与所述电流镜电路的第二支路连接。
可选地,所述电流镜电路包括第一NMOS管和第二NMOS管,所述第一NMOS管的漏极与所述第一NMOS管的栅极、所述第三组PMOS管的漏极和所述第二NMOS管的栅极连接,所述第二NMOS管的漏极与所述第一组PMOS管的漏极连接,所述第一NMOS管的源极和所述第二NMOS管的源极均接地。
可选地,所述第一NMOS管的宽长比和所述第二NMOS管的宽长比的比值为1:1。
本发明还提供了一种斜坡发生电路,包括:
斜坡信号发生支路,用于产生并输出斜坡信号;以及
所述斜坡信号电压抬升电路。
所述斜坡发生电路的有益效果在于:包括斜坡信号电压抬升电路,通过拉高斜坡信号的电平,进而可以实现对图像传感器中暗电流的补偿,以减少图像传感器中暗电流的影响。
可选地,所述斜坡信号发生支路包括放大器、可调电阻单元、终端电阻、第四组PMOS管和至少两个第二镜像选通单元,所述放大器的正相输入端接参考电压,所述放大器的反相输入端与所述第四组PMOS管的漏极和所述可调电阻单元连接,所述放大器的输出端与所述第四组PMOS管的栅极连接,所述可调电阻单元用于调节所述第四组PMOS管的漏极与地之间的电阻值大小,所述第二镜像选通单元均与所述第四组PMOS管的栅极和所述终端电阻的一端连接,所述终端电阻的另一端接地,所述第二镜像选通单元用于选择性导通,以与所述第四组PMOS管构成电流镜,镜像流经所述第四组PMOS管的电流,产生斜坡信号电流,进而产生斜坡信号。
可选地,所述第二镜像选通单元包括第五组PMOS管和第二选通开关,所述第五组PMOS管的源极接电源电压,所述第五组PMOS管的栅极与所述放大器的输出端连接,所述第五组PMOS管的漏极与所述第二选通开关的一端连接,所述第二选通开关的另一端与所述终端电阻的一端连接。
可选地,所述第五组PMOS管的宽长比等比例增加。
可选地,所述可调电阻单元包括m个电阻和n个第三选通开关,m为大于或等于2的自然数,n为大于或等于1的自然数,且m-n=1,m个所述电阻串联连接于所述第四组PMOS管的漏极与地之间,两个所述电阻之间的连接点为选通开关连接点,所述选通开关连接点与n个所述第三选通开关的一端一一对应连接,n个所述第三选通开关的另一端均接地。
本发明还提供了一种图像传感器,包括:
像素阵列单元,用于感光后输出像素信号;
行选译码驱动单元,与所述像素阵列单元连接,用于驱动所述像素阵列单元;
所述斜坡发生电路;
读出电路,与所述像素阵列单元和所述斜坡发生电路连接,用于将所述像素信号转换为数字信号;
输出信号处理单元,与所述读出电路连接,以将所述数字信号转化为图像并输出;
时序控制单元,与所述译码驱动单元、所述斜坡发生电路、所述读出电路以及所述输出信号处理单元连接,用于向所述译码驱动单元、所述斜坡发生电路、所述读出电路以及所述输出信号处理单元发送时钟信号。
所述图像传感器的有益效果在于:包括斜坡发生电路,通过拉高斜坡信号的电平,进而可以实现对图像传感器中暗电流的补偿,以减少图像传感器中暗电流的影响。
附图说明
图1为本发明一些实施例中图像传感器的结构示意图;
图2为本发明一些实施中像素单元的电路示意图;
图3为本发明一些实施例中像素单元的时序示意图;
图4为现有技术中斜坡发生电路的电路示意图;
图5为本发明一些实施例中应用于斜坡发生电路的斜坡信号电压抬升电路的电路示意图;
图6为本发明一些实施例中斜坡信号的产生原理时序图;
图7为本发明一些实施例中斜坡信号的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。除非另外定义,此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。
针对现有技术存在的问题,本发明的实施例提供了一种图像传感器。参照图1,所述图像传感器100包括像素阵列单元101、读出电路102、译码驱动单元103、斜坡发生电路104、输出信号处理单元105和时序控制单元106。
参照图1,所述像素阵列单元101用于感光后输出像素信号;所述行选译码驱动单元103与所述像素阵列单元101连接,用于驱动所述像素阵列单元101;所述斜坡发生电路104用于产生斜坡信号;所述读出电路102与所述像素阵列单元101和所述斜坡发生电路104连接,用于将所述像素信号转换为数字信号;所述输出信号处理单元105与所述读出电路102连接,以将所述数字信号转化为图像并输出;所述时序控制单元106与所述译码驱动单元103、所述斜坡发生电路104、所述读出电路102以及所述输出信号处理单元105连接,用于向所述译码驱动单元103、所述斜坡发生电路104、所述读出电路102以及所述输出信号处理单元发送时钟信号。其中,所述像素阵列单元101包括至少一个像素单元1011。其中,所述译码驱动单元103、所述输出信号处理单元105以及所述时序控制单元106均为本领域内的公知技术,在此不再详细赘述。
图2本发明一些实施中像素单元的电路示意图。参照图2,所述像素单元1011包括复位管Mrst、放大管Msf、传输管Mtg、选通管Msel和光电二极管PD,所述复位管Mrst的漏极连接电源电压VDD,所述复位管Mrst的源极连接所述放大管Msf的栅极和所述传输管Mtg的漏极,所述复位管Mrst的栅极用于接收复位控制信号RX,所述传输管Mtg源极与所述光电二极管PD的负极连接,所述传输管Mtg的栅极用于接收传输控制信号TX,所述光电二极管PD的正极接地,所述放大管Msf的漏极连接电源电压VDD,所述放大管Msf的源极与所述选通管Msel的漏极连接,所述选通管Msel的栅极用于接收选通控制信号SEL,所述选通管Msel的源极与所述读出电路102连接,以将所述像素信号发送给所述读出电路102。
参照图2,所述复位管Mrst、所述放大管Msf、所述传输管Mtg和所述选通管Msel均为NMOS管。
参照图2,所述传输管Mtg的漏极与第一连接线10111的一端连接,所述传输管Msf的栅极与所述第一连接线10111的另一端连接,所述复位管Mrst的源极与第二连接线10112的一端连接,所述第二连接线10112的另一端与所述第一连接线10111连接,所述第二连接线10112与所述第一连接线10111的连接点为浮置扩散区FD。
图3为本发明一些实施例中像素单元的时序示意图。参照图2和图3,Rst表示所述像素单元1011的复位阶段,Exp表示所述像素单元1011的曝光阶段,Read表示所述像素单元1011的信号读取阶段,SEL表示施加在所述选通管Msel栅极上的选通控制信号,RX表示施加在所述复位管Mrst栅极上的复位控制信号,TX表示施加在所述传输管Mtg栅极上的传输控制信号。
参照图2和图3,在所述像素单元1011处于所述复位阶段时,所述选通控制信号SEL维持低电平,所述复位控制信号RX维持高电平,所述传输控制信号TX由高电平转变为低电平。所述复位控制信号RX和所述传输控制信号TX均为高点平,所述复位管Mrst和所述传输管Mtg均导通,所述浮置扩散区FD的电位被拉高到电源电压VDD,以完成复位。
参照图2和图3,所述复位控制信号RX和所述传输控制信号TX均由高电平转变为低电平后,所述像素单元1011由所述复位阶段进入所述曝光阶段,所述选通控制信号SEL维持低电平,所述复位控制信号RX维持低电平,所述传输控制信号TX维持低电平。所述复位控制信号RX和所述传输控制信号TX均为低点平,所述复位管Mrst和所述传输管Mtg均关断,所述光电二极管PD感光并生成与光照强度成正比的光电子。
参照图2和图3,所述选通控制信号SEL由低电平转变为高电平后,所述选通管Msel导通,所述像素单元1011由所述曝光阶段进入所述信号读取阶段,所述复位控制信号RX先由低电平变为高电平,以复位所述浮置扩散区FD,此时所述放大管Msf受控于所述浮置扩散区FD的电位,并由所述选通管Msel的源极输出第一复位电位,然后所述复位控制信号RX由高电平变为低电平;所述传输控制信号TX由低电平变为高电平,所述光电二极管PD内的光电子转移到所述浮置扩散区FD,此时所述放大管Msf受控于所述浮置扩散区FD的电位,并由所述选通管Msel的源极输出第二复位电位,然后所述传输控制信号TX由高电平变为低电平。
一些实施例中,所述读出电路至少一个读出单元,所述读出单元包括比较器和计数器,所述计数器与所述比较器的输出端连接,用于对所述比较器的输出信号进行计数,以输出数字信号。
图4为现有技术中斜坡发生电路的电路示意图。图5为本发明一些实施例中斜坡信号电压抬升电路的电路示意图。参照图4,所述斜坡发生电路包括斜坡信号发生支路1041,用于产生并输出斜坡信号。在图4所示斜坡发生电路的基础上,本申请所述所述斜坡发生电路还包括如图5所示的斜坡信号电压抬升电路1042。
参照图4,所述斜坡信号发生支路1041包括放大器AMP、可调电阻单元10411、终端电阻10412、第四组PMOS管PL和至少两个第二镜像选通单元10413,例如N+1个所述第二镜像选通单元10413,N为大于或等于1的整数,所述放大器AMP的正相输入端接参考电压,所述参考电压的电压值为VREF,所述放大器AMP的反相输入端与所述第四组PMOS管PL的漏极和所述可调电阻单元10411连接,所述放大器AMP的输出端与所述第四组PMOS管PL的栅极连接,所述可调电阻单元10411用于调节所述第四组PMOS管PL的漏极与地之间的电阻值大小,所述第二镜像选通单元10413均与所述第四组PMOS管PL的栅极和所述终端电阻10412的一端连接,所述终端电阻10412的另一端接地,所述第二镜像选通单元10413用于选择性导通,以与所述第四组PMOS管PL构成电流镜,镜像流经所述第四组PMOS管PL的电流,产生斜坡信号电流,进而产生斜坡信号。
参照图4,所述第二镜像选通单元10413包括第五组PMOS管和第二选通开关,所述第五组PMOS管的源极接电源电压,所述第五组PMOS管的栅极与所述放大器AMP的输出端连接,所述第五组PMOS管的漏极与所述第二选通开关的一端连接,所述第二选通开关的另一端与所述终端电阻10412的一端连接。则N+1个所述第五组PMOS管分别为P0、P1、····、PN,N+1个所述第二选通开关分别为K0、K1、····、KN。
一些实施例中,所述第五组PMOS管的宽长比等比例增加。
参照图4,所述第四组PMOS管PL的M因子为2L,即所述第一组PMOS管PS1包括2L个并联的PMOS管,第一个所述第五组PMOS管的M因子为20,第二个所述第五组PMOS管的M因子为21,依次类推,第N+1个所述第五组PMOS管的M因子为2N,即第一个所述第五组PMOS管包括20个并联的PMOS管,第二个所述第五组PMOS管包括21个并联的PMOS管,依次类推,第N+1个所述第五组PMOS管包括2N个并联的PMOS管,所述第四组PMOS管PS1的宽长比与P0的宽长比、P1的宽长比、····、PN的宽长比的比值为2L:20:21:····:2N。
一些实施例中,所述可调电阻单元10411包括m个电阻和n个第三选通开关,m为大于或等于2的自然数,n为大于或等于1的自然数,且m-n=1,m个所述电阻串联连接于所述第四组PMOS管PL的漏极与地之间,两个所述电阻之间的连接点为选通开关连接点,所述选通开关连接点与n个所述第三选通开关的一端一一对应连接,n个所述第三选通开关的另一端均接地。
参照图4,所述可调电阻单元10411包括4个电阻和3个第三选通开关,4个所述电阻分别为第一电阻104111、第二电阻104112、第三电阻104113和第四电阻104114,3个所述第三选通开关分别为G0、G1和G2,所述第一电阻104111的一端与所述第四组PMOS管PL的漏极连接,所述第一电阻104111的另一端与所述第二电阻104112的一端和G0的一端连接,所述第二电阻104112的另一端与所述第三电阻104113的一端和G1的一端连接,所述第三电阻104113的另一端与所述第四电阻104114的一端和G2的一端连接,所述第四电阻104114的另一端接地,G0、G1和G2的另一端均接地。
参照图4,所述第一电阻104111的电阻值为R,所述第二电阻104112的电阻值为R,所述第三电阻104113的电阻值为2R,所述第四电阻104114的电阻值为4R,即所述第一电阻104111的电阻值、所述第二电阻104112的电阻值、所述第三电阻104113的电阻值和所述第四电阻104114的电阻值的比例为1:1:2:4。
参照图4,流经所述终端电阻10412的电流大小为IZ,即斜坡电流,流经P0的电流大小为I0,流经P1的电流大小为I1,····,流经PN的电流大小为IN,则IZ=I0+I1+·····+IN,则所述斜坡信号发生支路1041产生的斜坡信号RAMP的电压值为VRAMP,所述终点电阻的电阻值为RZ,VRAMP=RZ×IZ。
参照图4,流经所述第四组PMOS管PL的电流大小为IR,当K0导通时,P0与所述第四组PMOS管PL构成电流镜,当K0关断时,I0=0;当K1导通时,P1与所述第四组PMOS管PL构成电流镜,当K1关断时,I1=0;当KN导通时,PN与所述第四组PMOS管PL构成电流镜,当KN关断时,IN=0。
参照图4,G0、G1和G2控制所述斜坡信号的斜率,当G0导通,G1和G2关断时,所述可调电阻单元10411的有效电阻值为R,则IR=VREF/R,对应1倍的读出单元增益的斜率;当G1导通,G0和G2关断,所述可调电阻单元10411的有效电阻值为2R,则IR=VREF/2R,对应2倍的读出单元增益的斜率;当G2导通,G0和G1关断,所述可调电阻单元10411的有效电阻值为4R,则IR=VREF/4R,对应4倍的读出单元增益的斜率;当G0、G1和G2均关断,所述可调电阻单元10411的有效电阻值为8R,则IR=VREF/8R,对应8倍的读出单元增益的斜率。由于不同增益下IR是不相同的,所以不同增益下对应的斜坡信号的初始电位是不一样的,增益越小,IR越大,IZ越大,初始电位越高;增益越大,IR越小,IZ越小,初始电位越低。
图6为本发明一些实施例中斜坡信号的产生原理时序图。参照图4和图6,RAMP1表示1倍读出单元增益所对应的斜坡信号;RAMP2表示2倍读出单元增益所对应的斜坡信号。
参照图4和图6,在时钟CLK_R的控制下,每个时钟周期Ts内,K0、K1、····、至KN依次断开后打开,斜坡信号的则呈现阶梯状。具体地,在第一个时钟周期Ts内,仅K0关断,流过所述终端电阻10412的电流IZ将减少I0;在第二个时钟周期Ts内,仅K1关断,流经所述终端电阻10412的电流IZ将减少2×I0;以此类推,在第N+1个时钟周期Ts内,仅KN关断,流经所述终端电阻10412的电流IZ将减少2N×I0。在实际应用中,时钟CLK_R的频率很高,时钟周期Ts很短,因此,斜坡信号可以近似看作一条直线。
参照图4和图5,所述斜坡信号电压抬升电路1042包括镜像单元和补偿支路,镜像单元,用于镜像所述斜坡信号发生支路1041的斜坡信号基准电流,产生补偿基准电流;所述补偿支路与所述镜像单元连接,用于镜像所述补偿基准电流,产生至少一个补偿电流,以通过所述补偿电流拉高所述斜坡信号发生支路1041输出的斜坡信号的电平。
参照图5,所述补偿支路包括第一组PMOS管PS1和至少一个第一镜像选通单元10421,例如K+1个所述第一镜像选通单元10421,K为大于或等于0的整数,所述第一组PMOS管PS1的源极接电源电压,所述第一组PMOS管PS1的漏极与所述第一组PMOS管PS1的栅极和所述镜像单元连接,所有所述第一镜像选通单元10421均与所述第一组PMOS管PS1的栅极连接,所述第一镜像选通单元10421用于选择性导通,以与所述第一组PMOS管PS1构成电流镜,镜像流经所述第一组PMOS管PS1的电流,产生所述补偿电流。
参照图4和图5,所述第一镜像选通单元10421包括第二组PMOS管和第一选通开关,所述第二组PMOS管的源极接电源电压,所述第二组PMOS管的栅极与所述第一组PMOS管PS1的栅极连接,所述第二组PMOS管的漏极与所述第一选通开关的一端连接,所述第一选通开关的另一端用于输出所述补偿电流。具体地,所有所述第一选通开关的另一端均与所述终端电阻10412的一端连接。则K+1个所述第二组PMOS管分别为PA0、PA1、····、PAK,K+1个所述第一选通开关分别为S0、S1、····、SK。
一些实施例中,所述第二组PMOS管的宽长比等比例增加。
参照图5,所述第一组PMOS管PS1的M因子为2J,即所述第一组PMOS管PS1包括2J个并联的PMOS管,第一个所述第二组PMOS管的M因子为20,第二个所述第二组PMOS管的M因子为21,依次类推,第K+1个所述第二组PMOS管的M因子为2K,即第一个所述第二组PMOS管包括20个并联的PMOS管,第二个所述第二组PMOS管包括21个并联的PMOS管,依次类推,第K+1个所述第二组PMOS管包括22个并联的PMOS管,所述第一组PMOS管PS1的宽长比与PA0的宽长比、PA1的宽长比、····、PAK的宽长比的比值为2J:20:21:····:2K。
参照图4和图5,所述镜像单元包括第三组PMOS管PS0和电流镜电路,所述第三组PMOS管PS0的源极接电源电压,所述第三组PMOS管PS0的栅极用于与所述斜坡信号发生支路1041连接,所述第三组PMOS管PS0的漏极与所述电流镜电路的第一支路连接,所述第一组PMOS管PS1的漏极与所述电流镜电路的第二支路连接。具体地,所述第三组PMOS管PS0的栅极与所述放大器AMP的输出端连接。
参照图5,所述电流镜电路包括第一NMOS管NS0和第二NMOS管NS1,所述第一NMOS管NS0的漏极与所述第一NMOS管NS0的栅极、所述第三组PMOS管PS0的漏极和所述第二NMOS管NS1的栅极连接,所述第二NMOS管NS1的漏极与所述第一组PMOS管PS1的漏极连接,所述第一NMOS管NS0的源极和所述第二NMOS管NS1的源极均接地。
参照图5,所述第一NMOS管NS0的宽长比和所述第二NMOS管NS1的宽长比的比值为1:1。
参照图4和图5,所述第三组PMOS管PS0的宽长比和所述第四组PMOS管PL的宽长比的比值为a:1,则流经所述第三组PMOS管PS0的电流大小为a×IR,所述第一NMOS管NS0的宽长比和所述第二NMOS管NS1的宽长比的比值为1:1,则流经所述第二NMOS管NS1的电流大小为a×IR,因此流经所述第一组PMOS管PS1的电流大小为a×IR。
参照图5,流经PA0的电流大小为IA0,流经PA1的电流大小为IA1,····,流经PAN的电流大小为IAN,流经所有所述第二组PMOS管的总电流大小为IQ,IQ=IA0+IA1+····+IAN,IZ=I0+I1+·····+IN+IQ,VRAMP=RZ×IZ。
参照图5,当S0导通时,PA0与所述第一组PMOS管PS1构成电流镜,则当S0关断时,IA0=0;当S1导通时,PA1与所述第一组PMOS管PS1构成电流镜,则当S1关断时,IA1=0;当SK导通时,PAK与所述第一组PMOS管PS1构成电流镜,则当SAK关断时,IAK=0。
参照图4和图5,在第一斜坡阶段VR,根据系统预先存储的反馈控制字导通S0、S1、····、SK中的至少一个,所述斜坡信号电压抬升电路1042的电流流到所述终端电阻10412,使得流经所述终端电阻10412的电流上升IQ,进而使得斜坡信号的初始电位上升ΔV,ΔV=IQ×RZ,在第一斜坡阶段VR结束后,S0、S1、····、SK均关断,IQ=0,在第二斜坡阶段VS,所述斜坡信号的初始电位恢复至正常电位。
参照图4和图5,通过调节a与2J的大小则可以设置所述斜坡信号电压抬升电路1042流向所述终端电阻10412电流的步进大小,a与2J的比值越小,则步进越小,暗电流补偿的精度越高,同理,a与J的比值越小,则步进越小,暗电流补偿的精度越高。
图7为本发明一些实施例中斜坡信号的示意图。参照图7,RAMPX表示图4所示斜坡发生电路104产生的斜坡信号,RAMPY表示图5所示斜坡发生电路104产生的斜坡信号,在第一斜坡阶段VR,RAMPY的初始电位相对于RAMPX的初始电位上升了ΔV,CNT表示所述读出单元的输出的数字信号,t1表示采用图4所示斜坡信号发生电路时所述计时器在第一斜坡阶段VR的计数周期,t1’表示采用图5所示斜坡信号发生电路时所述计数器在第一斜坡阶段VR的计数周期,在第二斜坡阶段RAMPY的初始电位相对于RAMPX的初始电位相同,t2表示所述计数器第二斜坡阶段VS的计数周期。
参照图7,由于RAMPY的初始电位相对于RAMPX的初始电位上升了ΔV,t1增加至t1’,所述计数器在所述第一斜坡阶段VR的计数周期增加了t1’-t1,采用图4所示斜坡信号发生电路时所述计时器在第一斜坡阶段VR的计数值为CN1,采用图5所示斜坡信号发生电路时所述计时器在第一斜坡阶段VR的计数值为CN1’,采用图4所示斜坡信号发生电路时所述计时器在第二斜坡阶段VS的计数值和采用图5所示斜坡信号发生电路时所述计时器在第二斜坡阶段VS的计数值均为CN2,则采用图4所示斜坡信号发生电路时所述读出单元的输出数据为CN2-CN1,采用图5所示斜坡信号发生电路时所述读出单元的输出数据为CN2-CN1’,CN2-CN1’相对于CN2-CN1增加了ΔCN,即最终所述读出单元输出的数据补偿掉了因暗电流损失的ΔCN。
虽然在上文中详细说明了本发明的实施方式,但是对于本领域的技术人员来说显而易见的是,能够对这些实施方式进行各种修改和变化。但是,应理解,这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且,在此说明的本发明可有其它的实施方式,并且可通过多种方式实施或实现。
Claims (13)
1.一种斜坡信号电压抬升电路,应用于斜坡发生电路,所述斜坡发生电路包括斜坡信号发生支路,其特征在于,包括:
镜像单元,用于镜像所述斜坡信号发生支路的斜坡信号基准电流,产生补偿基准电流;以及
补偿支路,与所述镜像单元连接,用于镜像所述补偿基准电流,产生至少一个补偿电流,以通过所述补偿电流拉高所述斜坡信号发生支路输出的斜坡信号的电平。
2.根据权利要求1所述的斜坡信号电压抬升电路,其特征在于,所述补偿支路包括第一组PMOS管和至少一个第一镜像选通单元,所述第一组PMOS管的源极接电源电压,所述第一组PMOS管的漏极与所述第一组PMOS管的栅极和所述镜像单元连接,所有所述第一镜像选通单元均与所述第一组PMOS管的栅极连接,所述第一镜像选通单元用于选择性导通,以与所述第一组PMOS管构成电流镜,镜像流经所述第一组PMOS管的电流,产生所述补偿电流。
3.根据权利要求2所述的斜坡信号电压抬升电路,其特征在于,所述第一镜像选通单元包括第二组PMOS管和第一选通开关,所述第二组PMOS管的源极接电源电压,所述第二组PMOS管的栅极与所述第一组PMOS管的栅极连接,所述第二组PMOS管的漏极与所述第一选通开关的一端连接,所述第一选通开关的另一端用于输出所述补偿电流。
4.根据权利要求3所述的斜坡信号电压抬升电路,其特征在于,所述第二组PMOS管的宽长比等比例增加。
5.根据权利要求2或3所述的斜坡信号电压抬升电路,其特征在于,所述镜像单元包括第三组PMOS管和电流镜电路,所述第三组PMOS管的源极接电源电压,所述第三组PMOS管的栅极用于与所述斜坡信号发生支路连接,所述第三组PMOS管的漏极与所述电流镜电路的第一支路连接,所述第一组PMOS管的漏极与所述电流镜电路的第二支路连接。
6.根据权利要求5所述的斜坡信号电压抬升电路,其特征在于,所述电流镜电路包括第一NMOS管和第二NMOS管,所述第一NMOS管的漏极与所述第一NMOS管的栅极、所述第三组PMOS管的漏极和所述第二NMOS管的栅极连接,所述第二NMOS管的漏极与所述第一组PMOS管的漏极连接,所述第一NMOS管的源极和所述第二NMOS管的源极均接地。
7.根据权利要求6所述的斜坡信号电压抬升电路,其特征在于,所述第一NMOS管的宽长比和所述第二NMOS管的宽长比的比值为1:1。
8.一种斜坡发生电路,其特征在于,包括:
斜坡信号发生支路,用于产生并输出斜坡信号;以及
如权利要求1~7任意一项所述的斜坡信号电压抬升电路。
9.根据权利要求8所述的斜坡发生电路,其特征在于,所述斜坡信号发生支路包括放大器、可调电阻单元、终端电阻、第四组PMOS管和至少两个第二镜像选通单元,所述放大器的正相输入端接参考电压,所述放大器的反相输入端与所述第四组PMOS管的漏极和所述可调电阻单元连接,所述放大器的输出端与所述第四组PMOS管的栅极连接,所述可调电阻单元用于调节所述第四组PMOS管的漏极与地之间的电阻值大小,所述第二镜像选通单元均与所述第四组PMOS管的栅极和所述终端电阻的一端连接,所述终端电阻的另一端接地,所述第二镜像选通单元用于选择性导通,以与所述第四组PMOS管构成电流镜,镜像流经所述第四组PMOS管的电流,产生斜坡信号电流,进而产生斜坡信号。
10.根据权利要求9所述的斜坡发生电路,其特征在于,所述第二镜像选通单元包括第五组PMOS管和第二选通开关,所述第五组PMOS管的源极接电源电压,所述第五组PMOS管的栅极与所述放大器的输出端连接,所述第五组PMOS管的漏极与所述第二选通开关的一端连接,所述第二选通开关的另一端与所述终端电阻的一端连接。
11.根据权利要求10所述的斜坡发生电路,其特征在于,所述第五组PMOS管的宽长比等比例增加。
12.根据权利要求9所述的斜坡发生电路,其特征在于,所述可调电阻单元包括m个电阻和n个第三选通开关,m为大于或等于2的自然数,n为大于或等于1的自然数,且m-n=1,m个所述电阻串联连接于所述第四组PMOS管的漏极与地之间,两个所述电阻之间的连接点为选通开关连接点,所述选通开关连接点与n个所述第三选通开关的一端一一对应连接,n个所述第三选通开关的另一端均接地。
13.一种图像传感器,其特征在于,包括:
像素阵列单元,用于感光后输出像素信号;
行选译码驱动单元,与所述像素阵列单元连接,用于驱动所述像素阵列单元;
如权利要求8~12任意一项所述的斜坡发生电路;
读出电路,与所述像素阵列单元和所述斜坡发生电路连接,用于将所述像素信号转换为数字信号;
输出信号处理单元,与所述读出电路连接,以将所述数字信号转化为图像并输出;
时序控制单元,与所述译码驱动单元、所述斜坡发生电路、所述读出电路以及所述输出信号处理单元连接,用于向所述译码驱动单元、所述斜坡发生电路、所述读出电路以及所述输出信号处理单元发送时钟信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211247295.3A CN115550573A (zh) | 2022-10-12 | 2022-10-12 | 斜坡信号电压抬升电路、斜坡发生电路及图像传感器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211247295.3A CN115550573A (zh) | 2022-10-12 | 2022-10-12 | 斜坡信号电压抬升电路、斜坡发生电路及图像传感器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115550573A true CN115550573A (zh) | 2022-12-30 |
Family
ID=84733066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211247295.3A Pending CN115550573A (zh) | 2022-10-12 | 2022-10-12 | 斜坡信号电压抬升电路、斜坡发生电路及图像传感器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115550573A (zh) |
-
2022
- 2022-10-12 CN CN202211247295.3A patent/CN115550573A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9681084B2 (en) | Ramp signal generator and CMOS image sensor using the same | |
US11503238B2 (en) | Image sensor | |
KR102576744B1 (ko) | 램프신호 생성기 및 이를 포함하는 이미지 센서 | |
JP2011239068A (ja) | 固体撮像装置 | |
US20150102840A1 (en) | Cascoded comparator with dynamic biasing for column parallel single slope adcs | |
JP7464531B2 (ja) | A/d変換器及び電子機器 | |
US20110221944A1 (en) | Cmos image sensor having a wide linear dynamic range | |
CN116744140B (zh) | 图像传感器及其读出电路 | |
KR20180085349A (ko) | 이미지 센서 | |
CN115550573A (zh) | 斜坡信号电压抬升电路、斜坡发生电路及图像传感器 | |
KR20170089208A (ko) | 램프 그라운드 노이즈 제거를 위한 픽셀 바이어스 장치 및 그에 따른 씨모스 이미지 센서 | |
US10715758B2 (en) | Amplification circuit performing primary and secondary amplifications | |
KR101801821B1 (ko) | 4t 픽셀에 결합된 높은 선형성을 가지는 통합 개회로 증폭기 | |
CN115529416B (zh) | 斜坡信号发生电路、图像传感器以及读出电路 | |
Wu et al. | High linearity current mode image sensor | |
CN115484419A (zh) | 第一级放大电路、比较器、读出电路及图像传感器 | |
CN114025114B (zh) | 读出电路、图像传感器及控制方法 | |
CN115914869B (zh) | 脉冲宽度调制像素单元、图像传感器及曝光方法 | |
CN115379146B (zh) | 读出电路及读取方法、图像传感器 | |
CN115550580A (zh) | 电源控制电路、像素阵列及图像传感器 | |
US11502697B2 (en) | Analog-to-digital converter circuit and image sensor | |
Velayutham | A Low-Power Capacitive Transimpedance D/A Converter | |
CN115550572A (zh) | 尾电流电路、像素模组、像素阵列及图像传感器 | |
CN115550582A (zh) | 一种图像传感器的读出系统、读出方法和图像传感器 | |
CN115379144A (zh) | 数据传输电路及图像传感器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |