CN115549672A - 一种适用于片上集成的可编程逻辑阵列 - Google Patents

一种适用于片上集成的可编程逻辑阵列 Download PDF

Info

Publication number
CN115549672A
CN115549672A CN202211307825.9A CN202211307825A CN115549672A CN 115549672 A CN115549672 A CN 115549672A CN 202211307825 A CN202211307825 A CN 202211307825A CN 115549672 A CN115549672 A CN 115549672A
Authority
CN
China
Prior art keywords
pla
programmable logic
module
logic array
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211307825.9A
Other languages
English (en)
Inventor
邱靖超
张栩豪
汪健
张磊
徐叔喜
吴杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Original Assignee
China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China North Industries Group Corp No 214 Research Institute Suzhou R&D Center filed Critical China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Priority to CN202211307825.9A priority Critical patent/CN115549672A/zh
Publication of CN115549672A publication Critical patent/CN115549672A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H03K19/17712—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays one of the matrices at least being reprogrammable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/1774—Structural details of routing resources for global signals, e.g. clock, reset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/17744—Structural details of routing resources for input/output signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种适用于片上集成的可编程逻辑阵列，包括两个相互独立但内部连接的PLA模块，每一个PLA模块包括16个PLA单元；每个PLA单元都包括一个四输入的查找表，通过配置实现任何基于四输入和一个触发器的逻辑输出功能。本发明的适用于片上集成的可编程逻辑阵列，可以方便集成于片上系统中。本发明设计的可编程逻辑阵列，由两个相互独立但内部连接的PLA模块组成，每一个模块包括16个PLA单元，易于和总线接口，调整好对应总线的时序，就可以与各种常见总线通信，例如针对ARM处理器的应用领域，PLA可以挂载到基于AMBA总线规范的AXI、AHB和APB总线上。本发明可以根据使用情况进行规模扩展，甚至用PLA来实现时序逻辑电路。

Description

一种适用于片上集成的可编程逻辑阵列
技术领域
本发明属于可编程逻辑阵列领域，尤其涉及一种适用于片上集成的可编程逻辑阵列。
背景技术
微电子技术的发展和集成电路的广泛应用促进了可编程逻辑器件(PLD,Programmable Logic Device)的发展，同时PLD的发展和应用简化了数字系统设计过程，降低了系统的体积和成本，提高了系统的可靠性和保密性，从根本上改变了系统设计方法，使各种逻辑功能的实现变得灵活、方便。可编程逻辑器件是可由用户编程、配置的一类逻辑器件的泛称。可编程逻辑器件实际上是一种将不具有特定逻辑功能的基本逻辑单元集成的通用大规模集成电路，用户可以根据需要对其编程，进而实现所需的逻辑功能。
可编程序逻辑阵列(Programmable Logic Array)，简称PLA，是可编程逻辑器件的一种，它是与、或阵列均可编程的、包含有记忆元件的大规模集成电路，它能实现任意逻辑函数的组合电路以及实现时序电路。相比于现场可编程门阵列(FPGA，Field ProgrammableGate Array)FPGA，PLA结构规整、使用灵活，可以实现组合逻辑电路，适合集成在芯片内部。
发明内容
本发明目的是：提供适用于片上集成的可编程逻辑阵列，可以方便集成于片上系统中。
本发明的技术方案是：
一种适用于片上集成的可编程逻辑阵列，包括两个相互独立但内部连接的PLA模块，每一个PLA模块包括16个PLA单元；每个PLA单元都包括一个四输入的查找表，通过配置实现任何基于四输入和一个触发器的逻辑输出功能。
优选的，所述PLA模块连接到内部中断系统、GPIO或者16个PLA输出引脚中的任何一个；
PLA模块是通过一组用户寄存器进行配置的，这组寄存器可分为四类：
第一类是控制每个PLA单元的输入选择以及进行何种逻辑运算；
第二类寄存器是控制模块0和模块1触发器时钟选择；
第三类寄存器是PLA模块的输入和输出数据寄存器；
第四类是PLA模块的中断控制寄存器，用于使能PLAIRQ0和/或PLAIRQ1中断源。
优选的，第一类寄存器进行输入的选择以及进行何种逻辑运算,由PLAELMx寄存器控制。
优选的，每个PLA单元还包括一个D触发器，用于使能GPIO、系统时钟或定时器触发。
优选的，每个PLA单元接了4个多路选择器Mux0、Mux1、Mux2和Mux3，对输入来源进行选择。
本发明的优点是：
本发明的适用于片上集成的可编程逻辑阵列，可以方便集成于片上系统中。本发明设计的可编程逻辑阵列，由两个相互独立但内部连接的PLA模块组成，每一个模块包括16个PLA单元，易于和总线接口，调整好对应总线的时序，就可以与各种常见总线通信，例如针对ARM处理器的应用领域，PLA可以挂载到基于AMBA总线规范的AXI、AHB和APB总线上。本发明可以根据使用情况进行规模扩展，甚至用PLA来实现时序逻辑电路。
附图说明
下面结合附图及实施例对本发明作进一步描述：
图1是本发明设计的PLA模块的电路结构图；
图2是PLA单元电路结构图。
具体实施方式
本发明主要设计一种基于门电路的可编程逻辑器件，可以方便集成于片上系统中。本设计的核心是设计一个完整的可编程逻辑阵列，它由两个相互独立但内部连接的PLA模块组成。如图1所示，每一个PLA模块包括16个PLA单元，所以每种器件共有32个PLA单元。
如图2所示，每个PLA单元都包含一个四输入的查找表，通过配置可以实现任何基于四输入和一个触发器的逻辑输出功能。
本发明设计中，PLA可以连接到内部中断系统、GPIO或者16个PLA输出引脚中的任何一个。A与B可以进行16种逻辑运算然后输出。PLA是通过一组用户寄存器进行配置的。这组寄存器可分为四类。第一类是控制每个PLA单元的输入选择以及进行何种逻辑运算。第二类寄存器是控制模块0和模块1触发器时钟选择。第三类寄存器是PLA的输入和输出数据寄存器。第四类是PLA的中断控制寄存器，可以使能PLAIRQ0和/或PLAIRQ1中断源。
第一类寄存器进行输入的选择以及进行何种逻辑运算,由PLAELMx寄存器控制。PLAELMx寄存器位功能描述如表1所示。
表1 PLAELMx寄存器位功能描述
Figure BDA0003906283080000031
Figure BDA0003906283080000041
每个PLA单元包含一个D触发器，可以使能GPIO、系统时钟或定时器触发。控制PLA的第二类寄存器有PLACLK。PLACLK寄存器位功能描述如表2所示。
表2 PLACLK寄存器位功能描述
Figure BDA0003906283080000042
控制PLA的第三类寄存器有PLADIN和PLADIN。数据输入也可以来自PLA的输入数据寄存器PLADIN，PLADIN寄存器位功能描述如表3所示。
表3 PLADIN寄存器位功能描述
位 描述
[31:0] 单元0至单元31的输入位
PLADOUT是PLA的数据输出寄存器，PLADOUT的位功能描述如表4所示。
表4 PLADOUT寄存器位功能描述
位 描述
[31:0] 单元0至单元31的输出位
控制PLA的第四类寄存器有PLAIRQ，这个寄存器可以使能PLA中断源PLAIRQ0和PLAIRQ1。PLAIRQ的位功能描述如表5所示。
表5 PLAIRQ寄存器位功能描述
Figure BDA0003906283080000051
每个PLA单元接了4个多路选择器Mux0、Mux1、Mux2和Mux3。可以对输入来源进行选择。例如其中MUX0的输入可以来自于单元2、单元4、单元6和单元31，也可以来自于PLADIN寄存器.MUX1的输入可以来自于单元1、3、5、7。MUX2可以选择MUX0或者PLADIN的输出。当PLA输入来自其输出时，PLAELMx寄存器位[14:7]的配置如表6所示。
表6 PLAELMx寄存器位功能描述
Figure BDA0003906283080000052
Figure BDA0003906283080000061
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的修饰，都应涵盖在本发明的保护范围之内。

Claims (5)

1.一种适用于片上集成的可编程逻辑阵列，其特征在于，包括两个相互独立但内部连接的PLA模块，每一个PLA模块包括16个PLA单元；每个PLA单元都包括一个四输入的查找表，通过配置实现任何基于四输入和一个触发器的逻辑输出功能。
2.根据权利要求1所述的可编程逻辑阵列，其特征在于，所述PLA模块连接到内部中断系统、GPIO或者16个PLA输出引脚中的任何一个；
PLA模块是通过一组用户寄存器进行配置的，这组寄存器可分为四类：
第一类是控制每个PLA单元的输入选择以及进行何种逻辑运算；
第二类寄存器是控制模块0和模块1触发器时钟选择；
第三类寄存器是PLA模块的输入和输出数据寄存器；
第四类是PLA模块的中断控制寄存器，用于使能PLAIRQ0和/或PLAIRQ1中断源。
3.根据权利要求2所述的可编程逻辑阵列，其特征在于，第一类寄存器进行输入的选择以及进行何种逻辑运算,由PLAELMx寄存器控制。
4.根据权利要求3所述的可编程逻辑阵列，其特征在于，每个PLA单元还包括一个D触发器，用于使能GPIO、系统时钟或定时器触发。
5.根据权利要求4所述的可编程逻辑阵列，其特征在于，每个PLA单元接了4个多路选择器Mux0、Mux1、Mux2和Mux3，对输入来源进行选择。
CN202211307825.9A 2022-10-25 2022-10-25 一种适用于片上集成的可编程逻辑阵列 Pending CN115549672A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211307825.9A CN115549672A (zh) 2022-10-25 2022-10-25 一种适用于片上集成的可编程逻辑阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211307825.9A CN115549672A (zh) 2022-10-25 2022-10-25 一种适用于片上集成的可编程逻辑阵列

Publications (1)

Publication Number Publication Date
CN115549672A true CN115549672A (zh) 2022-12-30

Family

ID=84718926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211307825.9A Pending CN115549672A (zh) 2022-10-25 2022-10-25 一种适用于片上集成的可编程逻辑阵列

Country Status (1)

Country Link
CN (1) CN115549672A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116820015A (zh) * 2023-08-29 2023-09-29 灵动集成电路南京有限公司 具有灵活可配置逻辑模块的微控制器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116820015A (zh) * 2023-08-29 2023-09-29 灵动集成电路南京有限公司 具有灵活可配置逻辑模块的微控制器
CN116820015B (zh) * 2023-08-29 2023-11-17 灵动集成电路南京有限公司 具有灵活可配置逻辑模块的微控制器

Similar Documents

Publication Publication Date Title
JP4500772B2 (ja) 集積回路のプログラマブル論理の再構成
US4631686A (en) Semiconductor integrated circuit device
US5652904A (en) Non-reconfigurable microprocessor-emulated FPGA
US8286025B1 (en) Selection of port adapters for clock crossing boundaries
US6483342B2 (en) Multi-master multi-slave system bus in a field programmable gate array (FPGA)
US6980024B1 (en) I/O circuitry shared between processor and programmable logic portions of an integrated circuit
US8269524B2 (en) General purpose input/output pin mapping
US9564902B2 (en) Dynamically configurable and re-configurable data path
US6803786B1 (en) Structures and methods providing columns of tightly coupled processor and RAM blocks within an array of logic blocks
EP1880274A2 (en) Array of data processing elements with variable precision interconnect
CN115549672A (zh) 一种适用于片上集成的可编程逻辑阵列
Andrew et al. A field programmable system chip which combines FPGA and ASIC circuitry
CN104424367A (zh) 一种优化寄存器控制信号的工艺映射方法及集成电路
US8706931B1 (en) Tool selection and implementation of port adapters
US9575123B2 (en) Registers for post configuration testing of programmable logic devices
Kamaraju et al. Power optimized ALU for efficient datapath
CN203520396U (zh) 一种优化寄存器控制信号的集成电路
CN105760558A (zh) Fpga芯片中多输入查找表的布局方法
CN109902040B (zh) 一种集成fpga和人工智能模块的系统芯片
US7302667B1 (en) Methods and apparatus for generating programmable device layout information
CN116009647A (zh) 一种降低时钟树上功耗的芯片及时钟控制方法
Suresh et al. Physical Bridge Design for High Performance to Peripheral Bus: An Open Source Approach
KR101906460B1 (ko) 설정가능한 논리 셀들
US20240184968A1 (en) Configurable clock enable and reset signal for programmable logic devices systems and methods
Aydin et al. Implementation of a programmable phased logic cell [FPGA]

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination