CN115547225A - 图像显示时序的控制装置、方法及驱动装置和设备 - Google Patents
图像显示时序的控制装置、方法及驱动装置和设备 Download PDFInfo
- Publication number
- CN115547225A CN115547225A CN202211218018.XA CN202211218018A CN115547225A CN 115547225 A CN115547225 A CN 115547225A CN 202211218018 A CN202211218018 A CN 202211218018A CN 115547225 A CN115547225 A CN 115547225A
- Authority
- CN
- China
- Prior art keywords
- length
- frame image
- current frame
- last line
- preset condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请提供了一种图像显示时序的控制装置、方法及驱动装置和设备,涉及显示器技术领域。该装置包括:确定模块,用于确定当前帧图像的最后一行的长度是否满足预设条件;控制模块,用于在确定模块确定当前帧图像的最后一行的长度不满足预设条件的情况下,控制当前帧图像的时序继续输出,直至当前帧图像的最后一行的长度满足预设条件,输出下一帧图像对应的垂直同步信号和水平同步信号。本申请在图像显示的过程中,可以针对每一帧图像的显示时序进行自动调整,得到符合显示面板规格要求的显示时序,保证图像显示质量的同时降低与图像显示相关的芯片的开发成本。
Description
技术领域
本申请涉及显示器技术领域,具体而言,本申请涉及一种图像显示时序的控制装置、方法及驱动装置和设备。
背景技术
在图像处理相关芯片开发中,源时钟来源于播放器,显示时钟来源于锁相环,时常会遇到源时钟频率与显示时钟频率不一致的情况。当显示画面需要按帧率固定比例输出时,需要用源垂直同步信号(source Vsync,其中,Vsync是Vertical synchronization的简写)来控制显示面板的时序(display timing),因此,可能会出现图像帧的最后一行的长度小于显示面板水平方向的子像素数量(htotal),从而导致最后一行长度不满足显示面板(panel)规格要求范围的情况。
现有方案中,根据源时钟频率来调整显示时钟频率,或者,在显示面板规格要求范围内调整显示面板水平方向的子像素数量,得到符合显示面板规格要求的时序。但受限于锁相环是否可调以及锁相环精度、稳定性和显示面板规格要求的htotal范围大小,开发人员在进行人工调整时,通常会花费大量的时间和精力,开发成本较高。
发明内容
本申请实施例提供了一种图像显示时序的控制装置、方法及驱动装置和设备,旨在解决现有技术中的至少一个技术问题。
根据本申请实施例的第一方面,提供了一种图像显示时序的控制装置,包括:
确定模块,用于确定当前帧图像的最后一行的长度是否满足预设条件;
控制模块,用于在所述确定模块确定所述当前帧图像的最后一行的长度不满足所述预设条件的情况下,控制所述当前帧图像的时序继续输出,直至所述当前帧图像的最后一行的长度满足所述预设条件,输出所述下一帧图像对应的垂直同步信号和水平同步信号。
在一个可能的实现方式中,所述确定模块具体用于:当所述当前帧图像的最后一行的长度在屏幕可接收的每行长度的范围内,或者,所述当前帧图像的最后一行的长度等于当前帧水平方向的长度时,确定所述当前帧图像的最后一行的长度满足所述预设条件;否则,确定所述当前帧图像的最后一行的长度不满足所述预设条件。
在另一个可能的实现方式中,所述控制模块还用于:在所述确定模块确定所述当前帧图像的最后一行的长度满足所述预设条件的情况下,控制所述下一帧图像对应的垂直同步信号和水平同步信号直接输出。
根据本申请实施例的第二方面,提供了一种图像显示时序的控制方法,该方法包括:
对接收到的图像进行逐帧显示的过程中,对每一帧图像执行如下操作:
确定当前帧图像的最后一行的长度是否满足预设条件;
若所述当前帧图像的最后一行的长度不满足所述预设条件,控制所述当前帧图像的时序继续输出,直至所述当前帧图像的最后一行的长度满足所述预设条件,并输出所述下一帧图像对应的垂直同步信号和水平同步信号。
在一个可能的实现方式中,所述确定当前帧图像的最后一行的长度是否满足预设条件,包括:
当所述当前帧图像的最后一行的长度在屏幕可接收的每行长度的范围内,或者,所述当前帧图像的最后一行的长度等于当前帧水平方向的长度时,确定所述当前帧图像的最后一行的长度满足所述预设条件;
否则,确定所述当前帧图像的最后一行的长度不满足所述预设条件。
在另一个可能的实现方式中,所述屏幕可接收的每行长度的范围基于显示面板规格要求确定。
在另一个可能的实现方式中,所述方法还包括:
若所述当前帧图像的最后一行的长度满足所述预设条件,直接输出所述下一帧图像对应的垂直同步信号和水平同步信号。
根据本申请实施例的第三方面,提供一种用于显示面板的驱动装置,包括:时序控制单元和显示驱动单元,其中,
所述时序控制单元,被配置为在当前帧图像的最后一行的长度不满足预设条件的情况下,控制所述当前帧图像的时序继续输出,直至所述当前帧图像的最后一行的长度满足所述预设条件,并输出所述下一帧图像对应的垂直同步信号和水平同步信号,作为显示驱动单元执行控制所需的信号;
所述显示驱动单元,被配置为根据从所述时序控制单元接收的信号控制显示面板中的图像显示。
在一个可能的实现方式中,所述时序控制单元,还被配置为在所述当前帧图像的最后一行的长度满足所述预设条件的情况下,直接输出所述下一帧图像对应的垂直同步信号和水平同步信号,作为所述显示驱动单元执行控制所需的信号。
根据本申请实施例的第四方面,提供了一种显示设备,包括第三方面任一实施例中的显示面板的驱动装置。
根据本申请实施例的第五方面,提供了一种电子设备,包括存储器、处理器及存储在存储器上的计算机程序,所述处理器执行所述计算机程序以实现第二方面中任一实施例所述方法的步骤。
本申请实施例提供的技术方案带来的有益效果是:
在图像显示的过程中,可以针对每一帧图像的显示时序进行自动调整,得到符合显示面板规格要求的显示时序,保证图像显示质量;通过自动调整显示时序,避免出现在通过调整显示时钟频率或显示面板水平方向的子像素数量得到满足显示面板规格要求的时序时,因受限于锁相环是否可调及其精度和稳定性,以及显示面板规格要求的水平方向的子像素数量的范围大小而导致的耗时耗力的问题,提高了开发效率,从而降低与图像显示相关的芯片的开发成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对本申请实施例描述中所需要使用的附图作简单地介绍。
图1为本申请实施例提供的一种显示设备的示意性框图;
图2为本申请实施例提供的一种图像显示时序的示意图;
图3为本申请实施例提供的一种图像显示时序的控制装置的示意性框图;
图4为本申请实施例提供的一种图像显示时序的控制方法的流程示意图;
图5为本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
下面结合本申请中的附图描述本申请的实施例。应理解,下面结合附图所阐述的实施方式,是用于解释本申请实施例的技术方案的示例性描述,对本申请实施例的技术方案不构成限制。
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请实施方式作进一步地详细描述。
在图像处理相关芯片(IC及FPGA)的开发中,源时钟(source clock)来源于播放器,显示时钟(display clock)来源于锁相环,时常会遇到源时钟频率与显示时钟频率不一致的情况。当显示画面需要做按帧同步(frame sync)或者FreeSync等帧率固定比例输出时,需要用源垂直同步信号(source Vsync)来控制显示面板的显示时序(displaytiming),因此,可能会出现图像帧的最后一行的长度小于显示面板水平方向的子像素数量(htotal),从而导致最后一行长度不满足显示面板(panel)规格要求范围的情况。
现有方案中,通过调整显示时钟频率或者htotal来满足显示面板规格要求的时序时,受限于锁相环(PLL)是否可调以及PLL精度、稳定性和显示面板规格要求的htotal范围大小,会花费大量时间和精力,导致开发成本较高,而且甚至无法调出合规的显示时序,影响正常的图像显示。
FreeSync是利用DP接口自适应同步实现动态刷新率的技术。这项技术使得搭载了FreeSync的显示器的刷新率和用户的显卡帧速率同步,减少输入延迟,减少卡顿,画面撕裂,拖影的状况。
图1为本申请实施例的一种显示设备的示意性框图。如图1所示,显示设备包括:显示面板的驱动装置1、视频信号处理电路2和IP转换电路3,以及显示面板4。当视频信号处理电路2从外部接收到视频信号时,视频信号处理电路2对该视频信号进行预定的信号处理。IP转换电路3执行从隔行信号到逐行信号的转换,并且把转换后的信号发送到驱动装置1中的时序控制单元11。因此,在显示设备中,视频信号处理电路2和IP转换电路3相当于“信号处理单元”,被配置为把外部输入视频信号传递给时序控制单元11。
显示面板的驱动装置1包括显示驱动单元(包括:数据驱动单元12和扫描驱动单元13)和时序控制单元11,其中,时序控制单元11被配置为输出显示面板4中的图像显示所需的各种信号。时序控制单元11产生并且提供信号给显示驱动单元。显示驱动单元被配置为根据从时序控制单元11接收的信号控制显示面板4中的图像显示。
具体而言,时序控制单元11接收来自信号处理单元的视频信号,转换视频信号的传输速率使得与显示面板4上的显示时序同步,以及把结果信号作为用于指定显示面板4中的图像显示内容的图像数据信号而提供给数据驱动单元12。
时序控制单元11向数据驱动单元12提供时钟信号CLK、垂直同步信号Vsync和水平同步信号Hsync,以作为用于图像数据信号的同步信号。即,时序控制单元11被配置为向数据驱动单元12至少提供水平同步信号Hsync、垂直同步信号Vsync作为数据驱动单元12执行控制所需的信号。
时序控制单元11还向扫描驱动单元13提供信号,该信号的内容具体可以采用相关技术实现,为了描述的简洁,这里不再赘述。
显示面板4具有以矩阵排列的多个显示元件。显示面板4使用显示元件来显示图像。显示元件可以是自发光有机EL元件,或者可以是透射性或反射性液晶元件。然而,显示元件不限于此;它们可以是任何其它显示元件(如通过放电发光的自发光元件),只要它们能构成显示器即可。
数据驱动单元12通过向构成显示面板4的每个显示元件提供电压和电流,使得显示面板4显示图像。其中,电压和电流的量对应于用于指定要在该显示面板4上显示的图像内容的图像数据信号。当显示面板4被配置为在各显示元件处接收恒定电流的情况中,数据驱动单元12通过脉冲宽度调制执行灰度级显示。即,数据驱动单元12通过向各个显示元件提供电压和电流来控制显示面板4中的图像显示操作。
与数据驱动单元12类似,扫描驱动单元13控制显示面板4中的图像显示。扫描驱动单元13被配置为与数据驱动单元12的输出同步地执行行顺序扫描(line sequentialscanning)。
数据驱动单元12和时序控制单元11可被构建为分离的基板。数据驱动单元12和时序控制单元11之间的信号发送通常使用高速数据复用差分信号发送系统进行,例如:低电压差分信令系统或低摆幅差分信令系统。
标准时序下每行的长度是htotal(显示面板水平方向的子像素数量),一帧有vtotal(显示面板垂直方向的子像素数量)行,因此每帧的长度即vtotal*htotal;每行的开头会有一个hsync_out输出,每帧的开头会有一个vsync_out输出。
本申请则是针对非标时序进行调整,比如每帧的最后一行比前面其它行要短,并且最后一行的长度不满足显示面板规格要求的范围,即当前帧的长度是(vtotal-1)*htotal+lastline_htotal。本申请实施例的方法可以将当前此帧最后一行调整至满足显示面板规格要求。
下图2中以帧率1:1为例,给出了采用本申请提供的一种图像显示时序的控制方案进行时序调整前后的示意图。如图2所示,原时序中last_line_len不满足规格要求,调整完成后的时序中last_line_len_0、last_line_len_1、……、last_line_len_N均可满足规格要求。
具体的,时序调整过程如下:
时序控制单元11在接收到source Vsync_in后、准备输出Vsync_out前,先判定当前帧最后一行的长度(Current_line_len)是否满足显示面板规格要求,判断条件公式如下:
(Current_line_len>=reg_lastline_low_thr)且(Current_line_len<=reg_lastline_high_thr);或者,
(Current_line_len==reg_htotal)
其中,屏幕可接收的每行最小长度reg_lastline_low_thr、屏幕可接收的每行最大长度reg_lastline_high_thr、当前帧水平方向的长度reg_htotal均可配置。
需要说明的是,上述长度均包括有数据的长度和空白长度。reg_lastline_low_thr、reg_lastline_high_thr和reg_htotal受显示面板规格限制,不同厂家或批次的值不同。
当Current_line_len满足条件时,时序控制单元11随即输出下一帧(frame)对应的Vsync_out和Hsync_out;当不满足条件时,当前帧会借助后续帧继续当前帧当前行时序输出,直至当前行长度满足条件后再输出下一帧对应Vsync_out和Hsync_out。同样,在收到下一帧Vsync_in后会按上述公式判断当前行长度是否满足条件,如果满足,则即可输出下下帧对应Vsync_out和Hsync_out,否则继续向后续帧进行借贷,以此类推,最终保证Display timing generator输出的每一帧对应的lastline_len_X均满足上述判断公式,从而符合显示面板规格要求。
例如:Panel规格要求为5*10,第一帧的长度为4*10+9,即第5行的子像素数为9,第二帧的长度为4*10+8,第三帧的长度为4*10+8,……,第N针的长度为4*10+9。则:在输出第一帧每一行的时序时,其第5行的子像素数为9,小于规格要的10,因此,需要向第二帧借1个子像素进行第5行时序输出,然后再输出第二帧对应的Vsync_out和Hsync_out。此时,第二帧对应的Vsync_out和Hsync_out被推迟输出,且第二帧的长度为4*10+7。在输出第二帧每一行的时序时,其第5行的子像素数为7,小于规格要的10,因此,需要向第三帧借3个子像素进行第5行时序输出,然后再输出第三帧对应的Vsync_out和Hsync_out。以此类推,直至第N帧。
需要说明的是,借子像素数的过程反映在每帧的最后两行,如果前一帧所要借的长度(子像素数量)大于当前帧最后一行的长度时,会继续将当前帧的倒数第2行的长度借给前一帧。
由于前N帧逐帧向后借,最终会使N+1帧的垂直方向长度vtotal变为vtotal-1,即第N+1帧会少一行,这种情况在显示器可以接受的范围内。因此,本申请实施例的方案适用于每一帧图像显示时序。
还需要说明的是,本申请实施例的方案不限于帧率1:1,也可以应用与其他帧率,图2中所示的时序与帧率有关,本申请实施例提供的控制方案的实现过程不受限于帧率,即:针对任一帧率,本申请实施例提供的控制方案的实现过程相同。
其中,帧率是以帧为单位的位图图像连续出现在显示器上的频率(速率)。简单来说,就是在一秒钟之内所显示的画面数,30帧就是在一秒钟内显示30张画面,60帧则是在一秒钟内显示60张画面。
图3为本申请实施例提供的一种图像显示时序的控制方法的流程示意图。如图3所示的方法包括:
对接收到的图像进行逐帧显示的过程中,对每一帧图像执行如下操作:
S101、确定当前帧图像的最后一行的长度是否满足预设条件。
S102、若当前帧图像的最后一行的长度不满足预设条件,控制当前帧图像的时序继续输出,直至当前帧图像的最后一行的长度满足预设条件,并输出下一帧图像对应的垂直同步信号和水平同步信号。
采用该实施例的方法,在图像显示的过程中,可以针对每一帧图像的显示时序进行自动调整,得到符合显示面板规格要求的显示时序,避免出现在通过调整显示时钟频率或显示面板水平方向的子像素数量得到满足显示面板规格要求的时序时,因受限于锁相环是否可调及其精度和稳定性,以及显示面板规格要求的水平方向的子像素数量的范围大小而导致的耗时耗力的问题,提高了开发效率,从而降低与图像显示相关的芯片的开发成本。
在该实施例中,当前帧图像为正在执行处理过程的一帧图像。
在本申请的一种可实现的方案中,S101具体可以包括:
当当前帧图像的最后一行的长度在屏幕可接收的每行长度的范围内,或者,当前帧图像的最后一行的长度等于当前帧水平方向的长度时,确定当前帧图像的最后一行的长度满足预设条件;
否则,确定当前帧图像的最后一行的长度不满足预设条件。
也就是说,如果某一帧图像的最后一行的长度在屏幕可接收的每行长度的范围内,或者,等于当前帧水平方向的长度,则满足条件,否则不满足条件。
在上述实施例中,屏幕可接收的每行长度的范围基于显示面板规格要求确定。
在本申请的另一种可实现的方案中,上述方法还可以包括:
S103、若当前帧图像的最后一行的长度满足预设条件,直接输出下一帧图像对应的垂直同步信号和水平同步信号。
也就是说,在该实施例中,如果某一帧图像的最后一行的长度在屏幕可接收的每行长度的范围内,或者,等于当前帧水平方向的长度,则直接输出下一帧图像对应的垂直同步信号和水平同步信号。
在上述实施例中,当前帧水平方向的长度即为当前帧水平方向的子像素点的数量。
图4为本申请实施例提供的一种图像显示时序的控制装置的结构示意图。如图4所示的装置包括:确定模块201和控制模块202,其中,
确定模块201用于确定当前帧图像的最后一行的长度是否满足预设条件。控制模块202用于在确定模块201确定当前帧图像的最后一行的长度不满足预设条件的情况下,控制当前帧图像的时序继续输出,直至当前帧图像的最后一行的长度满足预设条件,输出下一帧图像对应的垂直同步信号和水平同步信号。
采用该实施例的装置,控制模块在确定模块确定出当前帧图像的最后一行的长度不满足预设条件的情况下,控制当前帧图像的时序继续输出,直至当前帧图像的最后一行的长度满足预设条件,输出下一帧图像对应的垂直同步信号和水平同步信号,从而可以实现在图像显示的过程中,针对每一帧图像的显示时序进行调整,得到符合显示面板规格要求的显示时序,保证图像显示质量;通过自动调整显示实现,避免出现在通过调整显示时钟频率或显示面板水平方向的子像素数量得到满足显示面板规格要求的时序时,因受限于锁相环是否可调及其精度和稳定性,以及显示面板规格要求的水平方向的子像素数量的范围大小而导致的耗时耗力的问题,提高了开发效率,从而降低与图像显示相关的芯片的开发成本。
在一些实施例中,确定模块201具体用于当当前帧图像的最后一行的长度在屏幕可接收的每行长度的范围内,或者,当前帧图像的最后一行的长度等于当前帧水平方向的长度时,确定当前帧图像的最后一行的长度满足预设条件;否则,确定当前帧图像的最后一行的长度不满足预设条件。
在上述实施例中,屏幕可接收的每行长度的范围基于显示面板规格要求确定。
在该实施例中,将基于显示面板规格要求确定的屏幕可接收的每行长度的范围,或者当前帧水平方向的长度作为预设条件,对不满足该预设条件的图像显示时序进行调整,从而可以确保得到的显示时序符合显示面板规格要求。
在另一些实施例中,控制模块202还用于在确定模块201确定当前帧图像的最后一行的长度满足预设条件的情况下,控制下一帧图像对应的垂直同步信号和水平同步信号直接输出。
本申请实施例还提供了一种用于显示面板的驱动装置,包括:时序控制单元和显示驱动单元,其中,
时序控制单元被配置为在当前帧图像的最后一行的长度不满足预设条件的情况下,控制所述当前帧图像的时序继续输出,直至当前帧图像的最后一行的长度满足预设条件,并输出下一帧图像对应的垂直同步信号和水平同步信号,作为显示驱动单元执行控制所需的信号。显示驱动单元被配置为根据从时序控制单元接收的信号控制显示面板中的图像显示。
需要说明的是,该实施例中的驱动装置的结构可以参见图1中的显示面板的驱动装置1的结构。
在一个可能的实现方式中,时序控制单元具体被配置为当当前帧图像的最后一行的长度在屏幕可接收的每行长度的范围内,或者,当前帧图像的最后一行的长度等于当前帧水平方向的长度时,确定当前帧图像的最后一行的长度满足预设条件;否则,确定当前帧图像的最后一行的长度不满足预设条件。
在另一个可能的实现方式中,时序控制单元还被配置为在当前帧图像的最后一行的长度满足预设条件的情况下,直接输出下一帧图像对应的垂直同步信号和水平同步信号,作为显示驱动单元执行控制所需的信号。
本申请实施例还提供了一种显示设备,包括:上述实施例中的显示面板的驱动装置。
需要说明的是,本申请实施例中对单元的划分是示意性的,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个处理器可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器(processor)执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-OnlyMemory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本申请实施例还提供了一种电子设备,包括存储器、处理器及存储在存储器上的计算机程序,该处理器执行上述计算机程序以实现本申请实施例提供的图像显示时序的控制方法的步骤,与现有技术相比可实现:在图像显示的过程中,可以针对每一帧图像的显示时序进行自动调整,得到符合显示面板规格要求的显示时序,保证图像显示质量;通过自动调整显示时序,避免出现在通过调整显示时钟频率或显示面板水平方向的子像素数量得到满足显示面板规格要求的时序时,因受限于锁相环是否可调及其精度和稳定性,以及显示面板规格要求的水平方向的子像素数量的范围大小而导致的耗时耗力的问题,提高了开发效率,从而降低与图像显示相关的芯片的开发成本。
在一个可选实施例中提供了一种电子设备,如图5所示,图5所示的电子设备30包括:处理器301和存储器303。其中,处理器301和存储器303相连,如通过总线302相连。
处理器301可以是CPU(Central Processing Unit,中央处理器),通用处理器,DSP(Digital Signal Processor,数据信号处理器),ASIC(Application SpecificIntegrated Circuit,专用集成电路),FPGA(Field Programmable Gate Array,现场可编程门阵列)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框,模块和电路。处理器301也可以是实现计算功能的组合,例如包含一个或多个微处理器组合,DSP和微处理器的组合等。
总线302可包括一通路,在上述组件之间传送信息。总线302可以是PCI(Peripheral Component Interconnect,外设部件互连标准)总线或EISA(ExtendedIndustry Standard Architecture,扩展工业标准结构)总线等。总线302可以分为地址总线、数据总线、控制总线等。为便于表示,图5中仅用一条粗线表示,但并不表示仅有一根总线或一种类型的总线。
存储器303可以是ROM(Read Only Memory,只读存储器)或可存储静态信息和指令的其他类型的静态存储设备,RAM(Random Access Memory,随机存取存储器)或者可存储信息和指令的其他类型的动态存储设备,也可以是EEPROM(Electrically ErasableProgrammable Read Only Memory,电可擦可编程只读存储器)、CD-ROM(Compact DiscRead Only Memory,只读光盘)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质、其他磁存储设备、或者能够用于携带或存储计算机程序并能够由计算机读取的任何其他介质,在此不做限定。
存储器303用于存储执行本申请实施例的计算机程序,并由处理器301来控制执行。处理器301用于执行存储器303中存储的计算机程序,以实现前述文件打包方法实施例,或者,文件包解包方法实施例所示的步骤。
本申请实施例提供了一种计算机可读存储介质,该计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时可实现前述图像显示时序的控制方法实施例的步骤及相应内容。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
应该理解的是,虽然本申请实施例的流程图中通过箭头指示各个操作步骤,但是这些步骤的实施顺序并不受限于箭头所指示的顺序。除非本文中有明确的说明,否则在本申请实施例的一些实施场景中,各流程图中的实施步骤可以按照需求以其他的顺序执行。此外,各流程图中的部分或全部步骤基于实际的实施场景,可以包括多个子步骤或者多个阶段。这些子步骤或者阶段中的部分或全部可以在同一时刻被执行,这些子步骤或者阶段中的每个子步骤或者阶段也可以分别在不同的时刻被执行。在执行时刻不同的场景下,这些子步骤或者阶段的执行顺序可以根据需求灵活配置,本申请实施例对此不限制。
以上所述仅是本申请部分实施场景的可选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请的方案技术构思的前提下,采用基于本申请技术思想的其他类似实施手段,同样属于本申请实施例的保护范畴。
Claims (10)
1.一种图像显示时序的控制装置,其特征在于,包括:
确定模块,用于在对接收到的图像进行逐帧显示的过程中,对每一帧图像执行如下操作:确定当前帧图像的最后一行的长度是否满足预设条件;
控制模块,用于在所述确定模块确定所述当前帧图像的最后一行的长度不满足所述预设条件的情况下,控制所述当前帧图像的时序继续输出,直至所述当前帧图像的最后一行的长度满足所述预设条件,输出所述下一帧图像对应的垂直同步信号和水平同步信号。
2.根据权利要求1所述的装置,其特征在于,所述确定模块具体用于:当所述当前帧图像的最后一行的长度在屏幕可接收的每行长度的范围内,或者,所述当前帧图像的最后一行的长度等于当前帧水平方向的长度时,确定所述当前帧图像的最后一行的长度满足所述预设条件;否则,确定所述当前帧图像的最后一行的长度不满足所述预设条件。
3.根据权利要求1或2所述的装置,其特征在于,所述控制模块还用于:在所述确定模块确定所述当前帧图像的最后一行的长度满足所述预设条件的情况下,控制所述下一帧图像对应的垂直同步信号和水平同步信号直接输出。
4.一种图像显示时序的控制方法,其特征在于,包括:
对接收到的图像进行逐帧显示的过程中,对每一帧图像执行如下操作:
确定当前帧图像的最后一行的长度是否满足预设条件;
若所述当前帧图像的最后一行的长度不满足所述预设条件,控制所述当前帧图像的时序继续输出,直至所述当前帧图像的最后一行的长度满足所述预设条件,并输出所述下一帧图像对应的垂直同步信号和水平同步信号。
5.根据权利要求4所述的方法,其特征在于,所述确定当前帧图像的最后一行的长度是否满足预设条件,包括:
当所述当前帧图像的最后一行的长度在屏幕可接收的每行长度的范围内,或者,所述当前帧图像的最后一行的长度等于当前帧水平方向的长度时,确定所述当前帧图像的最后一行的长度满足所述预设条件;
否则,确定所述当前帧图像的最后一行的长度不满足所述预设条件。
6.根据权利要求4或5所述的方法,其特征在于,所述方法还包括:
若所述当前帧图像的最后一行的长度满足所述预设条件,直接输出所述下一帧图像对应的垂直同步信号和水平同步信号。
7.一种显示面板的驱动装置,其特征在于,包括:时序控制单元和显示驱动单元,其中,
所述时序控制单元,被配置为在当前帧图像的最后一行的长度不满足预设条件的情况下,控制所述当前帧图像的时序继续输出,直至所述当前帧图像的最后一行的长度满足所述预设条件,并输出所述下一帧图像对应的垂直同步信号和水平同步信号,作为所述显示驱动单元执行控制所需的信号;
所述显示驱动单元,被配置为根据从所述时序控制单元接收的信号控制显示面板中的图像显示。
8.根据权利要求7所述的显示面板的驱动装置,其特征在于,
所述时序控制单元,还被配置为在所述当前帧图像的最后一行的长度满足所述预设条件的情况下,输出所述下一帧图像对应的垂直同步信号和水平同步信号,作为所述显示驱动单元执行控制所需的信号。
9.一种显示设备,其特征在于,包括:如权利要求8或9所述的显示面板的驱动装置。
10.一种电子设备,包括存储器、处理器及存储在存储器上的计算机程序,其特征在于,所述处理器执行所述计算机程序以实现权利要求4-6中任一项所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211218018.XA CN115547225A (zh) | 2022-09-30 | 2022-09-30 | 图像显示时序的控制装置、方法及驱动装置和设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211218018.XA CN115547225A (zh) | 2022-09-30 | 2022-09-30 | 图像显示时序的控制装置、方法及驱动装置和设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115547225A true CN115547225A (zh) | 2022-12-30 |
Family
ID=84732431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211218018.XA Pending CN115547225A (zh) | 2022-09-30 | 2022-09-30 | 图像显示时序的控制装置、方法及驱动装置和设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115547225A (zh) |
-
2022
- 2022-09-30 CN CN202211218018.XA patent/CN115547225A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9318072B2 (en) | Display driver, operating method thereof, host for controlling the display driver, and system having the display driver and the host | |
US8823721B2 (en) | Techniques for aligning frame data | |
KR100896178B1 (ko) | 테스트 패턴 발생 회로를 포함하는 액정 표시 장치의 구동회로 | |
US4720708A (en) | Display control device | |
US7627799B2 (en) | Panel driving circuit that generates panel test pattern and panel test method thereof | |
KR100744135B1 (ko) | 오실레이터 클럭 신호를 이용하여 시스템 클럭 신호를생성하는 디스플레이용 구동 집적회로 및 디스플레이용구동 집적회로의 시스템 클럭 신호 생성 방법 | |
US10360839B2 (en) | Apparatus and method of driving a variable rate display | |
KR101607293B1 (ko) | 데이터 처리 방법 및 이를 수행하기 위한 표시 장치 | |
US20030184532A1 (en) | Method and apparatus of automatically tuning outputline rate and display controller provided with the same | |
JPH10260663A (ja) | ジッタ補正回路および平面表示装置 | |
KR20090096999A (ko) | 타이밍 콘트롤러와 디스플레이 구동회로 사이의 전송 채널주파수를 감소시킨 디스플레이 장치 | |
KR102525544B1 (ko) | 표시 장치 및 이의 구동 방법 | |
US9087473B1 (en) | System, method, and computer program product for changing a display refresh rate in an active period | |
CN115547225A (zh) | 图像显示时序的控制装置、方法及驱动装置和设备 | |
KR100935821B1 (ko) | 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법 | |
US20230086548A1 (en) | Method for driving display device, and display device | |
US9262998B2 (en) | Display system and data transmission method thereof | |
CN115119532B (zh) | 信号处理方法及装置、显示装置 | |
KR101957970B1 (ko) | 표시장치와 그 제어 방법 | |
CN114982250B (zh) | 信号处理方法及装置、显示装置 | |
KR100790984B1 (ko) | Dot 클럭 신호의 주파수에 관계없이 일정한 주파수의시스템 클럭 신호를 생성하는 디스플레이용 구동 집적회로및 시스템 클럭 신호 생성 방법 | |
KR20050050885A (ko) | 신호 처리 장치 및 방법 | |
US12002430B2 (en) | Display device and display control method | |
US20090002554A1 (en) | Electric field effect read/write head, method of manufacturing the same, and electric field effect storage apparatus having the same | |
US20230386416A1 (en) | Display device and display control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |