CN115528002A - 使用混合接合技术的电感器和变压器半导体设备 - Google Patents

使用混合接合技术的电感器和变压器半导体设备 Download PDF

Info

Publication number
CN115528002A
CN115528002A CN202210579124.4A CN202210579124A CN115528002A CN 115528002 A CN115528002 A CN 115528002A CN 202210579124 A CN202210579124 A CN 202210579124A CN 115528002 A CN115528002 A CN 115528002A
Authority
CN
China
Prior art keywords
magnetic material
spaced
wafer
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210579124.4A
Other languages
English (en)
Inventor
G·多吉阿米斯
Q·于
A·埃尔谢尔比尼
K·俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN115528002A publication Critical patent/CN115528002A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H01F17/062—Toroidal core with turns of coil around it
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08265—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Geometry (AREA)

Abstract

公开了使用混合接合技术的用于电感器和变压器半导体设备的方法和装置。示例半导体设备包括第一隔开衬底；第二隔开衬底，与第一隔开衬底相邻；以及导电层，与第一隔开衬底或第二隔开衬底中的至少一个相邻。

Description

使用混合接合技术的电感器和变压器半导体设备
技术领域
本公开内容总体上涉及半导体，并且更特别地，涉及使用混合接合形成的电感器和变压器半导体设备。
背景技术
在半导体电子学中，电阻率是材料对电流流动的电阻的量度。低电阻率衬底或其他半导体材料对电流的流动具有低电阻，并且因此是高度导电的。将具有低电阻率的两种材料彼此紧密靠近放置可以使相关联的磁场变形，降低相关联的品质因数，并且降低由两种材料形成的部件的性能。
附图说明
图1是示例半导体设备的截面图。
图2是构建在隔开(standoff)衬底上的示例电感器。
图3是构建在隔开衬底和下通道(underpass)上的示例多匝电感器。
图4是包括由导电布线缠绕的磁性材料的示例线圈型半导体设备的框图。
图5是图4的线圈型半导体设备的等距表示。
图6是包括在分离半隔开结构中缠绕导电布线的磁性材料的示例磁性结构的截面。
图7是包括由导电布线缠绕以形成半导体设备的磁性材料的环形线圈的示例磁性结构。
图8是形成以上关于图1-7描述的隔开衬底电感器/变压器半导体设备中的一个或多个的示例工艺。
图9是形成诸如图6的半导体设备的半分离磁性隔开衬底的工艺的示例实施方式。
图10是被构造为执行和/或实例化图8和/或9的机器可读指令和/或操作以实施图1-7的示例半导体设备的示例处理器平台的框图。
图11-12示出了可以包括本文公开的图1-7的设备中的任何设备的装置的各种示例。
附图不是按比例绘制的。相反，在附图中，层或区域的厚度可以被放大。尽管附图示出了具有清晰的线和边界的层和区域，但是这些线和/或边界中的一些或全部可以是理想化的。实际上，边界和/或线可以是不可见的、混合的和/或不规则的。另外，本文所述的各种设备和组件的示例结构的一些示意图可以用精确的直角和直线示出，但是应当理解，这些示意图可能不反映现实工艺限制，这可能导致当例如使用扫描电子显微镜(SEM)图像或透射电子显微镜(TEM)图像检查本文所述的任何结构时，特征看起来不是那么“理想”。在真实结构的这种图像中，可能的处理缺陷也可能是可见的，例如，材料的不完全直的边缘、锥形过孔或其他开口、拐角的无意倒圆角或不同材料层的厚度变化、结晶区域内的偶然的螺旋、边缘或组合位错、和/或单个原子或原子簇的偶然位错缺陷。可能存在此处未列出的但在设备制造领域内常见的其他缺陷。
通常，在整个附图和所附书面描述中使用相同的附图标记来表示相同或相似的部分。如本文所用，除非另有说明，术语“上方”描述两个部分相对于地面的关系。如果第二部分具有在地面与第一部分之间的至少一个部分，则第一部分在第二部分上方。同样，如本文所使用的，当第一部分比第二部分更靠近地面时，第一部分在第二部分“下方”。如上所述，第一部分可以在第二部分上方或下方，具有以下中的一个或多个：在它们之间有其他部分，在它们之间没有其他部分，第一部分和第二部分接触，或者第一部分和第二部分彼此没有直接接触。尽管如上所述，在半导体设备的情况下，“上方”不是参考地面，而是参考其上形成集成电路的部件的基础半导体衬底(例如，半导体晶圆)的体区域。具体地，如本文所使用的，当集成电路的第一部件比第二部件更远离半导体衬底的体区域时，第一部件在第二部件“上方”。如在本专利中所使用的，任何部分(例如层、膜、区域、区或板)以任何方式在另一部分上(例如定位在另一部分上、位于另一部分上、设置在另一部分上或形成在另一部分上等)的表述指示所提及的部分与另一部分接触，或者所提及的部分在另一部分上方，其中一个或多个中间部分位于所提及的部分与另一部分之间。
如本文所用，除非另外指明，连接参考(例如，附接、耦接、连接和接合)可以包括连接参考所提及的元件之间的中间构件和/或这些元件之间的相对运动。因此，连接参考不一定表示两个元件彼此直接连接和/或彼此成固定关系。如本文所用，任何部分与另一部分“接触”的表述被定义为是指在两个部分之间没有中间部分。
除非另外具体说明，否则本文中使用诸如“第一”、“第二”、“第三”等描述词，并不推断以其他方式指示优先级、物理顺序、列表中的排列和/或任何方式的排序的任何含义，而是仅用作标签和/或任意名称以区分元件，以便于理解所公开的示例。在一些示例中，描述词“第一”可以用于指代具体实施方式中的元件，而相同的元件可以在权利要求中用诸如“第二”或“第三”的不同描述词指代。在这种情况下，应当理解，这种描述词仅用于区别地标识那些元件，例如，否则这些元件可能共用相同的名称。如本文所用，“大约”和“约”是指由于制造公差和/或其他现实世界缺陷而可能不精确的尺寸。如本文所使用的，“处理器电路”被定义为包括(i)一个或多个专用电路，其被构造为执行(一个或多个)特定操作并且包括一个或多个基于半导体的逻辑设备(例如，由一个或多个晶体管实施的电硬件)，和/或(ii)一个或多个通用的基于半导体的电路，其被编程有执行特定操作的指令并且包括一个或多个基于半导体的逻辑设备(例如，由一个或多个晶体管实施的电硬件)。处理器电路的示例包括编程的微处理器、可以实例化指令的现场可编程门阵列(FPGA)、中央处理器单元(CPU)、图形处理器单元(GPU)、数字信号处理器(DSP)、XPU、或微控制器和集成电路，例如专用集成电路(ASIC)。例如，XPU可以由包括多种类型的处理器电路(例如，一个或多个FPGA、一个或多个CPU、一个或多个GPU、一个或多个DSP等和/或其组合)和(一个或多个)应用编程接口((一个或多个)API)的异构计算系统实施，该(一个或多个)应用编程接口可以将(一个或多个)计算任务分配给多种类型的处理电路中最适合于执行该(一个或多个)计算任务的任何一个(或多个)处理电路。
具体实施方式
在以下具体实施方式中，参考形成其一部分的附图，并且在附图中通过说明的方式示出了可以实践的具体示例。充分详细地描述这些示例以使得本领域技术人员能够实践本主题，并且应当理解，可以利用其他示例，并且可以做出逻辑、机械、电和/或其他改变而不脱离本公开内容的主题的范围。因此，提供以下具体实施方式以描述示例实施方式，并且不应被视为对本公开内容中描述的主题的范围的限制。可以组合以下描述的不同方面中的某些特征以形成以下讨论的主题的新的方面。
提供了用于使用中间隔开衬底的顶层形成电感器、变压器和/或其他类似半导体部件的装置、制品和方法。提供了用于形成高品质(Q)因数和高自谐振频率(SRF)设备(例如电感器、变压器等)的装置、制品和方法。
例如，电感器的Q因数是在一定频率处电感器的感抗与电感器的电阻的比率。Q因数表示或度量电感器或其他类似半导体设备(例如，变压器、扼流圈等)的效率。电感器的Q因数越高，电感器越接近“理想”电感器的行为。高Q因数电感器与电容器一起使用，以形成例如无线电发射器和接收器中的谐振电路。Q因数越高，例如谐振电路的带宽越窄。
电感器的SRF是这样的频率，在该频率处，电感器的寄生电容与电感器的理想电感谐振，从而导致非常高的阻抗，使得在该频率处，电感器设备作为开路工作。随着频率的升高，寄生电容的阻抗下降，直到阻抗的幅值等于理想电感的幅值。发生这种情况的点是SRF。电感器直到其SRF都作为电感器起作用。在SRF处，电感器的阻抗高，并且电感器可以用作扼流圈以衰减SRF处附近的信号。
例如，由于低衬底电阻率，片上电感器和/或变压器可能遭受相当大的损耗和较低的SRF。某些示例通过使用中间隔开衬底的顶层来形成高Q因数和高SRF电感器/变压器来解决这些问题。
例如，将具有低电阻率的两种材料彼此紧密靠近放置可能使相关联的磁场变形，降低相关联的Q因数，并且降低由这两种材料形成的部件(例如，电感器、变压器等)的性能。半导体工艺技术中所使用的金属数量的增加可以增加电感器线圈和有损衬底之间的距离，并且改进与通过半导体工艺形成的部件相关联的Q因数以及SRF。替代地或另外，图案化的接地屏蔽可以增加硅上电感器/变压器的Q因数。然而，增加金属的数量增加了技术的成本并且使制造复杂化。此外，在后端堆叠体中放置附加金属/过孔可能导致晶体管与构建在顶部金属上的电感器线圈之间的互连损耗。由于金属屏蔽引入寄生电容并且减小SRF，因此图案化的接地屏蔽在毫米波频率处的用途有限。
为了解决这些缺陷，某些示例使用中间隔开衬底的顶层来形成高Q因数和高SRF电感器/变压器。通过在中间隔开衬底的顶层上构建电感器/变压器，例如，电感器线圈和有损硅衬底之间的距离大约加倍。通过增加电感器线圈和有损硅衬底之间的距离，减少了片上无源设备的主要损耗因数的影响。某些示例提供了一种定位在使用混合接合技术组装的两个硅芯片之间的中间隔开衬底上新的电感器/变压器设计。
使用用于半导体封装的混合接合使得两个管芯、晶圆等能够例如以一微米接合。例如，使用混合接合，可以将管芯定位得更远，使得电感器更远离形成其中实施电感器的封装的两个衬底中的至少一个。混合接合使得管芯堆叠能够提供性能改进、减小的互连寄生现象和减小的互连功率。
先进的处理系统涉及子系统之间的高带宽和低功率互连。例如，高带宽使得能够实现针对带宽受限的工作负载的更快的处理速度。混合接合允许管芯到管芯互连间距的缩放，例如以实现异构集成处理器等。
与在传统的热压接合焊料附接中使用的焊料微凸块不同，混合接合用实际上与管芯表面共面的铜焊盘代替了焊料覆盖的铜柱或凸块。通过化学机械抛光(CMP)处理管芯表面以使电介质表面平坦和光滑。将局部表面粗糙度降到最低或以其他方式减小(例如，低于1纳米(nm)等)以帮助确保强的电介质-电介质接合。每个混合接合焊盘(例如，铜焊盘等)包括受控凹槽以适应铜膨胀和良好的电连接。通过接触两个管芯形成电连接，然后加热这两个管芯，使得面对的铜焊盘膨胀并且彼此接触以形成电连接。电介质材料接合，并且铜焊盘相互扩散以形成在管芯冷却之后保持的金属接合。
虽然焊料凸块的高度可以是十、三十-四十或更大微米高，但是使用混合接合，例如，两个管芯或晶圆之间的接合可以被减小到一微米。因此，去除凸块层并且用混合接合代替焊料凸块可以有利于减小间隔并且实现更高质量的接合，但是这种混合接合布置涉及隔开间隔。尤其对于电感器和变压器，这种设备会受到减小的间隔的影响。
具有较小间距的混合接合减小了寄生现象，例如静电放电(ESD)、扇出和扇入布线、凸块电容寄生现象等。在混合接合中提供的精细间距使得在发射器和接收器之间能够实现零或几乎为零的扇出/扇入，并且与较大的焊料连接相比，较小的连接焊盘具有较低的寄生现象。较低的寄生现象与较低的总寄生电容相关，这导致较低的链路功率并且使得能够使用较小的驱动器来提供更大的电路缩放。
图1是构建在隔开衬底上的例如电感器、变压器等的示例半导体设备的截面图。在图1的示例中，中间衬底提供了用于构建一个或多个电感器、变压器等的基础。如图1所示，电感器线圈和有损硅衬底之间的距离大于传统的顶部金属片上无源设备。更具体地，图1示出了包括隔开衬底110的示例设备100，在该隔开衬底上构建了电感器/变压器120。金属图案130将电感器/变压器设备120连接到顶部金属层140。
如图1的示例所示，示例电感器/变压器120形成在第一电介质150中，其中金属图案(例如，金属接合焊盘)130延伸穿过第二电介质155以连接到管芯后端(例如二氧化硅(SiO2))层160中的顶部金属140。管芯后端可以是另一种材料，例如由氮化硅(SiN)形成的钝化层等。硅(Si)层或管芯170完成示例半导体设备100的顶部。在隔开衬底110的另一侧上，第二管芯后端(例如，SiO2、SiN等)层165和第二Si层或管芯175包围电感器/变压器120以形成示例半导体电子设备100。
在某些示例中，隔开衬底110可以包括外部电介质层150和155(例如，二氧化硅(SiO2))以及与使用混合接合技术的管芯堆叠兼容的金属接合焊盘130。外部电介质层150、155可以在隔开衬底110的两侧上(为了清楚起见未示出)。隔开衬底110可以包括多个穿衬底过孔(TSV)(为了清楚起见未示出)。
通常，隔开衬底，例如图1的示例的隔开衬底110，是由电介质材料、低损耗聚合物、玻璃、硅、氧化铝、二氧化硅(SiO2)、氮化硅(Si3N4)、氮化铝(AIN)、氮化硅碳(SiCN)、陶瓷填充聚合物和/或任何其他材料(例如，有机和非有机的)构成的主体或层。在一些示例中，隔开衬底包括电介质材料。隔开衬底可以具有范围在约3(例如，有机聚合物，玻璃～4)和12(例如，硅～11.7，氧化铝～10)之间的介电常数。在一些示例中，隔开衬底可以是中介层。除了TSV之外，中介层还可以包括任何数量的层片、层压体、沟槽和/或层，其中的一些或全部可以包含任何数量的导电迹线、其他过孔(例如，与TSV分开)和/或类似结构。
在图1的示例中，隔开衬底110在参考笛卡尔坐标系的z方向(例如，图4的取向上的垂直或堆叠方向)上具有衬底厚度180。隔开衬底110厚度180可以比后端层160和165的后端层厚度182、184大大约10至50倍。例如，后端层160/165厚度可以在大约0.1微米至5微米之间。例如，隔开衬底110厚度180可以大约在5微米至400微米之间。
增加隔开衬底110的厚度使得能够在z方向上增加半导体管芯170和半导体管芯175的后端层160和165之间的距离或间隔。在z方向上的半导体管芯170和175之间的更大的间隔量减少了信号损失和/或信号干扰，从而改进了性能(例如，改进了在隔开衬底110上实施的电感器的电感器质量)。相关联的制造工艺允许以宽范围的厚度(例如，5μm至400μm或更大)制造隔开衬底，以用于不同目的。另外，混合接合允许多个隔开衬底彼此垂直堆叠。因此，在一些示例中，两个或多个隔开衬底(例如，结合图4示出和描述的隔开衬底430和435，和/或其他隔开衬底)堆叠在管芯(例如，管芯170和175)之间。此外，在一些示例中，多个堆叠的隔开衬底可以具有不同/不一致的厚度。
在某些示例中，电感器可以使用两匝和/或其他多匝结构来实施，其中隔开衬底被沉积或以其他方式定位在两个混合接合管芯之间。例如，混合结合层用于将顶层接合到复合结构。
图2是构建在隔开衬底210(例如，玻璃、高电阻率硅等)上的示例电感器200。图2示出了电感器200电路的示例平面俯视图。隔开衬底210沉积在管芯后端金属层220上以形成示例电感器200。
图3是构建在隔开衬底310-315和下通道320上的示例多匝电感器300。例如，诸如图3的示例中所示的多匝电感器300可以利用具有用于下通道320的(一个或多个)附加金属层的隔开衬底310-315来构建。替代地或另外，多匝电感器300可以使用具有顶部金属层140和金属图案130(图1的示例)以形成下通道320的隔开衬底310-315来构建。隔开衬底310-315和连接隔开衬底310-315的下通道320的组合形成了示例多匝电感器300。
在某些示例中，构建在隔开衬底210、310-315和顶部金属140上的电感器200、300提供不同的质量。例如，一个示例单匝电感器线圈可以具有300微米(μm)×300μm的面积和10μm的宽度。通过将隔开衬底210、310-315添加到硅衬底，电感器200、300与有损硅衬底之间的距离增加。电感器200、300全部或部分地构建在隔开衬底210、310-315上。通过增加距离，与没有利用隔开衬底层构建的电感器相比，在隔开衬底210、310-315上构建的示例电感器200、300的品质(Q)因数从23.52增加到27.70(例如，增加17.9％)，并且SRF从53千兆赫(GHz)增加到56.5GHz(例如，增加6.6％)。
图4是包括由导电布线420缠绕(例如，形成金属层)的磁性材料410的示例线圈型半导体设备400的框图。不是如图2-3的示例所示的平面设备，图4示出了线圈型垂直实施方式，其具有材料410的中心芯和围绕该芯缠绕的过孔(例如，导线和/或其他导电布线材料)420。图4的示例被示出为磁性材料410在中心，但是半导体设备400也可以不用磁性材料410而仅在较大的占用面积中使用隔开材料来实施。磁性材料也可以在半导体设备400的中心或芯的外部。例如，使用磁性材料增加了电感并且减小了设备的尺寸。
在图4的示例中，使用磁性材料410(例如，铁磁材料或亚铁磁材料，例如铁、铁氧体、镍、钴、合金等)部分地代替隔开衬底430、435材料来形成半导体设备400(例如，电感器、变压器、扼流圈等)，以提供诸如变压器、电感器、扼流圈等的电磁部件400。磁性结构410可以构建在分离半个和/或单个隔开结构上。如图4的示例所示，导电布线材料420可以被添加到封装磁性材料410的结构中，或者磁性材料410可以封装导电布线材料420。
如图4的示例所示，线圈型半导体设备400可以包括分离隔开结构，该分离隔开结构包括围绕磁性材料410的隔开衬底430、435。导电布线材料420围绕隔开衬底430、435和磁芯材料410卷绕。导电布线材料420可以由再分布层(RDL)、后端互连等形成。例如，RDL是芯片或其他半导体设备上的金属层，其能够在多个位置进行接合。RDL可以用于扩展接触点并且促进与例如其他芯片的互连。后端互连由集成电路制造产生，并且使设备(例如，电感器、变压器、晶体管、电容器、电阻器等)能够互连。导线或布线材料420形成电感器和/或其他半导体设备400，并且使设备400能够例如与另一设备互连或接合。
图5是实施电感器、变压器、扼流圈等的图4的线圈型半导体设备400的等距表示。如图5的示例中所示，半导体设备400由围绕隔开衬底430、435缠绕或卷绕并且也围绕磁性材料410的芯的导电布线材料420形成。为了清楚起见，从图5所示的视图中隐藏了隔开衬底。在其他示例中，磁性材料410可以形成在导电布线材料420的线圈内部和外部两者。
作为图1-5所示的示例的替代或补充，图6是包括在包括隔开衬底630、635的分离半隔开结构中缠绕导电布线620(例如，金属层)的磁性材料610的示例磁性结构600的截面。磁性材料610和隔开衬底630、635定位在两个硅管芯640、645之间。图6的示例示出了线性的、直的导线布置，其中磁性材料610围绕导电布线610，而不是导电布线610围绕磁性材料610。线性导体620由围绕导体620的磁性材料610形成。该组合形成了实施电感器、变压器等的半导体设备600。
与图4-6的示例中的线性布置不同，图7是磁性材料710的环形线圈的平面图，该环形线圈被导电布线720缠绕以形成诸如电感器、变压器、扼流圈等的半导体设备700。图7的示例的半导体设备700的环形形状减少了逃离芯710(例如，铁磁材料芯710等)的磁通量的量，以提供改进的效率和减少的电磁干扰(EMI)。环形电感器/变压器700可以用于包括电源、逆变器、放大器等的各种电子电路中，用于电视机、收音机、计算机、音频设备等中。
如上文关于图1-7的示例所公开和描述，可以多种方式构造电感器/变压器半导体设备。线圈、芯和衬底之间的相互作用形成电感器、变压器和/或其他半导体设备。混合接合使得硅管芯之间的间隔能够减小(例如，降至一微米、5-10微米等)，而不会产生冲突的磁场、减小电路的Q因数或减弱所得半导体设备的磁场。隔开衬底用于在增加混合管芯之间的距离的同时提供管芯之间的改进的互连。在某些示例中，金属-金属接合表面(例如，铜等)扩展以产生共同部件。
增加到有损硅衬底的距离有助于避免Q因数的减小。因此，隔开衬底可以是厚的(例如，高达400μm厚)，这在层厚度通常小于10μm的传统后段制程(BEOL)半导体处理中是不可能的。
在某些示例中，隔开衬底可以由各种材料形成，包括二氧化硅(SiO2)、氮化硅碳(SiCN)、硅石(玻璃)、陶瓷(例如，铝等)、有机材料等。可以使用导电金属(例如铜、铝、金等)形成导线/导电布线。在一些示例中，隔开衬底的厚度可以在20-30微米之间变化。在其他示例中，隔开结构的厚度可在200-300微米之间变化(其中较大过孔穿过隔开结构)。在某些示例中，工艺提供了隔开衬底厚度与过孔尺寸之间的20比1的纵横比(例如，对于400微米的隔开材料，20微米的过孔)。其他示例可以提供40比1的纵横比。
在某些示例中，提供了电感器/变压器半导体设备(例如，电路)以用于功率输送、高性能电感器(例如，用于高速输入/输出(I/O)电路等)、高频操作电路(例如，诸如5G、6G等的无线通信)等。具有高Q因数要求和空间/尺寸限制的电路可以受益于本文公开的混合接合半导体设备。
虽然图1-7中示出了实施电感器/变压器半导体设备的示例方式，但是图1-7中示出的元件、工艺和/或设备中的一个或多个可以被组合、划分、重新布置、省略、去除和/或以任何其他方式实施。在其他实施方式中，各种元件的数量、形状和/或尺寸可以变化。一些示例可以包括图1-7中所示的特征的组合。
图8-9中示出了表示用于实施图1-图7的示例半导体设备100-700的示例硬件逻辑电路、机器可读指令、硬件实施状态机、和/或其任何组合的流程图。机器可读指令可以是用于由处理器电路执行的一个或多个可执行程序或可执行程序的(一个或多个)部分，所述处理器电路例如下面结合图10讨论的示例处理器平台1000中所示的处理器电路1012。程序可以体现在存储在一个或多个非暂时性计算机可读存储介质上的软件中，所述非暂时性计算机可读存储介质例如与位于一个或多个硬件设备中的处理器电路相关联的CD、软盘、硬盘驱动器(HDD)、DVD、蓝光盘、易失性存储器(例如，任何类型的随机存取存储器(RAM)等)或非易失性存储器(例如，闪存存储、HDD等)，但是整个程序和/或其部分可以替代地由除了处理器电路之外的一个或多个硬件设备执行和/或体现在固件或专用硬件中。机器可读指令可以跨多个硬件设备分布和/或由两个或更多个硬件设备(例如，服务器和客户端硬件设备)执行。例如，客户端硬件设备可以由端点客户端硬件设备(例如，与用户相关联的硬件设备)或中间客户端硬件设备(例如，可以促进服务器和端点客户端硬件设备之间的通信的无线接入网(RAN)网关)来实施。类似地，非暂时性计算机可读存储介质可以包括位于一个或多个硬件设备中的一个或多个介质。此外，尽管参考图8中示出的流程图和/或图9的操作描述了示例程序，但是可以替代地使用实施示例装置的许多其他方法。例如，可以改变框的执行顺序，和/或可以改变、去除或组合所描述的框中的一些。另外或替代地，任何或所有框可以由一个或多个硬件电路(例如，处理器电路、分立和/或集成模拟和/或数字电路、FPGA、ASIC、比较器、运算放大器(op-amp)、逻辑电路等)来实施，所述硬件电路被构造为在不执行软件或固件的情况下执行对应的操作。处理器电路可以分布在不同的网络位置和/或对于以下是本地的：一个或多个硬件设备(例如，单核处理器(例如，单核中央处理器单元(CPU))、单个机器中的多核处理器(例如，多核CPU)等)、跨服务器机架的多个服务器分布的多个处理器、跨一个或多个服务器机架分布的多个处理器、位于相同封装(例如，相同的集成电路(IC)封装或在两个或更多个单独的外壳中等)中的CPU和/或FPGA。
本文描述的机器可读指令可以以压缩格式、加密格式、分段格式、编译格式、可执行格式、封装格式等中的一个或多个来存储。如本文所述的机器可读指令可以被存储为数据或数据结构(例如，作为指令、代码、代码的表示等的部分)，其可以被用于创建、制造和/或产生机器可执行指令。例如，机器可读指令可以被分段并且存储在位于网络或网络集合的相同或不同位置处(例如，在云中、在边缘设备中等)的一个或多个存储设备和/或计算设备(例如，服务器)上。机器可读指令可能需要安装、修改、适应、更新、组合、补充、配置、解密、解压缩、解包、分发、重新分配、编译等中的一个或多个，以便使它们可由计算设备和/或其他机器直接读取、解释和/或执行。例如，机器可读指令可以存储在多个部分中，所述多个部分被单独地压缩、加密和/或存储在单独的计算设备上，其中，所述部分在被解密、解压缩和/或组合时形成机器可执行指令集，所述机器可执行指令集实施可以一起形成诸如本文所描述的程序的一个或多个操作。
在另一示例中，机器可读指令可以以它们可以由处理器电路读取的状态存储，但是需要添加库(例如，动态链接库(DLL))、软件开发工具包(SDK)、应用编程接口(API)等，以便在特定计算设备或其他设备上执行机器可读指令。在另一示例中，在可以整体或部分地执行机器可读指令和/或对应的(一个或多个)程序之前，可能需要配置机器可读指令(例如，存储的设置、数据输入、记录的网络地址等)。因此，如本文所使用的机器可读介质可以包括机器可读指令和/或(一个或多个)程序，而不管机器可读指令和/或(一个或多个)程序在被存储或以其他方式静止或运送时的特定格式或状态如何。
本文描述的机器可读指令可以由任何过去、现在或将来的指令语言、脚本语言、编程语言等来表示。例如，机器可读指令可以使用以下语言的任何一种来表示：C、C++、Java、C#、Perl、Python、JavaScript、超文本标记语言(HTML)、结构化查询语言(SQL)、Swift等。
如上所述，图8-9的示例操作可以使用存储在一个或多个非暂时性计算机和/或机器可读介质上的可执行指令(例如，计算机和/或机器可读指令)来实施，所述非暂时性计算机和/或机器可读介质例如光学存储设备、磁存储设备、HDD、闪存存储器、只读存储器(ROM)、CD、DVD、高速缓存、任何类型的RAM、寄存器和/或其中信息被存储任何持续时间(例如，延长的时间段、永久地、短暂地、暂时缓冲和/或信息的高速缓存)的任何其他存储设备或存储盘。如本文所使用的，术语非暂时性计算机可读介质和非暂时性计算机可读存储介质被明确地定义为包括任何类型的计算机可读存储设备和/或存储盘，并且不包括传播信号和不包括传输介质。
“包括”和“包含”(及其所有形式和时态)在本文中用作开放式术语。因此，无论何时权利要求采用任何形式的“包括”或“包含”(例如，包括、包含、含有、具有等)作为前序或在任何种类的权利要求叙述内，都应理解，可以存在额外元件、项目等而不落在对应权利要求或叙述的范围之外。如本文所用，当短语“至少”用作例如权利要求的前序中的过渡术语时，其以与术语“包括”和“包含”是开放式的相同方式是开放式的。术语“和/或”当例如以诸如A、B和/或C的形式使用时，是指A、B、C的任何组合或子集，例如(1)单独的A、(2)单独的B、(3)单独的C、(4)A与B、(5)A与C、(6)B与C、或(7)A与B与C。如在本文中的描述结构、部件、项目、对象和/或事物的上下文中所使用的，短语“A和B中的至少一个”旨在指代包括(1)至少一个A、(2)至少一个B或(3)至少一个A和至少一个B中的任何一个的实施方式。类似地，如在本文中的描述结构、部件、项目、对象和/或事物的上下文中所使用的，短语“A或B中的至少一个”旨在指代包括(1)至少一个A、(2)至少一个B或(3)至少一个A和至少一个B中的任何一个的实施方式。如在本文中的描述工艺、指令、动作、活动和/或步骤的执行或运行的上下文中所使用的，短语“A和B中的至少一个”旨在指代包括(1)至少一个A、(2)至少一个B、或(3)至少一个A和至少一个B中的任何一个的实施方式。类似地，如在本文中的描述工艺、指令、动作、活动和/或步骤的执行或运行的上下文中所使用的，短语“A或B中的至少一个”旨在指代包括(1)至少一个A、(2)至少一个B、或(3)至少一个A和至少一个B中的任何一个的实施方式。
如本文所用，单数引用(例如，“一(a，an)”、“第一”、“第二”等)不排除多个。如本文所用，术语“一”对象是指一个或多个该对象。术语“一”、“一个或多个”和“至少一个”在本文中可互换使用。此外，尽管单独列出，但是多个模块、元件或方法动作可以由例如相同的实体或对象来实施。另外，尽管各个特征可以被包括在不同的示例或权利要求中，但是这些特征可以被组合，并且包括在不同的示例或权利要求中并不暗示着特征的组合是不可行的和/或不利的。
在某些示例中，一种装置包括磁性材料模块、第一隔开衬底模块、第二隔开衬底模块和导电层模块。磁性材料模块可以使用磁性材料410、磁性材料610或磁性材料710中的一个或多个来实施。第一隔开衬底模块可以使用隔开衬底110、隔开衬底210、隔开衬底310-315、隔开衬底430-435或隔开衬底630-635中的一个或多个来实施。第二隔开衬底模块可以使用隔开衬底110、隔开衬底210、隔开衬底310-315、隔开衬底430-435或隔开衬底630-635中的一个或多个来实施。导电层模块可以使用顶部金属层140、金属层220、下通道320、导电布线420、线性导体620或导电布线720中的一个或多个来实施。
图8是形成以上关于图1-7描述的隔开衬底电感器/变压器半导体设备中的一个或多个的示例工艺800。示例工艺800可以由如上所述的示例处理器电路1012执行，以沉积和去除材料，从而形成示例半导体设备100-700。
在框810处，应用混合接合以互连第一晶圆和第二晶圆，从而形成复合晶圆。例如，混合接合用于将芯片晶圆与隔开晶圆连接。代替铜凸块，混合接合在电介质与金属(例如，铜、铝、金等)之间形成直接接合。混合接合可以连接两个晶圆、将管芯连接到晶圆等。各层通过接合表面进行金属到金属接合。例如，铜可以作为接合层被放置在要接合的每个晶圆上，并且热压的铜膨胀以产生共同的部分(例如，在顶部和底部上1微米以形成复合的2微米互连层)。RDL和/或其他掩埋结构可以包括在电介质中，并且将不与金属接合。例如，可以在晶圆中提供若干互连层，其中最后一层作为混合接合层以与另一晶圆上的对应层接合。这样，形成了复合互连层(例如，互连间距1-9微米等)。
在框820处，将形成复合晶圆的晶圆中的一个(例如，顶部晶圆或隔开晶圆)减薄。例如，蚀刻晶圆的电介质(例如，玻璃、氧化铝、陶瓷、高电阻率或其他硅等)的一部分以将晶圆减薄到期望的厚度。在框830处，然后通过蚀刻电介质来形成或图案化沟槽。例如，RDL和/或其他掩埋结构可以通过蚀刻沟槽而被暴露。在框840处，用磁性材料(例如，铁、铁磁材料、亚铁磁材料等)填充沟槽。研磨和/或抛光材料以变得与晶圆表面的其余部分齐平或一样平。例如，应用化学机械抛光(CMP)来使表面平坦和光滑。
在框850处，制造混合接合界面。例如，混合接合界面制造将电介质与嵌入的金属焊盘组合以形成互连。例如，通过在磁性沟槽周围沉积金属(例如，铜等)来形成与管芯表面共面(或者与管芯表面具有一定程度的变化或沉积误差的基本共面)的铜焊盘。例如，可以在平面复合晶圆上产生第二界面，以产生形成一个或多个混合接合界面的隔开衬底。
在框860处，可以执行复合晶圆到一个或多个管芯的管芯单切或分离。在某些示例中，复合晶圆保持为单件。在其他示例中，复合晶圆被切分或切割成多个管芯。晶圆切分将晶圆上的各个管芯分离，以用于进一步封装和组装。
在框870处，根据框810-860的工艺以镜像方式制备第三晶圆(例如，基底晶圆)。例如，在已经制备复合晶圆时制备基底晶圆，并且定位基底晶圆以用于与复合晶圆互连。在框880处，通过混合接合组装一个或多个管芯。例如，使复合晶圆和第三晶圆接触以在两个晶圆的电介质界面之间形成接合。施加热以连接每个晶圆的混合接合界面。热导致接合界面的金属(例如，铜、铝、金等)膨胀并且彼此接触以形成电连接。电介质到电介质的接合也被热加强。保持热以允许接触的金属焊盘相互扩散并且形成去除热并冷却管芯之后保持的永久金属接合。生成所得的半导体设备，例如示例电感器/变压器半导体设备100-700。在一些示例中，多个管芯可以经由图8的示例工艺800被切分和生成。
在某些示例中，形成过孔以连接混合接合焊盘。可以沉积过孔以将(一个或多个)管芯连接到其他电路、部件等。在某些示例中，可以重复工艺800以产生附加的顶部和/或底部晶圆，以组合、切分、熔合等，从而形成各种半导体电路或设备。
虽然图8示出了形成示例半导体设备的一种方式，但是存在许多其他方式来构造电感器/变压器/扼流圈半导体设备。因此，各种技术可以提供所得结构-单独使用或与其他电路组合使用以形成电感器、变压器、扼流圈等的半导体设备。
可以如上文关于图8所述的那样组合晶圆，从而产生使用晶圆生成的组件以形成(一个或多个)半导体设备。因此，用于制造半导体设备的晶圆是半导体设备中的组件。例如，第一隔开衬底和磁性材料的第一部分提供第一组件，并且第二隔开衬底和磁性材料的第二部分提供第二组件。第一组件与第二组件混合接合以提供半导体设备。在某些示例中，第一组件包括小芯片或小片和隔开衬底，并且第二组件是基底组件。
图9是形成诸如图6的半导体设备600的半分离磁性隔开衬底的工艺800的示例实施方式900。在910处，隔开晶圆912和小芯片晶圆914(小芯片也可以被称为小片)互连。每个晶圆912、914包括多个混合接合界面916，以在热压下接合从而形成公共互连。隔开晶圆还包括不与例如混合接合界面916接合的RDL层918。
在框920处，将隔开晶圆912减薄。例如，蚀刻、研磨和/或以其他方式去除形成隔开晶圆912的电介质922的一部分，以将隔开晶圆912减薄。在框930处，通过蚀刻隔开晶圆912的电介质922来形成或图案化沟槽932。沟槽932的蚀刻暴露RDL层918和/或其他掩埋结构。在框940处，用磁性材料942填充沟槽932。研磨和/或抛光磁性材料942以变得与隔开晶圆表面912的其余部分齐平或一样平。例如，应用化学机械抛光(CMP)来使磁性材料942平坦和光滑，以与隔开晶圆表面912一样平。
在框950处，混合接合界面952形成在磁性材料942周围。例如，金属(例如，铜、铝、金、合金等)被沉积或以其他方式嵌入在隔开晶圆912的电介质922中，以接触嵌入在晶圆912中的混合接合界面916(例如，金属焊盘)。
在框960处，可以执行复合晶圆到一个或多个管芯的管芯单切或分离。在框970处，与隔开912和小芯片或小片914的复合晶圆类似地制备基底晶圆972。在框980处，通过混合接合组装一个或多个管芯。例如，使两个晶圆接触以在两个晶圆的电介质界面之间形成接合。施加热以连接每个晶圆的混合接合界面。热导致接合界面的金属(例如，铜、铝、金等)膨胀并且彼此接触以形成电连接。电介质到电介质的接合也被热加强。保持热以允许接触的金属焊盘相互扩散并且形成去除热并冷却管芯之后保持的永久金属接合。然后生成一个或多个半导体设备600。
图10是被构造为执行和/或实例化图8和/或图9的机器可读指令和/或操作以实施图1-7的示例装置和/或制品100-700的示例处理器平台1000的框图。处理器平台1000可以是例如半导体制造设备、晶圆/管芯生产控制器、晶圆生产/处理设备、管芯/晶圆蚀刻设备、服务器、个人计算机、自学习机器(例如，神经网络)、移动设备(例如，蜂窝电话、智能电话、诸如iPadTM的平板计算机)、互联网电器或任何其他类型的计算设备。
所示示例的处理器平台1000包括处理器电路1012。所示示例的处理器电路1012是硬件。例如，处理器电路1012可以由来自任何期望系列或制造商的一个或多个集成电路、逻辑电路、FPGA、微处理器、CPU、GPU、DSP和/或微控制器来实施。处理器电路1012可以由一个或多个基于半导体(例如，基于硅)的设备来实施。在此示例中，处理器电路1012控制制造设备以实施示例半导体设备100-700。
所示示例的处理器电路1012包括本地存储器1013(例如，高速缓存、寄存器等)。所示示例的处理器电路1012通过总线1018与包括易失性存储器1014和非易失性存储器1016的主存储器通信。易失性存储器1014可以由同步动态随机存取存储器(SDRAM)、动态随机存取存储器(DRAM)、
Figure BDA0003661631120000091
动态随机存取存储器
Figure BDA0003661631120000092
和/或任何其他类型的RAM设备来实施。非易失性存储器1016可以由闪存存储器和/或任何其他期望类型的存储器设备来实施。对所示示例的主存储器1014、1016的访问由存储器控制器1017控制。
所示示例的处理器平台1000还包括接口电路1020。接口电路1020可以由根据任何类型的接口标准的硬件来实施，所述接口标准例如以太网接口、通用串行总线(USB)接口、
Figure BDA0003661631120000093
接口、近场通信(NFC)接口、PCI接口和/或PCIe接口。
在所示示例中，一个或多个输入设备1022连接到接口电路1020。(一个或多个)输入设备1022允许用户将数据和/或命令输入到处理器电路1012中。(一个或多个)输入设备1022可以由例如音频传感器、麦克风、相机(静止或视频)、键盘、按钮、鼠标、触摸屏、跟踪板、跟踪球、定点设备和/或语音识别系统来实施
一个或多个输出设备1024也连接到所示示例的接口电路1020。输出设备1024可以例如由显示设备(例如，发光二极管(LED)、有机发光二极管(OLED)、液晶显示器(LCD)、阴极射线管(CRT)显示器、原地切换(IPS)显示器、触摸屏等)、触觉输出设备、打印机和/或扬声器来实施。因此，所示示例的接口电路1020通常包括图形驱动器卡、图形驱动器芯片和/或图形处理器电路，例如GPU。
所示示例的接口电路1020还包括通信设备，例如发射器、接收器、收发器、调制解调器、住宅网关、无线接入点和/或网络接口，以便于通过网络1026与外部机器(例如，任何种类的计算设备)交换数据。通信可以是通过例如以太网连接、数字用户线(DSL)连接、电话线连接、同轴电缆系统、卫星系统、现场线路无线系统、蜂窝电话系统、光连接等。
所示示例的处理器平台1000还包括一个或多个大容量存储设备1028，以存储软件和/或数据。这种大容量存储设备1028的示例包括磁存储设备、光存储设备、软盘驱动器、HDD、CD、蓝光盘驱动器、独立磁盘冗余阵列(RAID)系统、诸如闪存存储器设备的固态存储设备以及DVD驱动器。
可以由图8的机器可读指令实施的机器可执行指令1032可以存储在大容量存储设备1028中、易失性存储器1014中、非易失性存储器1016中和/或诸如CD或DVD的可移动非暂时性计算机可读存储介质上。
本文所公开的半导体逻辑设备100-700可以包括在任何合适的电子部件中。图11-12示出了可以包括本文所公开的设备100-700中的任何设备的装置的各种示例。
图11是根据本文所公开的任何示例的晶圆1100和管芯1102的俯视图，所述晶圆和管芯可以包括一个或多个半导体设备100-700或可以包括在其衬底包括一个或多个设备100-700的集成电路(IC)封装中。晶圆1100可以由半导体材料构成，并且可以包括具有形成在晶圆1100的表面上的IC结构的一个或多个管芯1102。每个管芯1102可以是包括任何合适IC的半导体产品的重复单元。在半导体产品的制造完成之后，晶圆1100可以经历单切工艺，其中管芯1102彼此分离以提供半导体产品的分立“芯片”。管芯1102可以包括一个或多个半导体设备100-700(例如，实施一个或多个电感器、变压器和/或扼流圈等)和/或将电信号传送到半导体设备100-700的支持电路以及任何其他IC部件。在一些示例中，晶圆1100或管芯1102可以包括存储器设备(例如，随机存取存储器(RAM)设备，例如静态RAM(SRAM)设备、磁性RAM(MRAM)设备、电阻RAM(RRAM)设备、导电桥接RAM(CBRAM)设备等)、逻辑设备(例如，AND、OR、NAND或NOR门)或任何其他合适的电路元件。这些设备中的多个可以组合在单个管芯1102上。例如，由多个存储器设备形成的存储器阵列可以形成在与被配置为将信息存储在存储器设备中或执行存储在存储器阵列中的指令的处理设备或其他逻辑相同的管芯1102上。
图12是根据本文公开的任何示例的可以包括一个或多个半导体设备100-700的示例电气设备1200的框图。例如，电气设备1200的部件中的任何合适的部件可以包括本文公开的IC封装、IC设备或管芯1102中的一个或多个。图12中示出了包括在电气设备1200中的多个部件，但是这些部件中的任何一个或多个可以被省略或复制，以适合于应用。在一些示例中，包括在电气设备1200中的一些或全部部件可以附接到一个或多个主板。在一些示例中，将这些部件中的一些或全部制造在单个片上系统(SoC)管芯上。
另外，在各种示例中，电气设备1200可以不包括图12中所示的一个或多个部件，但是电气设备1200可以包括用于耦接到一个或多个部件的接口电路。例如，电气设备1200可以不包括显示设备1206，但是可以包括显示设备1206可以耦接到的显示设备接口电路(例如，连接器和驱动器电路)。在另一组示例中，电气设备1200可以不包括音频输入设备1224或音频输出设备1208，但是可以包括音频输入设备1224或音频输出设备1208可以耦接到的音频输入或输出设备接口电路(例如，连接器和支持电路)。
电气设备1200可以包括处理设备1202(例如，一个或多个处理设备)。如本文所使用的，术语“处理设备”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。处理设备1202可以包括一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、密码处理器(执行硬件内的密码算法的专用处理器)、服务器处理器或任何其他合适的处理设备。电气设备1200可以包括存储器1204，存储器1204本身可以包括一个或多个存储器设备，例如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存存储器、固态存储器和/或硬盘驱动器。在一些示例中，存储器1204可以包括与处理设备1202共享管芯的存储器。该存储器可以用作高速缓冲存储器并且可以包括嵌入式动态随机存取存储器(eDRAM)或自旋转移矩磁性随机存取存储器(STT-MRAM)。
在一些示例中，电气设备1200可以包括通信芯片1212(例如，一个或多个通信芯片)。例如，通信芯片1212可以被配置为管理无线通信，以用于传输往来于电气设备1200的数据。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射经由非固体介质来传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示着相关联的设备不包含任何导线，尽管在一些示例中它们可能不包含。
通信芯片1212可以实施多种无线标准或协议中的任何一种，包括但不限于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE802.11系列)、IEEE 802.16标准(例如，IEEE802.16-2005修订版)、长期演进(LTE)项目以及任何修订版、更新版和/或修正版(例如，高级LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”)等)。兼容IEEE 802.16的宽带无线接入(BWA)网络通常被称为WiMAX网络，WiMAX是代表微波接入全球互操作的首字母缩写词，WiMAX是通过IEEE802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1212可以根据全球移动通信系统(GSM)、通用分组无线业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络进行操作。通信芯片1212可以根据增强型数据速率GSM演进(EDGE)、GSM EDGE无线接入网络(GERAN)、通用陆地无线接入网络(UTRAN)或演进型UTRAN(E-UTRAN)进行操作。通信芯片1212可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其派生物、以及被命名为3G、4G、5G及后续代的任何其他无线协议进行操作。在其他示例中，通信芯片1212可以根据其他无线协议进行操作。电气设备1200可以包括天线1222，以便于无线通信和/或接收其他无线通信(例如AM或FM无线电传输)。
在一些示例中，通信芯片1212可以管理有线通信，例如电、光或任何其他合适的通信协议(例如，以太网)。如上所述，通信芯片1212可以包括多个通信芯片。例如，第一通信芯片1212可以专用于诸如Wi-Fi或蓝牙之类的较短距离无线通信，并且第二通信芯片1212可以专用于诸如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他之类的较长距离无线通信。在一些示例中，第一通信芯片1212可以专用于无线通信，并且第二通信芯片1212可以专用于有线通信。
电气设备1200可以包括电池/电源电路1214。电池/电源电路1214可以包括一个或多个能量存储设备(例如，电池或电容器)和/或用于将电气设备1200的部件耦接到与电气设备1200分离的能量源(例如，AC线路电源)的电路。
电气设备1200可以包括显示设备1206(或如上所讨论的对应接口电路)。显示设备1206可以包括任何视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。
电气设备1200可以包括音频输出设备1208(或如上所讨论的对应接口电路)。音频输出设备1208可以包括生成可听指示的任何设备，例如扬声器、耳机或耳塞。
电气设备1200可以包括音频输入设备1224(或如上所讨论的对应接口电路)。音频输入设备1224可以包括生成表示声音的信号的任何设备，例如麦克风、麦克风阵列或数字乐器(例如，具有乐器数字接口(MIDI)输出的乐器)。
电气设备1200可以包括GPS设备1212(或如上所讨论的对应接口电路)。如本领域已知的，GPS设备1212可以与基于卫星的系统通信，并且可以接收电气设备1200的位置。
电气设备1200可以包括其他输出设备1210(或如上所讨论的对应接口电路)。其他输出设备1210的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射器、或附加存储设备。
电气设备1200可以包括其他输入设备1220(或如上所讨论的对应接口电路)。其他输入设备1220的示例可以包括加速计、陀螺仪、罗盘、图像捕捉设备、键盘、诸如鼠标、指示笔、触摸板之类的光标控制设备、条形码读取器、快速响应(QR)码读取器、任何传感器、或射频识别(RFID)读取器。
电气设备1200可以具有任何期望的形状因子，例如手持或移动电气设备(例如，蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(PDA)、超移动个人计算机等)、台式电气设备、服务器或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字视频记录器或可穿戴电气设备。在一些示例中，电气设备1200可以是处理数据的任何其他电子设备。
从上文中，将理解，已经公开了提供混合接合半导体设备的示例系统、方法、装置和制品。所公开的系统、方法、装置和制品通过经由混合接合实现更小的占用面积和更紧密的部件定位，从而提高了这种半导体设备的效率和有效性。因此，所公开的系统、方法、装置和制品涉及使用改进的半导体设备在诸如电感器、变压器等的电路的设计和制造中的一个或多个改进。
以下段落提供了本文所公开的实施方式的各种示例。
示例1是一种半导体设备，包括：磁性材料；与磁性材料相邻的第一隔开衬底和第二隔开衬底，第一隔开衬底与第二隔开衬底相邻；以及与磁性材料相邻的导电层。
示例2是示例1的半导体设备，其中，第一隔开衬底和第二隔开衬底围绕磁性材料。
示例3是示例1的半导体设备，其中，导电层围绕磁性材料延伸。
示例4是示例1的半导体设备，其中，导电层延伸穿过磁性材料。
示例5是示例1的半导体设备，其中，磁性材料和导电层包括环形线圈。
示例6是示例1的半导体设备，其中，磁性材料和导电层包括电感器或变压器中的至少一个。
示例7是示例1的半导体设备，其中，导电层包括铜。
示例8是示例1的半导体设备，其中，磁性材料的第一部分和第一隔开衬底包括第一组件，磁性材料的第二部分和第二隔开衬底包括第二组件，并且其中，第一组件混合接合到第二组件。
示例9是示例1的半导体设备，其中，第一组件包括小芯片或小片和隔开组件，并且其中，第二组件是基底组件。
示例10是一种产生半导体设备的方法，该方法包括：提供第一晶圆，第一晶圆包括磁性材料、隔开衬底和导电层；在第一晶圆上制造第一混合接合界面；提供包括第二混合接合界面的第二晶圆；以及通过互连第一混合接合界面和第二混合接合界面来组装半导体设备。
示例11是示例10的方法，其中，第一晶圆由小芯片晶圆和隔开晶圆形成，并且其中，第二晶圆是基底晶圆，该方法还包括减薄隔开晶圆。
示例12是示例10的方法，还包括在第一晶圆中图案化沟槽；以及用磁性材料填充沟槽。
示例13是示例12的方法，还包括对沟槽中的磁性材料进行研磨或抛光中的至少一种。
示例14是示例10的方法，还包括将第一晶圆切分成多个管芯。
示例15是示例14的方法，其中，通过互连第一混合接合界面和第二混合接合界面来组装半导体设备还包括：使用多个管芯来组装多个半导体设备。
示例16是一种系统，包括：处理设备，包括：通信芯片；以及半导体设备，包括：磁性材料；与磁性材料相邻的第一隔开衬底和第二隔开衬底，第一隔开衬底与第二隔开衬底相邻；以及与磁性材料相邻的导电层。
示例17是示例16的系统，其中，第一隔开衬底和第二隔开衬底围绕磁性材料。
示例18是示例16的系统，其中，导电层以以下中的至少一种方式延伸：i)围绕磁性材料，或ii)穿过磁性材料。
示例19是示例16的系统，其中，半导体设备是电感器或变压器中的至少一个。
示例20是示例16的系统，其中，磁性材料的第一部分和第一隔开衬底包括第一组件，并且磁性材料的第二部分和第二隔开衬底包括第二组件，并且其中，第一组件混合接合到第二组件。
示例21是一种装置，包括：磁性材料模块；第一隔开衬底模块；第二隔开衬底模块；以及导电层模块。
示例22是一种半导体设备，包括：基底层，定位在基底层上的隔开衬底；以及导电层，定位在隔开衬底上以形成电感器或变压器中的至少一个。
示例23是示例22的半导体设备，其中，隔开衬底包括第一隔开衬底和第二隔开衬底。
示例24是示例23的半导体设备，还包括磁性材料、与磁性材料相邻的第一隔开衬底和第二隔开衬底，第一隔开衬底与第二隔开衬底相邻。
示例25是示例24的半导体设备，其中，导电层围绕磁性材料延伸。
示例26是示例24的半导体设备，其中，导电层延伸穿过磁性材料。
示例27是示例24的半导体设备，其中，磁性材料和导电层包括环形线圈。
示例28是示例24的半导体设备，其中，磁性材料的第一部分和第一隔开衬底包括第一组件，并且磁性材料的第二部分和第二隔开衬底包括第二组件，并且其中，第一组件混合接合到第二组件。
示例29是示例28的半导体设备，其中，第一组件包括小芯片或小片和隔开晶圆，并且其中，第二组件是基底组件。
示例30是示例22-29中任一项的半导体设备，其中，导电层包括下通道。
示例31是示例22-29中任一项的半导体设备，其中，隔开衬底由硅石、陶瓷、二氧化硅或氮化碳硅中的至少一种形成。
示例32是示例22-29中任一项的半导体设备，其中，导电层包括铜。
示例33是一种半导体设备，包括：第一硅管芯；导电层；磁性材料；衬底；以及第二硅管芯。
尽管本文已经公开了某些示例系统、方法、装置和制品，但是本专利的覆盖范围不限于此。相反，本专利覆盖完全落入本专利的示例的范围内的所有系统、方法、装置和制品。尽管已经在与半导体和/或微处理器相关的示例中示出了本文公开的示例，但是本文公开的示例一般可以应用于任何其他适当的(一个或多个)互连(例如，分层互连)应用或蚀刻工艺。

Claims (20)

1.一种半导体设备，包括：
第一隔开衬底；
第二隔开衬底，与所述第一隔开衬底相邻；以及
导电层，与所述第一间隔衬底或所述第二间隔衬底中的至少一个相邻。
2.根据权利要求1所述的半导体设备，其中，所述第一隔开衬底和所述第二隔开衬底围绕磁性材料。
3.根据权利要求2所述的半导体设备，其中，所述导电层围绕所述磁性材料延伸。
4.根据权利要求2所述的半导体设备，其中，所述导电层延伸穿过所述磁性材料。
5.根据权利要求2所述的半导体设备，其中，所述磁性材料和所述导电层包括环形线圈。
6.根据权利要求2所述的半导体设备，其中，所述磁性材料和所述导电层包括电感器或变压器中的至少一个。
7.根据权利要求1所述的半导体设备，其中，所述导电层包括铜。
8.根据权利要求1所述的半导体设备，其中，所述第一隔开衬底包括第一组件，并且所述第二隔开衬底包括第二组件，并且其中，所述第一组件混合接合到所述第二组件。
9.根据权利要求8所述的半导体设备，其中，所述第一组件还包括小芯片或小片，并且其中，所述第二组件是基底组件。
10.一种产生半导体设备的方法，所述方法包括：
提供第一晶圆，所述第一晶圆包括磁性材料、隔开衬底和导电层；
在所述第一晶圆上制造第一混合接合界面；
提供包括第二混合接合界面的第二晶圆；以及
通过互连所述第一混合接合界面和所述第二混合接合界面来组装所述半导体设备。
11.根据权利要求10所述的方法，其中，所述第一晶圆包括小芯片晶圆和隔开晶圆，并且其中，所述第二晶圆是基底晶圆，所述方法还包括：
减薄所述隔开晶圆。
12.根据权利要求10所述的方法，还包括：
在所述第一晶圆中图案化沟槽；以及
用所述磁性材料填充所述沟槽。
13.根据权利要求12所述的方法，还包括：
对所述沟槽中的所述磁性材料进行研磨或抛光中的至少一种。
14.根据权利要求10所述的方法，还包括：将所述第一晶圆切分成多个管芯。
15.根据权利要求14所述的方法，其中，通过互连所述第一混合接合界面和所述第二混合接合界面来组装所述半导体设备还包括：使用所述多个管芯来组装多个半导体设备。
16.一种系统，包括：
处理设备，包括：
通信芯片；以及
半导体设备，包括：
磁性材料；
与所述磁性材料相邻的第一隔开衬底和第二隔开衬底，所述第一隔开衬底与所述第二隔开衬底相邻；以及
与所述磁性材料相邻的导电层。
17.根据权利要求16所述的系统，其中，所述第一隔开衬底和所述第二隔开衬底围绕所述磁性材料。
18.根据权利要求16所述的系统，其中，所述导电层以以下中的至少一种方式延伸：i)围绕所述磁性材料，或ii)穿过所述磁性材料。
19.根据权利要求16所述的系统，其中，所述半导体是电感器或变压器中的至少一个。
20.根据权利要求16所述的系统，其中，所述磁性材料的第一部分和所述第一隔开衬底包括第一组件，并且所述磁性材料的第二部分和所述第二隔开衬底包括第二组件，并且其中，所述第一组件混合接合到所述第二组件。
CN202210579124.4A 2021-06-25 2022-05-25 使用混合接合技术的电感器和变压器半导体设备 Pending CN115528002A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/359,165 US20220415555A1 (en) 2021-06-25 2021-06-25 Inductor and transformer semiconductor devices using hybrid bonding technology
US17/359,165 2021-06-25

Publications (1)

Publication Number Publication Date
CN115528002A true CN115528002A (zh) 2022-12-27

Family

ID=82058464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210579124.4A Pending CN115528002A (zh) 2021-06-25 2022-05-25 使用混合接合技术的电感器和变压器半导体设备

Country Status (3)

Country Link
US (1) US20220415555A1 (zh)
EP (1) EP4113550A1 (zh)
CN (1) CN115528002A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220084740A1 (en) * 2020-09-14 2022-03-17 Intel Corporation Embedded cooling channel in magnetics

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851439B1 (en) * 1996-12-26 2002-03-06 Citizen Electronics Co., Ltd. Modular surface mount circuit device and a manufacturing method thereof
US7666688B2 (en) * 2008-01-25 2010-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a coil inductor
JP2011233842A (ja) * 2010-04-30 2011-11-17 Toshiba Corp 不揮発性半導体記憶装置
US9728521B2 (en) * 2015-07-23 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond using a copper alloy for yield improvement
US9728575B1 (en) * 2016-02-08 2017-08-08 Semiconductor Components Industries, Llc Pixel and circuit design for image sensors with hole-based photodiodes
US9654004B1 (en) * 2016-06-17 2017-05-16 International Business Machines Corporation 3D integrated DC-DC power converters
US10134671B1 (en) * 2017-05-02 2018-11-20 Micron Technology, Inc. 3D interconnect multi-die inductors with through-substrate via cores
US11322290B2 (en) * 2018-06-19 2022-05-03 Intel Corporation Techniques for an inductor at a first level interface
US11515291B2 (en) * 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11189563B2 (en) * 2019-08-01 2021-11-30 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US11309243B2 (en) * 2019-08-28 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package having different metal densities in different regions and manufacturing method thereof
US11107779B2 (en) * 2019-10-17 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
DE102020114141B4 (de) * 2019-10-18 2024-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integriertes schaltungspackage und verfahren
US11410927B2 (en) * 2020-11-24 2022-08-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming thereof

Also Published As

Publication number Publication date
EP4113550A1 (en) 2023-01-04
US20220415555A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
US10256286B2 (en) Integrated inductor for integrated circuit devices
CN104517953B (zh) 用于无源部件的具有叠置体基板的管芯封装
US20170092594A1 (en) Low profile package with passive device
TW201943042A (zh) 於封裝基材中之積體電路結構
US9425143B2 (en) Integrated device package comprising an electromagnetic (EM) passive device in an encapsulation layer, and an EM shield
US11641711B2 (en) Microelectronic package with substrate-integrated components
US11469189B2 (en) Inductor and transmission line with air gap
US8680689B1 (en) Coplanar waveguide for stacked multi-chip systems
EP4113550A1 (en) Inductor and transformer semiconductor devices using hybrid bonding technology
CN115039219A (zh) 采用具有裸片区域分离的导热封装衬底的集成电路(ic)封装及相关的制造方法
US20210098320A1 (en) Package comprising a solder resist layer configured as a seating plane for a device
US20220399305A1 (en) Contiguous shield structures in microelectronic assemblies having hybrid bonding
US11404345B2 (en) Advanced integrated passive device (IPD) with thin-film heat spreader (TF-HS) layer for high power handling filters in transmit (TX) path
TW202207389A (zh) 具有嵌入絕緣層內的局部高密度佈線區域的封裝
TW202218068A (zh) 用於被動部件與晶粒臨界距離縮減的封裝結構
US20210399404A1 (en) Antenna on glass with air cavity structure
KR102645747B1 (ko) 라디오 주파수 필터들에 대한 하이브리드 피닝 패키지
WO2023108457A1 (en) Methods and apparatus to reduce impedance discontinuities and crosstalk in integrated circuit packages
US20230082743A1 (en) Integrated passive devices
US20220352075A1 (en) Multi-die interconnect
TW201730902A (zh) 具有被形成在核心上的線圈之電子封裝體
WO2023113938A1 (en) Microelectronic assemblies with glass substrates and planar inductors
WO2020019272A1 (en) Integrated circuit package comprising enhanced electromagnetic shield
JP2024516540A (ja) ３次元（３ｄ）垂直スパイラルインダクタおよび変圧器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication