CN115515301A - 线路板、接点排列、及电子总成 - Google Patents

线路板、接点排列、及电子总成 Download PDF

Info

Publication number
CN115515301A
CN115515301A CN202211188424.6A CN202211188424A CN115515301A CN 115515301 A CN115515301 A CN 115515301A CN 202211188424 A CN202211188424 A CN 202211188424A CN 115515301 A CN115515301 A CN 115515301A
Authority
CN
China
Prior art keywords
contacts
signal
signal contact
channel area
contact pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211188424.6A
Other languages
English (en)
Inventor
张乃舜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW111132833A external-priority patent/TW202412566A/zh
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN115515301A publication Critical patent/CN115515301A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/716—Coupling device provided on the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2442—Contacts for co-operating by abutting resilient; resiliently-mounted with a single cantilevered beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2201/00—Connectors or connections adapted for particular applications
    • H01R2201/06—Connectors or connections adapted for particular applications for computer periphery
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Abstract

本发明公开一种线路板、接点排列、及电子总成，其中该线路板具有一表面及位于表面的一接点排列。接点排列包括多个接点。这些接点交错地排列。这些接点包括多个第一接地接点、多个第一信号接点以及多个第二信号接点。这些接地接点沿着一第一直线排列。这些第一信号接点排列在第一直线的一侧，且相邻的两个第一信号接点组成一第一信号接点对。这些第二信号接点排列在第一直线的另一侧，且相邻的两个第二信号接点组成一第二信号接点对，其中该第一信号接点对的传输方向与该第二信号接点对的传输方向不同。

Description

线路板、接点排列、及电子总成
技术领域
本发明涉及一种线路板，且特别涉及一种线路板、接点排列及电子总成。
背景技术
半导体芯片封装具有多种型态，包括平面网格阵列(Land grid array,简称LGA)、插针网格阵列(Pin grid array,简称PGA)以及球栅网格阵列(Ball grid array,简称BGA)，其都为将多个接点以面阵列的形式排列在芯片封装元件的底部。目前电脑的中央处理器(CPU)已广泛地采用以上三种面阵列的封装型态，其中LGA封装型态及PGA封装型态需经由对应的插座电连接器(socket electrical connector)来组装在电脑的主机板上，而BGA封装型态则直接焊接在电脑的主机板上。虽然面阵列可提供较高的接点密度，但信号接点之间交错排列容易造成信号之间的串扰(Cross talk)。
发明内容
本发明提供一种线路板，用以改善信号传输的品质。
本发明提供一种电子总成，用以改善信号传输的品质。
本发明提供一种接点排列，用以改善信号传输的品质。
本发明的另一实施例的线路板包括一表面以及位于表面的一接点排列。接点排列包括多个接点。这些接点交错地排列。这些接点包括多个第一接地接点、多个第一信号接点以及多个第二信号接点。这些接地接点沿着一第一直线排列。这些第一信号接点排列在第一直线的一侧，且相邻的两个第一信号接点组成一第一信号接点对。这些第二信号接点排列在第一直线的另一侧，且相邻的两个第二信号接点组成一第二信号接点对，其中该第一信号接点对的传输方向与该第二信号接点对的传输方向不同。
本发明的另一实施例的电子总成包括一主机板、组装在主机板上的多个中央处理器元件及组装在主机板上的多个非中央处理器元件。这些中央处理器元件的每一个具有一表面及位于表面的一接点排列。接点排列包括多个接点。这些接点交错地排列。这些接点包括多个第一接地接点、多个第一信号接点以及多个第二信号接点。这些接地接点沿着一第一直线排列。这些第一信号接点排列在第一直线的一侧，且相邻的两个第一信号接点组成一第一信号接点对。这些第二信号接点排列在第一直线的另一侧，且相邻的两个第二信号接点组成一第二信号接点对，其中该第一信号接点对的传输方向与该第二信号接点对的传输方向不同。
本发明的一实施例的接点排列包括多个接点。这些接点交错地排列。这些接点包括多个第一接地接点、多个第一信号接点以及多个第二信号接点。这些接地接点沿着一第一直线排列。这些第一信号接点排列在第一直线的一侧，且相邻的两个第一信号接点组成一第一信号接点对。这些第二信号接点排列在第一直线的另一侧，且相邻的两个第二信号接点组成一第二信号接点对，其中该第一信号接点对的传输方向与该第二信号接点对的传输方向不同。
基于上述，在本发明的上述实施例中，将多个第一信号接点及多个第二信号接点分别排列在多个第一接地接点的两侧，以降低信号之间的串扰，由此改善信号传输的品质。
附图说明
图1A是本发明的一实施例的一种接点排列的示意图；
图1B是图1A的信号接点对的示意图；
图2是本发明的一实施例的一种线路板的示意图；
图3是本发明的一实施例的一种电子总成的示意图；
图4是本发明的另一实施例的一种电子总成的示意图；
图5是图3和图4的中央处理器元件电连接至主机板的局部示意图。
符号说明
10:线路板
10a:表面
20、20’:电子总成
21:主机板
21a:表面
21b:接点
22:中央处理器元件
22a:表面
22b:接点
23:非中央处理器元件
24:插座电连接器
24a:弹性端子
25:插槽电连接器
100:接点排列
100a:接点
110:第一接地接点
120:第一信号接点
121、121a、121b、121c、121d、121e、121f:第一信号接点对
130:第二信号接点
131、131a、131b、131c、131d、131e、131f:第二信号接点对
140:参考接点
141:第二接地接点
142:电源接点
A1:第一通道区
A2:第二通道区
D1:第一方向
D2:第二方向
L1:第一直线
L2:第二直线
LN:通道
具体实施方式
请参考图1A及图1B，接点排列100包括多个接点100a。这些接点100a交错地排列(Staggered)，所谓交错排列是指在第一方向D1上的相邻两行的接点100a，在第二方向D2上的投影不会重叠。同样的，在第二方向D2上的相邻的两个接点100a，在第一方向D1上的投影也不会重叠。这些接点100a包括多个第一接地接点110、多个第一信号接点120以及多个第二信号接点130。另外，这些接点100a的其中一个与其周围的这些接点100a的另一个等距。也就是说，任一接点100a的中心点至其周围的任一接点100a的中心点的距离相等。在本实施例中，第一信号接点120可以是差动信号传送接点(以TX标示)，且第二信号接点130可以是差动信号接收接点(以RX标示)。这些第一接地接点110沿着一第一直线L1排列。这些第一信号接点120排列在第一直线L1的一侧，且相邻的两个第一信号接点120组成一第一信号接点对121(例如图1A的121a、121b、121c、121d、121e、121f的标示)。在本实施例中，每一第一信号接点对121为差动信号传送接点对(以TX+/TX-标示)。这些第二信号接点130排列在第一直线L1的另一侧，且相邻的两个第二信号接点130组成一第二信号接点对131(例如图1A的131a、131b、131c、131d、131e、131f的标示)。在本实施例中，每一第二信号接点对131为差动信号接收接点对(以RX+/RX-标示)，其传输方向与每一第一信号接点对121(以TX+/TX-标示)的传输方向不同(例如:方向相反)。也就是说，相较于以往将差动信号传送接点对和差动信号接收接点对相邻配置，本实施例是将这些第一信号接点对121(差动信号传送接点对)及这些第二信号接点对131(差动信号接收接点对)以这些第一接地接点110(沿着第一直线L1排列)分隔开，通过这些第一接地接点110的配置可以降低第一信号接点对121以及第二信号接点对131之间的串扰。
这些接点100a还包括多个参考接点140，且这些参考接点140沿着一个或多个第二直线L2排列。这些第二直线L2垂直于第一直线L1。另一方面，这些第一信号接点对121的相邻两对之间及这些第二信号接点对131的相邻两对之间有这些参考接点140的其中一个。也就是说，这些参考接点140设置在相邻的两个第一信号接点对121之间，以及设置在相邻的两个第二信号接点对131之间。在本实施例中，沿着同一条第二直线L2排列的这些参考接点140可以是多个第二接地接点141或是多个电源接点142。也就是说，位于同一条第二直线L2上的参考接点140可以完全是第二接地接点141或完全是电源接点142。以图1A为例，相邻的两个第一信号接点对121a和121b之间有一电源接点(P)142；相邻的两个第二信号接点对131a和131b之间有一电源接点(P)142。在图1A的其他信号接点对中，相邻的两个第一信号接点对121c和121d之间有一第二接地接点(G)141；相邻的两个第二信号接点对131c和131d之间有一第二接地接点(G)141。
这些第一信号接点对121的其中一个与对应的第二信号接点对131组成一通道LN(lane)。通道LN用以传递信号，每一个通道LN由一对差动信号传送接点对和一对差动信号接送接点对组成。值得一提的是，在本实施例中，这些第一信号接点对121的其中一个与对应的第二信号接点对131在配置上并没有镜像关系。也就是说，第一信号接点对121至第一直线L1的距离与对应的第二信号接点对131至第一直线L1的距离不同。例如:第一信号接点对(TX07+/TX07-)121a与第二信号接点对(RX07+/RX07-)131e组成一通道LN，两个信号接点对分别配置在第一直线L1的两侧，但并非以第一直线L1为对称轴做镜像配置。类似地，第一信号接点对(TX16+/TX16-)121b与第二信号接点对(RX16+/RX16-)131f组成一通道LN；第一信号接点对(TX00+/TX00-)121e与第二信号接点对(RX00+/RX00-)131a组成一通道LN；第一信号接点对(TX11+/TX11-)121f与第二信号接点对(RX11+/RX11-)131b组成一通道LN。在其他实施例中，这些第一信号接点对121的其中一个与对应的第二信号接点对131在配置上可以有镜像对称关系(未绘示)。
请参考图1A、图1B及图2，线路板10具有一表面10a及位于表面10a的一接点排列100，且本实施例中的接点排列100与上述接点排列100相同(图2仅局部示意)。线路板10的表面10a具有一第一通道区A1及一第二通道区A2，且由第一信号接点对121及第二信号接点对131所组成的多个通道LN分别位于第一通道区A1及第二通道区A2内。位于第一通道区A1的通道LN的数量与位于第二通道区A2的通道LN的数量不同，且位于第一通道区A1的通道LN的数量大于位于第二通道区A2的通道LN的数量。在本实施例中，第一通道区A1的通道LN的数量例如是60个通道数，第二通道区A2的通道LN的数量例如是48个通道数。在本实施例中，第一通道区A1及第二通道区A2位于线路板10的表面10a的相对两侧，且位于线路板10的表面10a的边缘。由于第一通道区A1及第二通道区A2内的通道LN的数量不同，因此第一通道区A1及第二通道区A2可提供的信号传输宽度(即通道数量)不同。也就是说，线路板10的两侧提供非对称信号宽度的传输界面。在本实施例中，第一通道区A1的通道LN的数量例如是60个通道数，第二通道区A2的通道LN的数量例如是48通道数。在此设置下，本实施例的线路板10具有两种不同信号宽度的传输界面，可以在不同的使用需求下，同时电连接两种不同的电子元件，此两种的电子元件的传输界面支持相同传输协议、但传输时的信号传输宽度不同。另外，线路板10可以是芯片封装基板或主机板。
请同时参考图2和图3，电子总成20包括一主机板21、组装在主机板21上的多个中央处理器元件22以及组装在主机板21上的多个非中央处理器元件23(例如PCIE设备，PCIE设备例如是图形显示卡)。在本实施例中，中央处理器元件22以及非中央处理器元件23都支持相同的信号传输界面，例如：PCIE(Peripheral Component Interconnect Express，外围组件互连表达)传输界面，即中央处理器元件22以及非中央处理器元件23的至少一传输界面都支持PCIE传输协议。中央处理器元件22具有一表面22a以及位于表面22a的一接点排列100，中央处理器元件22上的接点排列100可以是平面网格阵列(Land grid array,简称LGA)、插针网格阵列(Pin grid array,简称PGA)以及球栅网格阵列(Ball grid array,简称BGA)。本实施例的接点排列100的位置分布如同上述任一实施例的接点排列100的位置分布(图3仅为简单示意)，且中央处理器元件22的表面22a如同上述线路板10的表面10a。主机板21还可具有多个插座电连接器24以及多个插槽电连接器25(slot electricalconnector)。在模块化的情况下，中央处理器元件22可经由插座电连接器24组装至主机板21，且非中央处理器元件23(例如PCIE设备，PCIE设备例如是图形显示卡)可经由插槽电连接器25组装至主机板21。
请继续参考图3，在本实施例中，中央处理器元件22的数量为两个，且每一中央处理器元件22有2种不同信号宽度的传输界面，而这2种不同信号宽度的传输界面都是支持相同的信号传输协议，例如PCIE传输协议。此时，位于第一通道区A1内的这些通道LN用于非中央处理器元件23的信号传输，而位于第二通道区A2内的这些通道LN用于中央处理器元件22的信号传输。也就是说，对于每个中央处理器22而言，位于第一通道区A1内的这些通道LN电连接主机板21上对应的这些非中央处理器元件23，而位于第二通道区A2内的这些通道LN电连接主机板21上的另一个中央处理器元件22。在本实施例中，使用第二通道区A2内的较少的48个通道数作为中央处理器元件22之间的对内连接，而每一个中央处理器元件22通过第一通道区A1内提供的较多的60个通道数提供对外连接，两个中央处理器元件22共可以提供120个通道数连接PCIE设备。
请参考图4，图4的本实施例的电子总成20’与图3的上述实施例的电子总成20大致相同。不同的是，在本实施例中，中央处理器元件22的数量为四个，且每一中央处理器元件22有2种不同的信号宽度的传输界面，而这2种不同信号宽度的传输界面都是支持相同的信号传输协议，例如PCIE传输协议。此时，位于第一通道区A1的这些通道LN用于与中央处理器元件22的信号传输，而位于第二通道区A2内的这些通道LN用于与非中央处理器元件23的信号传输。也就是说，对于每个中央处理器22而言，中央处理器元件22的第一通道区A1和第二通道区A2内的这些通道LN所连接的电子元件与前一实施例不同。详细地说，对于每个中央处理器22而言，位于第一通道区A1内的这些通道LN电连接主机板21上的其他三个中央处理器元件22，且位于第二通道区A2内的这些通道LN电连接主机板21上对应的非中央处理器元件23。在本实施例中，使用第一通道区A1内的较多的60个通道数作为4个中央处理器元件22之间的对内连接，而每一个中央处理器元件22通过第二通道区A2内提供的较少的48个通道数提供对外连接，4个中央处理器元件22共可以提供192通道数连接PCIE设备。
图3的实施例的电子总成20包括两个中央处理器元件22。每个中央处理器元件22经由具有较少通道LN数量的第二通道区A2内的这些通道LN电连接另一个中央处理器元件22，以形成这两个中央处理器元件22之间的1个内部路径(Way)。同时，具有较多通道LN数量的第一通道区A1内的这些通道LN电连接对应的这些非中央处理器元件23，以形成中央处理器元件22与非中央处理器元件23之间的外部路径。另一方面，图4的实施例的电子总成20’包括四个中央处理器元件22。每个中央处理器元件22经由具有较多通道LN数量的第一通道区A1内的这些通道LN电连接其他三个中央处理器元件22，以形成这四个中央处理器元件22之间的3个内部路径。同时，每个中央处理器元件22经由具有较少通道LN数量的第二通道区A2内的这些通道LN电连接多个非中央处理器元件23，以形成每个中央处理器元件22与对应的这些非中央处理器元件23之间的外部路径。也就是说，在上述实施例中，由于线路板10两侧具有非对称信号宽度的传输界面，可以支持具有两个中央处理器元件22的电子总成20以及具有四个中央处理器元件22的电子总成20’。因此，对于单一的中央处理器元件22而言，因为具有两种信号宽度(即通道数量)，所以通过不同的连接方式，可以弹性应用于双处理器的系统以及四处理器的系统。相较于以往需要设计双处理器系统专用的中央处理器或是四处理器系统专用的中央处理器，以符合多处理器之间的内部路径连接，本实施例可以节省成本。
请参考图5，在本实施例中，中央处理器元件22是芯片封装体的一部分，且一线路板10也是芯片封装体的一部分，而主机板21可视为是一种线路板10。中央处理器元件22具有一表面22a以及位于表面22a的多个接点22b，且这些接点22b的位置分布如同上述任一实施例的接点100a的位置分布。中央处理器元件22上的接点22b的分布方式可以是平面网格阵列(Land grid array,简称LGA)、插针网格阵列(Pin grid array,简称PGA)以及球栅网格阵列(Ball grid array,简称BGA)。主机板21具有一表面21a以及位于表面21a的多个接点21b，且这些接点21b的位置分布如同上述任一实施例的接点100a的位置分布。中央处理器元件22的表面22a的多个接点22b的位置分布与主机板21的表面21a的多个接点21b的位置分布呈现镜像关系。另一方面，插座电连接器24具有多个弹性端子24a，且这些弹性端子24a的一端焊接在主机板21的多个接点21b上，另一端接触中央处理器元件22的这些接点22b。也就是说，主机板21和中央处理器元件22利用这些弹性端子24a电连接。
综上所述，在本发明的上述实施例中，接点排列将多个第一信号接点及多个第二信号接点分别排列在多个第一接地接点的两侧，以降低信号之间的串扰，由此改善信号传输的品质。另一方面，线路板的非对称信号宽度设置，可以使用在具有不同数量的中央处理器元件的电子总成中，以使线路板上的各个接点能够尽可能地被利用。

Claims (32)

1.一种线路板，具有表面及位于该表面的接点排列，该接点排列包括：
多个接点，交错地排列，其中该些接点包括：
多个第一接地接点，沿着第一直线排列；
多个第一信号接点，排列在该第一直线的一侧，且相邻的两个该第一信号接点组成第一信号接点对；以及
多个第二信号接点，排列在该第一直线的另一侧，且相邻的两个该第二信号接点组成第二信号接点对，其中该第一信号接点对的传输方向与该第二信号接点对的传输方向不同。
2.如权利要求1所述的线路板，其中该些第一信号接点对的每一个与对应的该第二信号接点对组成通道。
3.如权利要求2所述的线路板，其中该表面具有第一通道区及第二通道区，该些通道分别位于该第一通道区及该第二通道区内，位于该第一通道区内的该些通道的数量大于位于该第二通道区内的该些通道的数量，当位于该第一通道区内的该些通道用于中央处理器元件的信号传输时，位于该第二通道区内的该些通道用于非中央处理器元件的信号传输，且当位于该第二通道区内的该些通道用于该中央处理器元件的信号传输时，位于该第一通道区内的该些通道用于该非中央处理器元件的信号传输。
4.如权利要求3所述的线路板，其中该第一通道区及该第二通道区在该表面的相对两侧，且位于该表面的边缘。
5.如权利要求3所述的线路板，其中该中央处理器元件及该非中央处理器都支持相同的信号传输界面。
6.如权利要求5所述的线路板，其中该信号传输界面为PCIE传输界面。
7.如权利要求1所述的线路板，其中该第一信号接点对至该第一直线的距离与对应的该第二信号接点对至该第一直线的距离不同。
8.如权利要求1所述的线路板，其中该些接点的分布方式是平面网格阵列、插针网格阵列或球栅网格阵列。
9.如权利要求1所述的线路板，其中该些接点其中的一个与其周围的该些接点其中的另一个等距。
10.如权利要求1所述的线路板，其中该些接点还包括：
多个参考接点，沿着至少一第二直线排列，其中该至少一第二直线垂直于该第一直线。
11.如权利要求10所述的线路板，其中该些第一信号接点对的相邻两对之间及该些第二信号接点对的相邻两对之间有该些参考接点的其中一个。
12.如权利要求10所述的线路板，其中沿着相同的该第二直线排列的该些参考接点是多个第二接地接点或多个电源接点。
13.如权利要求1所述的线路板，其中该线路板是芯片封装基板或主机板。
14.一种电子总成，包括主机板、组装在该主机板上的多个中央处理器元件及组装在该主机板上的多个非中央处理器元件，其中该些中央处理器元件的每一个具有表面及位于该表面的接点排列，该接点排列包括：
多个接点，交错地排列，其中该些接点包括：
多个第一接地接点，沿着第一直线排列；
多个第一信号接点，排列在该第一直线的一侧，且相邻的两个该第一信号接点组成第一信号接点对；以及
多个第二信号接点，排列在该第一直线的另一侧，且相邻的两个该第二信号接点组成第二信号接点对，其中该第一信号接点对的传输方向与该第二信号接点对的传输方向不同。
15.如权利要求14所述的电子总成，其中该些第一信号接点对的每一个与对应的该第二信号接点对组成通道。
16.如权利要求15所述的电子总成，其中该表面具有第一通道区及第二通道区，该些通道分别设置在该第一通道区及该第二通道区，位于该第一通道区内的该些通道的数量与大于位于该第二通道区内的该些通道的数量，当该些中央处理器元件的数量为两个时，位于该第一通道区内的该些通道用于与该些非中央处理器元件的信号传输，而位于该第二通道区内的该些通道用于与该些中央处理器元件的信号传输，且当该些中央处理器元件的数量为四个时，位于该第一通道区内的该些通道用于与该些中央处理器元件的信号传输，而位于该第二通道区内的该些通道用于与该些非中央处理器元件的信号传输。
17.如权利要求16所述的电子总成，其中该第一通道区及该第二通道区在该表面的相对两侧，且位于该表面的边缘。
18.如权利要求16所述的电子总成，其中该些中央处理器及该些非中央处理器都支持相同的信号传输界面。
19.如权利要求18所述的电子总成，其中该信号传输界面为PCIE传输界面。
20.如权利要求14所述的电子总成，其中该些中央处理器元件的每一个的该些接点的分布方式是平面网格阵列、插针网格阵列或球栅网格阵列。
21.如权利要求14所述的电子总成，其中该第一信号接点对至该第一直线的距离与对应的该第二信号接点对至该第一直线的距离不同。
22.如权利要求14所述的电子总成，其中该些接点其中的一个与其周围的该些接点其中的另一个等距。
23.如权利要求14所述的电子总成，其中该些接点还包括：
多个参考接点，沿着至少一第二直线排列，其中该至少一第二直线垂直于该第一直线。
24.如权利要求23所述的电子总成，其中该些该第一信号接点对的相邻两对及该些第二信号接点对的相邻两对之间有该些参考接点的其中一个。
25.如权利要求23所述的电子总成，其中沿着相同的该第二直线排列的该些参考接点是多个第二接地接点或多个电源接点。
26.一种接点排列，包括：
多个接点，交错地排列，其中该些接点包括：
多个第一接地接点，沿着第一直线排列；
多个第一信号接点，排列在该第一直线的一侧，且相邻的两个该第一信号接点组成第一信号接点对；以及
多个第二信号接点，排列在该第一直线的另一侧，且相邻的两个该第二信号接点组成第二信号接点对，其中该第一信号接点对的传输方向与该第二信号接点对的传输方向不同。
27.如权利要求26所述的接点排列，其中该些第一信号接点对的每一个与对应的该第二信号接点对组成通道。
28.如权利要求26所述的接点排列，其中该第一信号接点对至该第一直线的距离与对应的该第二信号接点对至该第一直线的距离不同。
29.如权利要求26所述的接点排列，其中该些接点其中的一个与其周围的该些接点其中的另一个等距。
30.如权利要求26所述的接点排列，其中该些接点还包括：
多个参考接点，沿着至少一第二直线排列，其中该至少一第二直线垂直于该第一直线。
31.如权利要求30所述的接点排列，其中该些第一信号接点对的相邻两对之间及该些第二信号接点对的相邻两对之间有该些参考接点的其中一个。
32.如权利要求30所述的接点排列，其中沿着相同的该第二直线排列的该些参考接点是多个第二接地接点或多个电源接点。
CN202211188424.6A 2022-08-31 2022-09-27 线路板、接点排列、及电子总成 Pending CN115515301A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111132833 2022-08-31
TW111132833A TW202412566A (zh) 2022-08-31 線路板、接點排列、及電子總成

Publications (1)

Publication Number Publication Date
CN115515301A true CN115515301A (zh) 2022-12-23

Family

ID=84505640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211188424.6A Pending CN115515301A (zh) 2022-08-31 2022-09-27 线路板、接点排列、及电子总成

Country Status (2)

Country Link
US (1) US20240072463A1 (zh)
CN (1) CN115515301A (zh)

Also Published As

Publication number Publication date
US20240072463A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
USRE39153E1 (en) Connector with integral transmission line bus
US7307293B2 (en) Direct-connect integrated circuit signaling system for bypassing intra-substrate printed circuit signal paths
US11842138B2 (en) Integrated routing assembly and system using same
CN100544126C (zh) 用于屏蔽线缆的插卡终端
US6011695A (en) External bus interface printed circuit board routing for a ball grid array integrated circuit package
EP0554077A1 (en) Packaging system
JPH11250996A (ja) レセプタクル
US20100062649A1 (en) Edge connector
US7282790B2 (en) Planar array contact memory cards
JP2023532260A (ja) プリント回路基板及び該プリント回路基板を備える電子機器
US11153971B2 (en) Printed circuit board configuration to facilitate a surface mount double density QSFP connector footprint in a belly-to-belly alignment
US6908340B1 (en) Method and system for reducing crosstalk in a backplane
CN109600906A (zh) 一种连接器及信号传输单元
US6840808B2 (en) Connector for a plurality of switching assemblies with compatible interfaces
CN210899808U (zh) 一种差分对布线结构以及具有该结构的电路板
CN112218425A (zh) 接点排列、线路板及电子总成
US6662250B1 (en) Optimized routing strategy for multiple synchronous bus groups
CN111446234A (zh) 用于高密度装置封装的六边形布置连接图案
CN115515301A (zh) 线路板、接点排列、及电子总成
TW202412566A (zh) 線路板、接點排列、及電子總成
CN111384609B (zh) 芯片与背板连接器互连装置
US11869845B2 (en) Semiconductor package device and semiconductor wiring substrate thereof
US20230369791A1 (en) Connector for an electronic device having a grid of connection points
CN117878677A (zh) 连接器母座、电路板组件、连接器和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination