CN115497991A - 阵列基板及显示面板 - Google Patents

Abstract

本申请公开了一种阵列基板及显示面板，该阵列基板包括衬底基板、数据走线层、中间层以及阳极层，所述数据走线层设于所述衬底基板上，所述数据走线层包括数据信号线；所述中间层设于所述数据走线层上；所述阳极层设于所述中间层远离所述衬底基板的一侧，所述阳极层包括屏蔽部，所述屏蔽部在所述衬底基板上的正投影与所述数据信号线在所述衬底基板上的正投影至少部分交叠。该阵列基板能够减小数据走线层与阴极之间的耦合电容，以改善水平串扰提升显示效果。

Description

阵列基板及显示面板

技术领域

本申请涉及显示技术领域，具体涉及一种阵列基板及显示面板。

背景技术

目前，有源矩阵型有机发光二极管(Active Matrix Organic Light EmittingDisplay，AMOLED)显示器以其高亮度、功耗低、响应快、清晰度高、柔性好、发光效率高等优点被广泛应用在各个领域。而随着AMOLED显示产品的应用范围越来越广泛，对AMOLED显示产品的显示质量要求也越来越高。

现有的OLED显示面板内部设有众多金属走线、阴极等金属材料，这些金属材料存在直接交叠，特别是数据线与阴极的大面积直接交叠，使得面板内部的耦合电容较大，容易造成水平串扰，影响显示效果。

因而，如何减小数据线与阴极之间的耦合电容，以改善串扰提升显示效果，是亟需解决的问题。

发明内容

本申请提供一种阵列基板及显示面板，能够减小数据走线层与阴极之间的耦合电容，以改善水平串扰提升显示效果。

第一方面，本申请实施例提供一种阵列基板，包括：衬底基板、数据走线层、中间层以及阳极层，所述数据走线层设于所述衬底基板上，所述数据走线层包括数据信号线；所述中间层设于所述数据走线层上；所述阳极层设于所述中间层远离所述衬底基板的一侧，所述阳极层包括屏蔽部，所述屏蔽部在所述衬底基板上的正投影与所述数据信号线在所述衬底基板上的正投影至少部分交叠。

可选地，在本申请的一些实施例中，所述阳极层还包括阳极，所述阳极在所述衬底基板上的正投影与所述数据信号线在所述衬底基板上的正投影至少部分交叠，所述屏蔽部与所述阳极相邻设置。

可选地，在本申请的一些实施例中，所述阳极层包括多个间隔设置所述屏蔽部以及多个间隔设置的所述阳极，多个所述屏蔽部以及多个所述阳极沿所述数据信号线延伸方向对应排布。

可选地，在本申请的一些实施例中，所述屏蔽部的横截面长度小于相邻两个所述阳极之间的间距。

可选地，在本申请的一些实施例中，所述屏蔽部与所述阳极一一对应电连接，或，所述屏蔽部与所述阳极一一对应间隔设置。

可选地，在本申请的一些实施例中，至少部分所述阳极分别与至少两个所述屏蔽部电连接。

可选地，在本申请的一些实施例中，相邻两个所述阳极之间设有至少两个所述屏蔽部。

可选地，在本申请的一些实施例中，所述屏蔽部的横截面宽度大于或者等于所述数据信号线的横截面宽度。

可选地，在本申请的一些实施例中，所述中间层包括缓冲层、半导体层、层间介质层、钝化层、像素定义层、发光层以及阴极，所述缓冲层覆盖所述数据走线层，所述半导体层设于所述缓冲层远离所述衬底基板的一侧，所述层间介质层覆盖所述半导体层，所述钝化层设于所述层间介质层远离所述衬底基板的一侧，所述像素定义层覆盖所述屏蔽部并部分覆盖所述阳极，所述发光层设于所述阳极远离所述衬底基板的一侧，所述阴极设于所述像素定义层远离所述衬底基板的一侧，所述阴极在所述衬底基板上的正投影覆盖所述屏蔽部以及所述阳极在所述衬底基板上的正投影。

另一方面，本申请提供一种显示面板，包括上述的阵列基板。

本申请提供一种阵列基板及显示面板，该阵列基板包括衬底基板、数据走线层、中间层以及阳极层，所述数据走线层设于所述衬底基板上，所述数据走线层包括数据信号线；所述中间层设于所述数据走线层上；所述阳极层设于所述中间层远离所述衬底基板的一侧，所述阳极层包括屏蔽部，所述屏蔽部在所述衬底基板上的正投影与所述数据信号线在所述衬底基板上的正投影至少部分交叠。该阵列基板能够减小数据走线层与阴极之间的耦合电容，以改善水平串扰提升显示效果。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请第一实施例提供的阵列基板的俯视结构示意图；

图2是本申请实施例提供的阵列基板中子像素驱动电路的结构示意图；

图3是图1中提供的阵列基板沿AA’方向的剖视结构示意图；

图4是本申请第二实施例提供的阵列基板的俯视结构示意图之一；

图5是本申请第二实施例提供的阵列基板的俯视结构示意图之二；

图6是本申请第三实施例提供的阵列基板的俯视结构示意图；

图7是本申请第四实施例提供的阵列基板的俯视结构示意图；

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例提供一种阵列基板及显示面板，能够减小数据走线层与阴极之间的耦合电容，以改善水平串扰提升显示效果。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。另外，在本申请的描述中，术语“包括”是指“包括但不限于”。术语“第一”、“第二”、“第三”等仅仅作为标示使用，其用于区别不同对象，而不是用于描述特定顺序。

请参阅图1至图3，图1是本申请第一实施例提供的阵列基板的俯视结构示意图；图2是本申请实施例提供的阵列基板中子像素驱动电路的结构示意图；

图3是图1中提供的阵列基板沿AA’方向的剖视结构示意图。如图1至3所示，本申请实施例提供一种阵列基板100，包括：衬底基板10、数据走线层20、中间层30以及阳极层40，数据走线层20设于衬底基板10上，数据走线层20包括数据信号线；中间层30设于数据走线层20上；阳极层40设于中间层30远离衬底基板10的一侧，阳极层40包括屏蔽部41，屏蔽部41在衬底基板10上的正投影与数据信号线在衬底基板10上的正投影至少部分交叠。

本申请提供的阵列基板通过在阳极层40设置屏蔽部41，能够对数据走线层20的部分区域进行覆盖屏蔽，以改善水平串扰，提升显示效果。

在本申请实施例中，阵列基板还包括发光层50以及阴极60，发光层50设于阳极层40远离衬底基板10的一侧，阴极60设于发光层50远离衬底基板10的一侧。

在本申请实施例中，阳极层40还包括阳极42，阳极42包括第一子导电部421以及围绕第一子导电部421设置的第二子导电部422，第一子导电部421在衬底基板10上的正投影覆盖发光层50在衬底基板10上的正投影；第二子导电部422在衬底基板10上的正投影与数据信号线在衬底基板10上的正投影至少部分交叠，屏蔽部与阳极相邻设置；阴极60在衬底基板10上的正投影覆盖屏蔽部41以及阳极42在衬底基板10上的正投影。需要说明的是，阳极42的横截面形状为中心对称图形即可，具体的形状可根据需要进行调整，本申请在此不做具体限定。其中，阳极42与发光层50层叠设置，其均为中心对称图形，这样的结构更有利于提高发光层50的平坦度和出光的均匀性，提升显示效果。

在本申请实施例中，中间层30包括缓冲层31、半导体层32、层间介质层33、钝化层34以及像素定义层35，缓冲层31覆盖数据走线层20，半导体层32设于缓冲层31远离衬底基板10的一侧，层间介质层33覆盖半导体层32，钝化层34设于层间介质层33远离衬底基板10的一侧，像素定义层35覆盖屏蔽部41并部分覆盖阳极42。其中缓冲层31、层间介质层33、钝化层34以及像素定义层35均包括绝缘材料，如氧化硅、氮化硅等。半导体层32包括铟镓锌氧化物。具体地，中间层30还可以包括其它膜层，由于具体的膜层与现有的显示器中像素单元的膜层结构可以相同，故在此不一一列举。

在本申请实施例，如图1和图2所示，阵列基板100还包括阵列排布的多个子像素区11，子像素区11设置有子像素驱动电路，以及设置在子像素驱动电路远离衬底基板10一侧的多个发光元件，发光元件与子像素驱动电路一一对应，每个发光元件均包括沿远离衬底基板10的方向上依次层叠设置的阳极42、发光层50、阴极60，子像素驱动电路用于驱动对应的发光元件发光，从而实现显示功能。示例性的，本申请中每个子像素驱动电路均包括3个薄膜晶体管、1个电容以及一个发光元件；阵列基板还包括扫描数据信号线WR以及扫描数据信号线RD，感测数据信号线SENSE，数据信号线DATA，第一电源数据信号线VDD以及第二电源数据信号线VSS。

在本申请实施例中，如图2所示，第一晶体管T1的源极与第一电源数据信号线VDD电连接，第一晶体管的栅极与第一节点G电连接，第一晶体管的漏极与第二节点S电连接；第二晶体管T2的源极与数据信号线DATA电连接，第二晶体管的栅极与扫描数据信号线WR电连接，第二晶体管的漏极与第一节点G电连接；第三晶体管T3的源极与感测数据信号线SENSE电连接，第三晶体管的栅极与扫描数据信号线RD电连接，第三晶体管的漏极与第二节点S电连接；发光元件的阳极42与第二节点S电连接，发光元件的阴极60与第二电源数据信号线VSS电连接；电容C1的一端与第一节点G电连接，电容C1的另一端与第二节点S电连接。需要说明的是薄膜晶体管的源极、漏极均是对称的，所以其源极、漏极是可以互换的。

在本申请实施例中，如图1所示，阳极42在衬底基板10上的投影与对应的第一电源数据信号线VDD、第二电源数据信号线VSS、数据信号线DATA以及感测数据信号线SENSE均存在交叠区域，而阳极42与数据信号线DATA的交叠区域之外的区域，数据信号线DATA与阴极60之间存在交叠区域，进而数据信号线DATA与阴极60之间存在较大的耦合电容，数据信号线DATA与第二电源数据信号线VSS之间存在较大的侧向耦合电容，而串扰与数据信号线DATA及阴极60、第二电源数据信号线VSS间的耦合电容量的大小强相关，故数据信号线DATA与阴极60之间存在直接交叠区域，容易引起水平串扰，影响显示效果，本申请提供的阵列基板通过设置屏蔽部41，将与第二电源数据信号线VSS直接交叠的部分数据信号线DATA覆盖屏蔽，也即直接减少数据信号线DATA与第二电源数据信号线VSS的直接交叠面积，使得数据信号线DATA与阴极60、第二电源数据信号线VSS之间的耦合电容显著减少，进而改善水平串扰，提升显示效果。

在本申请实施例中，如图1所示，阳极层40包括多个间隔设置屏蔽部41以及多个间隔设置的阳极42，多个屏蔽部41以及多个阳极42沿数据信号线延伸方向对应排布。具体地，阳极42也即发光元件中的阳极42，与子像素区11一一对应，数据信号线也即数据信号线DATA，多个阳极42沿数据信号线DATA延伸方向间隔排布，可以是每相邻的两个阳极42之间设置有一个或多个屏蔽部41，也可以在部分相邻的阳极42之间不设置有屏蔽部41，其中在间隔设置的阳极42之间的数据信号线DATA上设置屏蔽部41的覆盖面积大于位于间隔区域的数据信号线DATA的横截面面积的70％即可。图1中示例性的示出，部分沿数据信号线DATA延伸方向间隔设置的阳极42之间设有一个屏蔽部41，或，两个屏蔽部41，或，不设置有屏蔽部41，且屏蔽部41与阳极42可电连接也可间隔设置。

在本申请实施例中，优选地，屏蔽部41与阳极42的厚度相等，材料相同，屏蔽部41与阳极42的材料均可以包括氧化铟锌。这样的设计，使得阳极层40的膜层平整度更高，工艺操作更方便，有利于提升产品品质的同时提升生产效率。

在本申请实施例中，屏蔽部41的横截面宽度大于或者等于数据信号线的横截面宽度。这样的设计，有利于提高屏蔽部41对数据信号线的覆盖屏蔽效果，通过在数据信号线与阴极60之间加入屏蔽部41使得数据信号线与阴极60之间的耦合电容显著减少。

在本申请实施例中，屏蔽部41的横截面长度小于相邻两个阳极42之间的间距。这样的设计，避免相邻的阳极42通过屏蔽部41电连接，影响显示效果。需要说明的是，屏蔽部41的横截面长度在小于相邻两个阳极42之间的间距的范围内，屏蔽部41的横截面长度可根据实际需要进行调整，本申请在此不做具体限定。另一方面，优选地，屏蔽部41的横截面形状为方形、椭圆形等，屏蔽部41的横截面形状也可根据实际需要进行调整，本申请在此不做具体限定。

请参阅图4和图5，图4是本申请第二实施例提供的阵列基板的俯视结构示意图之一；图5是本申请第二实施例提供的阵列基板的俯视结构示意图之二。如图4和图5所示，本申请实施例提供一种阵列基板200，阵列基板200与阵列基板100的区别在于：阵列基板200中屏蔽部41与阳极42一一对应电连接，或，屏蔽部41与阳极42一一对应间隔设置。

在本申请实施例中，阵列基板200包括阵列排布的多个子像素区11，子像素区11设置有子像素驱动电路，以及设置在子像素驱动电路远离衬底基板10一侧的多个发光元件，发光元件与子像素驱动电路一一对应，每个发光元件均包括沿远离衬底基板10的方向上依次层叠设置的阳极42、发光层50、阴极(图中未示出)，子像素驱动电路用于驱动对应的发光元件发光，从而实现显示功能。阵列基板还包括与子像素驱动电路电连接的扫描数据信号线WR以及扫描数据信号线RD，感测数据信号线SENSE，数据信号线DATA，第一电源数据信号线VDD以及第二电源数据信号线VSS。

如图4所示，屏蔽部41与阳极42一一对应电连接，这样的设计，相当于屏蔽部41是阳极42沿数据信号线DATA方向的延伸部，制作方便，可以与阳极42在同一制程中完成，提高生产效率，节约生产成本。

如图5所示，屏蔽部41与阳极42一一对应间隔设置，这样的设计，可以在减少数据信号线DATA与阴极60之间的耦合电容的同时，有利于减少阳极42与数据信号线DATA之间的信号干扰，并将阳极42与数据信号线DATA之间的电容控制在合适的范围，提升显示效果。

本申请提供的阵列基板200通过设置与阳极42一一对应的屏蔽部41，能够对数据信号线DATA与阴极60直接交叠的大部分区域进行覆盖屏蔽，以减少数据信号线DATA与阴极60之间的耦合电容，改善水平串扰，提升显示效果。

请参阅图6，图6是本申请第三实施例提供的阵列基板的俯视结构示意图。如图6所示，本申请实施例提供一种阵列基板300，阵列基板300与阵列基板100的区别在于：阵列基板300中至少部分阳极42分别与至少两个屏蔽部41电连接。示例性的，图6中仅示出阳极42均与沿同一数据信号线DATA延伸方向的两个屏蔽部41电连接。具体地，阳极42还可以与两个或多个分别覆盖不同数据信号线DATA的屏蔽部41电连接，本领域技术人员可根据实际需要进行调整，本申请在此不做具体限定。

在本申请实施例中，阵列基板300包括阵列排布的多个子像素区11，子像素区11设置有子像素驱动电路，以及设置在子像素驱动电路远离衬底基板10一侧的多个发光元件，发光元件与子像素驱动电路一一对应，每个发光元件均包括沿远离衬底基板10的方向上依次层叠设置的阳极42、发光层50、阴极(图中未示出)，子像素驱动电路用于驱动对应的发光元件发光，从而实现显示功能。阵列基板还包括与子像素驱动电路电连接的扫描数据信号线WR以及扫描数据信号线RD，感测数据信号线SENSE，数据信号线DATA，第一电源数据信号线VDD以及第二电源数据信号线VSS。

本申请提供的阵列基板300通过设置在沿数据信号线DATA延伸方向的多个阳极42之间设置分别与两个阳极42电连接的两个屏蔽部41，能够对数据信号线DATA与阴极60直接交叠的大部分区域进行覆盖屏蔽，以减少数据信号线DATA与阴极60之间的耦合电容，改善水平串扰，提升显示效果。

请参阅图7，图7是本申请第四实施例提供的阵列基板的俯视结构示意图。如图7所示，本申请实施例提供一种阵列基板400，阵列基板400与阵列基板100的区别在于：阵列基板400中相邻两个阳极42之间设有至少两个屏蔽部41。示例性的，图7中仅示出沿数据信号线DATA延伸方向间隔的多个阳极42之间间隔的设置有三个屏蔽部41。具体地，间隔设置的屏蔽部41个数是两个、三个、四个或更多，可以根据实际需要进行调整，本申请在此不做具体限定。

在本申请实施例中，阵列基板400包括阵列排布的多个子像素区11，子像素区11设置有子像素驱动电路，以及设置在子像素驱动电路远离衬底基板10一侧的多个发光元件，发光元件与子像素驱动电路一一对应，每个发光元件均包括沿远离衬底基板10的方向上依次层叠设置的阳极42、发光层50、阴极(图中未示出)，子像素驱动电路用于驱动对应的发光元件发光，从而实现显示功能。阵列基板还包括与子像素驱动电路电连接的扫描数据信号线WR以及扫描数据信号线RD，感测数据信号线SENSE，数据信号线DATA，第一电源数据信号线VDD以及第二电源数据信号线VSS。

本申请提供的阵列基板400通过在沿数据信号线DATA延伸方向间隔设置的多个阳极42之间设置有多个间隔设置的屏蔽部41，能够对数据信号线DATA与阴极60直接交叠的大部分区域进行覆盖屏蔽，以减少数据信号线DATA与阴极60之间的耦合电容，改善水平串扰，提升显示效果。

另一方面，本申请提供一种显示面板，包括上述的阵列基板。需要说明的是，该显示面板可以应用于电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。

本申请提供一种阵列基板及显示面板，该阵列基板包括衬底基板10、数据走线层20、中间层30以及阳极层40，数据走线层20设于衬底基板10上，第一道导电层包括数据信号线；中间层30设于数据走线层20上；阳极层40设于中间层30远离衬底基板10的一侧，阳极层40包括屏蔽部41，屏蔽部41在衬底基板10上的正投影与数据信号线在衬底基板10上的正投影至少部分交叠。该阵列基板能够减小数据走线层20与阴极60之间的耦合电容，以改善水平串扰提升显示效果。

以上对本申请实施例所提供的一种阵列基板及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种阵列基板，其特征在于，包括：

衬底基板；

数据走线层，所述数据走线层设于所述衬底基板上，所述数据走线层包括数据信号线；

中间层，所述中间层设于所述数据走线层上；以及

阳极层，所述阳极层设于所述中间层远离所述衬底基板的一侧，所述阳极层包括屏蔽部，所述屏蔽部在所述衬底基板上的正投影与所述数据信号线在所述衬底基板上的正投影至少部分交叠。

2.根据权利要求1所述的阵列基板，其特征在于，所述阳极层还包括阳极，所述阳极在所述衬底基板上的正投影与所述数据信号线在所述衬底基板上的正投影至少部分交叠，所述屏蔽部与所述阳极相邻设置。

3.根据权利要求2所述的阵列基板，其特征在于，所述阳极层包括多个间隔设置的所述屏蔽部以及多个间隔设置的所述阳极，多个所述屏蔽部以及多个所述阳极沿所述数据信号线延伸方向对应排布。

4.根据权利要求3所述的阵列基板，其特征在于，所述屏蔽部的横截面长度小于相邻两个所述阳极之间的间距。

5.根据权利要求4所述的阵列基板，其特征在于，所述屏蔽部与所述阳极一一对应电连接，或，所述屏蔽部与所述阳极一一对应间隔设置。

6.根据权利要求4所述的阵列基板，其特征在于，至少部分所述阳极分别与至少两个所述屏蔽部电连接。

7.根据权利要求4所述的阵列基板，其特征在于，相邻两个所述阳极之间设有至少两个所述屏蔽部。

8.根据权利要求1所述的阵列基板，其特征在于，所述屏蔽部的横截面宽度大于或者等于所述数据信号线的横截面宽度。

9.根据权利要求2所述的阵列基板，其特征在于，所述中间层包括缓冲层、半导体层、层间介质层、钝化层、像素定义层、发光层以及阴极，所述缓冲层覆盖所述数据走线层，所述半导体层设于所述缓冲层远离所述衬底基板的一侧，所述层间介质层覆盖所述半导体层，所述钝化层设于所述层间介质层远离所述衬底基板的一侧，所述像素定义层覆盖所述屏蔽部并部分覆盖所述阳极，所述发光层设于所述阳极远离所述衬底基板的一侧，所述阴极设于所述像素定义层远离所述衬底基板的一侧，所述阴极在所述衬底基板上的正投影覆盖所述屏蔽部以及所述阳极在所述衬底基板上的正投影。

10.一种显示面板，其特征在于，包括权利要求1-9任一项所述的阵列基板。

Images