CN115497905A - 衬底的玻璃芯中的毫米波部件 - Google Patents

衬底的玻璃芯中的毫米波部件 Download PDF

Info

Publication number
CN115497905A
CN115497905A CN202210538572.XA CN202210538572A CN115497905A CN 115497905 A CN115497905 A CN 115497905A CN 202210538572 A CN202210538572 A CN 202210538572A CN 115497905 A CN115497905 A CN 115497905A
Authority
CN
China
Prior art keywords
glass core
conductive structure
conductive
glass
electrically coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210538572.XA
Other languages
English (en)
Inventor
N·普拉布高纳卡尔
G·C·多吉阿米斯
T·卡姆嘎因
V·斯特朗
A·阿列克索夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN115497905A publication Critical patent/CN115497905A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H01P7/082—Microstripline resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/007—Manufacturing frequency-selective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/008—Manufacturing resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

本文描述的实施例可以涉及与在半导体封装内的衬底的玻璃芯内产生毫米波部件相关的装置、工艺和技术。这些毫米波部件包括谐振器、隔离器、定向耦合器和循环器，可以组合这些毫米波部件形成其他结构，例如滤波器或多路复用器。可以描述和/或要求保护其他实施例。

Description

衬底的玻璃芯中的毫米波部件
技术领域
本公开内容的实施例总体上涉及半导体封装领域，并且特别地，涉及封装芯内的毫米波部件。
背景技术
虚拟机和云计算的持续增长将不断增加对尺寸减小和更高容量半导体封装的需求。
附图说明
图1示出了根据各种实施例的玻璃互连工艺的激光辅助蚀刻的多个示例。
图2示出了根据各种实施例的在玻璃芯中包括带通滤波器的封装的侧视图。
图3A-3C示出了根据各种实施例的玻璃芯内的不同类型谐振器的截面。
图4示出了定向耦合器的传统带状线(strip line)实施方式的俯视图示例。
图5示出了根据各种实施例的玻璃芯内的定向耦合器的侧视图。
图6示出了根据各种实施例的具有输入信号的循环的示例的包括铁氧体(ferrite)和带状线结的循环器的俯视图。
图7A-7C示出了根据各种实施例的产生循环器的工艺内的各个部分。
图8示出了根据各种实施例的在玻璃芯中产生谐振器的示例工艺。
图9示意性地示出了根据各实施例的计算设备。
具体实施方式
本文描述的实施例可以涉及用于在半导体封装内的衬底的玻璃芯内产生毫米波部件的装置、工艺和技术。这些毫米波部件可以组合，以形成至少部分地在玻璃芯内的诸如滤波器或多路复用器的其他结构。本文描述的玻璃互连的激光蚀刻技术能够在玻璃芯内产生高纵横比、垂直和窄的结构。
毫米波部件的垂直定向与传统实施方式相比还将减少这些部件所需的总占用面积。毫米波部件的示例包括定向耦合器、谐振器、隔离器、循环器、滤波器、谐振腔、毫米波电容器、电感器和变压器等。相对于传统实施方式，实施例可以通过利用激光蚀刻工艺构建垂直部件而不需要附加的工艺步骤、在低损耗芯内实施的多路复用解决方案来引起部件占用面积减少、易于集成，以及通过减少插入损耗来满足更高带宽密度的能力。本文描述的实施例可以实现亚太赫兹(Thz)频率及以上频率的系统级解决方案。
随着对高速通信服务的需求的激增，出现了具有高数据速率和带宽密度的低等待时间解决方案。在毫米波频率下，诸如谐振器、耦合器、隔离器和循环器的部件用作系统级实施方式的构建块。另外，这些部件中的一些，例如谐振器，可以被组合以形成带通滤波器。带通滤波器的组合也称为多路复用器，是满足高带宽密度或高数据速率的度量所必需的。
在传统实施方式中，毫米波部件被实施为封装外部的独立部件。在毫米波频率下，与本文所述的实施例相比，这种传统结构可以在内建层内的封装上实施，以封装内的相对较大的占用面积与较高的损耗作为交换。作为独立部件的传统实施方式增加了系统的总体损耗预算和形状因子。另外，封装中传统集成部件可能受到用于最小耦合距离和/或工艺容限的设计规则的影响。另外，传统的实施方式可能涉及用于循环器的磁性材料的集成，这需要使用封装内的附加区域。
在实施例中，可以使用一个或多个激光源，随后进行湿法蚀刻，以在玻璃面板或玻璃晶圆中产生穿孔过孔或沟槽。使用这些激光技术，可以产生具有小直径(例如，小于20μm的量级)的过孔，并且可以用50μm或更小的量级的间距来隔开过孔。可以产生具有不同直径尺寸的其他过孔。这些过孔可以随后被电镀或填充以产生穿过电桥的电通路。这些技术可以用于在玻璃晶圆或面板中产生具有高纵横比(例如40:1或50:1)的过孔。由于过孔的精细间距，更多的信号可以以更高的密度通过BGA区域，并且可以扩展频率范围，导致更高带宽的通信。另外，这些技术可以减少或消除阻抗失配，在传统实施方式中，阻抗失配可能限制通过封装BGA接口传送的信号的频率带宽。
在以下具体实施方式中，参考形成其一部分的附图，其中相同的附图标记始终标明相同的部分，并且在附图中通过说明的方式示出了其中可以实践本公开内容的主题的实施例。应当理解，在不脱离本公开内容的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑改变。因此，以下具体实施方式不应被理解为限制性的，并且实施例的范围由所附权利要求及其等同方案限定。
对于本公开内容，短语“A和/或B”表示(A)、(B)或(A和B)。对于本公开内容，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
本说明书可以使用基于透视的描述，例如顶/底、进/出、上/下等。这种描述仅仅用于便于论述，并且非旨在将文本所述实施例的应用限定为任何特定取向。
本说明书可以使用短语“在实施例中(in an embodiment)”或“在实施例中(inembodiments)”，其每一个都可以指代相同或不同实施例中的一个或多个。此外，如相对于本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义词。
本文可以使用术语“与…耦合”连同其派生词。“耦合”可以表示以下的一个或多个。“耦合”可以表示两个或多个元件直接物理或电接触。然而，“耦合”也可以表示两个或多个元件彼此间接接触，但仍彼此协作或相互作用，并且可以表示一个或多个其他元件耦合或连接在表述为彼此耦合在一起的元件之间。术语“直接耦合”可以表示两个或多个元件直接接触。
可以以最有助于理解所要求保护的主题的方式将各种操作依次描述为多个分立的操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。
如本文所使用的，术语“模块”可以指ASIC、电子电路、执行一个或多个软件或固件程序的处理器(共享的、专用的或组)和/或存储器(共享的、专用的或组)、组合逻辑电路和/或提供所描述的功能的其他合适的部件，或者是它们的一部分，或者包括它们。
本文的各图可以示出一个或多个封装组件的一个或多个层。本文示出的层被示为不同封装组件的层的相对位置的示例。这些层是为了解释的目的而描绘的，并且未按比例绘制。因此，不应从图中假定层的相对尺寸，并且仅在具体指示或讨论的情况下，可以针对一些实施例假定大小、厚度或尺寸。
图1示出了根据实施例的玻璃互连工艺的激光辅助蚀刻(在本文中可以称为“LEGIT”)的多个示例。LEGIT技术的一种用途是为用于半导体封装中的传统覆铜层压板(CCL)芯提供替代性衬底芯材料，所述半导体封装用于实施诸如服务器、图形、客户端、5G等产品。通过使用激光辅助蚀刻、无裂纹、高密度的过孔钻孔，可以在玻璃衬底中形成中空形状。在实施例中，可以调整不同的工艺参数以实现各种形状和深度的钻孔，从而打开玻璃中的创新设备、架构、工艺和设计的门。诸如本文所讨论的电桥的实施例也可以利用这些技术。
图100示出了使用LEGIT来产生穿通过孔或盲过孔的用于微电子封装衬底(例如玻璃)中的穿通过孔和盲过孔(或沟槽)的高级工艺流程。具有激光诱导形态变化的所得的玻璃体积/形状然后可以被选择性蚀刻，以产生可以填充有导电材料的沟槽、穿孔或空隙。穿通过孔112由来自玻璃晶圆106的相对侧上的两个激光源102、104的激光脉冲产生。如本文所使用的，穿通钻孔和穿通过孔指的是钻孔或过孔在玻璃/衬底的一侧上开始并且在另一侧上结束时。盲钻孔和盲过孔指的是钻孔或过孔在衬底的表面上开始并且部分停止在衬底内部时。在实施例中，来自两个激光源102、104的激光脉冲垂直地施加到玻璃晶圆106，以在遇到激光脉冲的玻璃中引起形态变化108，其也可以称为结构变化。该形态变化108包括玻璃的分子结构的变化，以使其更容易蚀刻掉(去除玻璃的一部分)。在实施例中，可以使用湿法蚀刻工艺。
图120示出了双盲形状的高级工艺流程。双盲形状132、133可以由来自两个激光源122、124的激光脉冲产生，激光源122、124可以类似于激光源102、104，位于可以类似于玻璃晶圆106的玻璃晶圆126的相对侧上。在该示例中，可以对来自两个激光源122、124的激光脉冲能量和/或激光脉冲曝光时间进行调整。结果，可能产生玻璃126中的形态变化128、129，这些变化使得更容易蚀刻掉玻璃的部分。在实施例中，可以使用湿法蚀刻工艺。
图140示出了用于单盲形状的高级工艺流程，其也可以称为沟槽。在该示例中，单个激光源142将激光脉冲传递到玻璃晶圆146以在玻璃146中产生形态变化148。如上所述，这些形态变化使得更容易蚀刻掉玻璃152的一部分。在实施例中，可以使用湿法蚀刻工艺。
图160示出了穿通过孔形状的高级工艺流程。在该示例中，单个激光源162向玻璃166施加激光脉冲，以在玻璃166中产生形态变化168，该变化使得更容易蚀刻掉玻璃172的一部分。如此处所示，已经调整来自激光源162的激光脉冲能量和/或激光脉冲曝光时间，以产生完全延伸穿过玻璃166的蚀刻掉部分172。
参考图1，尽管实施例将激光源102、104、122、124、142、162示出为垂直于玻璃106、126、146、166的表面，但是在实施例中，激光源可以与玻璃表面成一定角度定位，具有脉冲能量和/或脉冲曝光时间变化，以便形成对角过孔或沟槽，或者对过孔(例如112、172)进行成形，例如使其为圆柱形、锥形，或者包括某种其他特征。另外，改变玻璃类型也可能在过孔或沟槽内导致不同的特征，因为玻璃的蚀刻与玻璃的化学成分极为相关。
在使用关于图1描述的工艺的实施例中，可以产生直径小于10μm的穿孔过孔112、172，并且其纵横比可以是40:1到50:1。结果，密度高得多的过孔可以放置在玻璃内，并且以精细的间距彼此更接近地放置。在实施例中，该间距可以是50μm或更小。在产生过孔或沟槽之后，可以应用金属化工艺以便产生穿过过孔或沟槽的导电通路，例如电镀穿孔(PTH)。使用这些技术，更精细间距的过孔将导致更好的信号传输，允许更多的I/O信号通过玻璃晶圆到达诸如衬底的其他耦合部件。
图2示出了根据各种实施例的封装的侧视图，该封装包括在玻璃芯内的带通滤波器或如本文实施例所述的其他部件。封装200包括玻璃芯202，在玻璃芯202的任一侧上具有内建层204、206。玻璃芯202内的嵌入式部件208可以包括多个毫米波部件210、212。毫米波部件210、212可以包括谐振器、隔离器、定向耦合器、循环器等。在实施例中，参考接地平面214也可以包括在嵌入式部件208中。
在实施例中，参考接地平面214充当用于诸如滤波器、谐振器等的嵌入式部件的参考平面，如本文所述。该参考平面214可以放置在嵌入式部件208或毫米波部件210、212的任一侧/两侧上，并且限定用于产生毫米波部件的传输线的阻抗。
随后的附图和相关联的描述涉及三个不同的毫米波部件210、212的设计，具体地是谐振器、定向耦合器和循环器的设计，以及如何使用本文所述的激光辅助蚀刻技术来产生它们。由于用于形成诸如毫米波滤波器和多路复用器的每个部件的构建块的传输线之间的紧密接近，这些毫米波部件中的一些也可以称为耦合线结构。
毫米波频率中的宽带信号传输通常受到高色散、频率相关插入损耗和高增益传送(Tx)-接收(Rx)基带电路的要求的限制。为了克服这些限制，通常在毫米波频率采用频带受限信号传输。可以通过级联多个谐振器结构来设计具有不同带宽和截止频率的带通滤波器。然后可以组合多个带通滤波器，以获得用于高密度射频(RF)应用的多路复用解决方案。随着工作频率(例如毫米波频率)的增加，部件尺寸减小。另外，与硅衬底相比，面积的可用性和较低的损耗已经导致这种滤波器和多路复用器结构集成在封装上。使用图1中描述的工艺集成到玻璃芯中将导致由这种嵌入式部件占用的面积的进一步减小。
封装200可以是包括玻璃芯202的常规倒装芯片组装封装。注意，除了玻璃芯202内的毫米波部件210、212之外，可以在内建层204、206内的金属层上实施传统毫米波部件。
图3A-3C示出了根据各种实施例的玻璃芯内的不同类型谐振器的截面。谐振器结构是基于传输线的结构，其中阻抗的突变发生在谐振频率处。通过将传输线的长度选择为等效于特定波长，例如在期望的谐振频率处波长除以4(λ/4)，来引起阻抗的变化。注意，在图3A-3C中，(λ/4)长度等于芯层的高度，尽管高度也可以比芯层的高度短，这取决于工作频率。当级联多于一个谐振器结构(未示出)时，由于由阻抗突变引起的反射的重叠，将出现驻波。然后，例如，可以级联具有稍微不同的谐振频率的谐振器以获得带通滤波器实施方式。
在滤波器中，这些谐振器结构中的每一个被设计成与相邻谐振器具有四分之一波长重叠，尽管诸如λ或λ/8等的其他重叠长度也是可能的。在毫米波频率，相邻谐振器结构需要短的耦合距离，例如耦合距离336，其可以在10-40μm之间。参考图1描述的激光辅助蚀刻工艺能够制造这种耦合距离。减小相邻谐振器之间的耦合距离将导致带通滤波器的较低插入损耗和较窄带宽。随着耦合距离的减小，带通滤波器所需的总面积将减小。然后，可以级联多个窄带滤波器以获得不同频率范围上方的多路复用解决方案。这种设计将涉及更详细的系统架构。图3A示出了玻璃芯302中的曲折线谐振器的示例，玻璃芯302可以类似于图2的玻璃芯202，或者可以类似于图1的玻璃芯106、126、146、166。可以用诸如铜的导电材料填充可以是使用关于图1描述的技术产生的过孔或平面结构的导电结构320。过孔/平面尺寸和到相邻参考接地平面的距离将影响每个谐振器结构的阻抗。玻璃芯302的相对侧处的导电迹线322、324可以与导电结构320电耦合。谐振器长度将取决于感兴趣的工作频率。通常，将级联几个这样的谐振器以获得其他毫米波结构，例如上面讨论的带通滤波器。
图3B示出了环形谐振器的示例，其具有与第二导电结构328平行但不电耦合的第一导电结构326。在实施例中，导电结构326、328两者从玻璃芯302的一侧延伸到另一侧。导电迹线330、332可以在远离第一导电结构326的方向上与第二导电结构328电耦合。
第三导电结构331可以与导电迹线330电耦合，并且朝向玻璃芯302的中心延伸。类似地，第四导电结构334可以与导电迹线332电耦合，并且朝向玻璃芯302的中心延伸。在实施例中，虽然第三导电结构331和第四导电结构334可以对准，但是它们不必直接彼此物理和电耦合。在实施例中，第三导电结构331和第四导电结构334可以是过孔或平面导电结构。其他特征330、332、328和326也将是相同的，或者是过孔或者是平面结构。
第一导电结构326与第二导电结构328之间的耦合距离336可以变化，以控制导电结构326与328之间耦合的能量。一旦能量进入导电结构328，它将在330、331、332、334中传播。能量将来回传播，并且一旦谐振器回路中的波获得2π倍数的相位差，则波将相长地或相消地干涉。这被描述为谐振条件。环形谐振器通常用作用于光学或毫米波应用的陷波滤波器。然后，将回路长度控制到谐振器的期望的谐振频率。
图3C示出了发夹形谐振器的示例，其具有从玻璃芯302的第一侧延伸到第二侧的第一导电结构340和第二导电结构342。导电结构340、342的长度可以确定谐振频率，例如相邻谐振器之间的重叠长度将为波长的四分之一(λ/4)。导电结构340、342需要通过导电迹线344电耦合在玻璃芯302的一侧处。几个这种发夹形谐振器可以级联以形成具有不同滤波器阶数和带宽的滤波器。发夹形谐振器通常用于毫米波频率的带通响应。
对于图3A-3C中描述的实施例，各种导电结构可以包括使用以上关于图1描述的技术和工艺产生的过孔或平面结构。
图4-5包括定向耦合器的实施例。定向耦合器可以是四端口器件，其中从一个端口到另一个端口的功率可以耦合到又一个端口中。耦合的功率量取决于耦合因子，该耦合因子是以dB为单位的耦合功率与输入功率的比值。对于传输线实施方式，耦合线被用于获得定向耦合器。此处，当两条传输线彼此靠近放置时，发生耦合或信号重叠，使得能量可以从一条线传递到另一条线。通常，耦合发生在λ/4耦合长度上方。图4示出了定向耦合器的传统带状线实施方式的俯视图示例。图4的定向耦合器可以实施于内建层或再分布层(RDL)中，例如图2的内建层204、206中。
该传统实施方式包括四个端口，端口1 442、端口2 444、端口3 446和端口4 448。端口1 442可以利用导电段445与端口2 444电耦合，并且端口3 446可以使用导电段447与端口4 448电耦合。导电段445、447的长度450可以被选择为对应于与波长相对应的特定耦合长度，例如，λ/4长度。在实施例中，导电段445、447可以由空间452分离。当输入功率被施加到端口1 442时，功率被传送到端口2 444，并且功率也出现在端口4 448处。端口3 446保持隔离。耦合到端口4 448中的功率提供了一种分接(tap)到信号的频率和功率电平中而不干扰实际发射的信号的方式。另外，由于端口是相同的，因此任何端口都可以用作输入端口。耦合响应是周期性的，具有nλ/4的倍数，其中n是奇数。
图5示出了根据各种实施例的玻璃芯内的定向耦合器的侧视图。图5的定向耦合器可以使用以上关于图1描述的技术来产生。
第一导电结构554和第二导电结构556可以穿过玻璃芯502制成。第一导电结构554和第二导电结构556可以基本上平行，不是电接触，并且分离距离552。除了耦合长度之外，耦合距离552确定能量是否将从输入端口耦合到耦合端口。因此，关键的是距离小，实际上迹线可以分离几微米。在实施例中，第一导电结构554和第二导电结构556的长度550可以被选择为对应于与波长相对应的特定耦合长度，例如，λ/4长度。在实施例中，第一导电结构554和第二导电结构556可以是填充有诸如铜的导电材料的过孔或平面结构。
导电迹线542可以在玻璃芯502的顶部处与第一导电结构554电和物理耦合。导电迹线544可以在玻璃芯502的底部处与第一导电结构554电和物理耦合。类似地，导电迹线548可以在玻璃芯502的顶部处与第二导电结构556电和物理耦合。导电迹线546可以在玻璃芯502的底部处与第二导电结构556电和物理耦合。
在实施例中，相邻的垂直接地平面可以存在于结构周围。这些平面将用作参考接地平面。迹线与接地平面之间的距离可以在20μm到200μm之间变化。该距离将取决于传输线所需的阻抗，通常为50欧姆。注意，如果需要，可以使用成角度的激光器来获得锥形馈线。然而，定向耦合器的关键方面是获得最小耦合距离，并且确保长度在期望频率处为四分之一波长。
图6示出了根据各种实施例的具有输入信号的循环的示例的包括铁氧体和带状线结的循环器的俯视图。
循环器可以用于从一个端口到另一个端口的功率传输。循环器是非互易(non-reciprocal)设备，其中功率传输可以在从一个端口到另一个端口的一个方向上发生。循环器可以为在毫米波频率使用的天线或者信号发射器中的发射/接收操作提供良好的接口，并且在雷达应用中使用。为了获得的非互易性，循环器设备利用磁体和铁氧体。
循环器620在玻璃芯602内具有三个端口，端口1 662、端口2 664和端口3 666。这些端口可以被实施为带状线，并且可以在铁氧体结668处会和。现在参考循环器640，当信号被施加到端口1662并且在铁氧体结668处存在磁场时，信号出现在端口2 664处。类似地，参考循环器660，如果在端口3 666处施加信号，则输出将出现在端口1 662处，等等。
基于铁氧体的循环器操作需要基于所施加的偏置场来控制正向和反向传播波，其可以被称为圆偏振的反向旋转波。任一波的速度可以通过适当选择铁氧体材料和铁氧体结768内的磁体734与748之间的偏置磁场来控制，这将参考图7A-7C更详细地描述。因此，传播波可以在一个端口相长地干涉，而在另一个端口相消地干涉。注意，端口之一的终止，例如端口号2 664，将导致获得另一毫米波结构，隔离器。隔离器是允许功率单向流动的双端口设备。因此，它经常被用作保护设备免受失配或阻抗突变的影响的方式。实质上，它们将用于防止诸如天线的毫米波设备由于失配负载而失谐。
图7A-7C示出了根据各种实施例的产生循环器的工艺内的各个部分。图7A示出铁氧体结768的截面，其可以类似于图6的铁氧体结668。铁氧体结768包括可以类似于用于图6的端口662、664、666的带状线的结带状线730、在结带状线730之上的第一铁氧体层738、以及在第一铁氧体层738之上的第一磁体层734。类似地，铁氧体结768还可以包括在结带状线730下方的第二铁氧体层744，以及在第二铁氧体层744下方的第二磁体层748。铁氧体膜(第一铁氧体层738、第一磁体层734、第二铁氧体层744、第二磁体层748)的厚度通常可以在10nm-15μm之间变化。在实施例中，较厚的层可以是优选的，以便确保发生足够的磁化，并且还由于易于制造。
图7B示出了根据实施例的制造循环器的两个阶段。第一阶段721示出了第一玻璃层702，其可以与第二玻璃层703耦合并且在线724处接合。在接合之前，可以使用以上关于图1描述的技术在第一玻璃层702内蚀刻过孔720和722，并且在第二玻璃层703内蚀刻过孔726和728。第二阶段731示出了带状线730，其可以在接合之前被放置在第一玻璃层702或第二玻璃层703的表面上。导电材料740可以插入到经蚀刻的过孔722中，并且导电材料742可以插入到经蚀刻的过孔726中，其中导电材料740、742与带状线730电耦合。铁氧体层738、间隔体层736、磁体层734和另一间隔体层732可以被放置在经蚀刻的过孔720中，并且铁氧体层744、间隔体746和磁体748可以被放置在经蚀刻的过孔728内。图741示出了带状线730和间隔体层732的俯视图。
图7C可以类似于图7B，包括可以类似于图7B的第一阶段721的第一阶段760，并且包括可以类似于图7B的第二阶段731的第二阶段780。然而，与图7B不同，在第一玻璃层702中没有经蚀刻的过孔722，并且在第二玻璃层703中没有经蚀刻的过孔726。在实施例中，第一玻璃层702和第二玻璃层703中的特征可以使用以上关于图1描述的激光辅助蚀刻工艺来形成。
图8示出了根据各种实施例的在玻璃芯中产生谐振器的示例工艺。工艺800可以由本文中并且特别关于图1-7C描述的一个或多个工艺、技术、装置或系统来执行。
在框802处，该工艺可以包括识别具有第一侧和与第一侧相对的第二侧的玻璃芯。在实施例中，玻璃芯可以类似于图1的玻璃芯106、126、146、166，图2的玻璃芯202，或者图3A-3C的玻璃芯302。
在框804处，该工艺还可以包括从玻璃芯的第一侧朝向玻璃芯的第二侧蚀刻过孔。在实施例中，经蚀刻的过孔可以类似于用于产生图3A的导电结构320的过孔。
在框806处，该工艺还可以包括用导电材料填充经蚀刻的过孔。在实施例中，导电材料可以类似于图3A的导电过孔320中使用的导电材料。
在框808处，该工艺还可以包括将导电迹线施加到玻璃芯的与填充的经蚀刻的过孔电耦合的第一侧。在实施例中，导电迹线可以类似于图3A的导电迹线324或导电迹线322。还可以使用盲过孔工艺来产生该导电迹线，并且然后用其他材料填充顶部区域。这暗示着该工艺流程不是限定性的，并且它可能被修改。
图9示意性地示出了根据各种实施例的计算设备。根据本公开内容中阐述的若干公开实施例及其等同方案中的任何一个，所示的计算机系统900(也称为电子系统900)可以体现衬底的玻璃芯中的毫米波部件的全部或部分。计算机系统900可以是诸如上网本计算机的移动设备。计算机系统900可以是诸如无线智能电话的移动设备。计算机系统900可以是台式计算机。计算机系统900可以是手持式阅读器。计算机系统900可以是服务器系统。计算机系统900可以是超级计算机或高性能计算系统。
在实施例中，电子系统900是计算机系统，其包括系统总线920以电耦合电子系统900的各种部件。根据各种实施例，系统总线920是单条总线或总线的任何组合。电子系统900包括向集成电路910供电的电压源930。在一些实施例中，电压源930通过系统总线920向集成电路910提供电流。
集成电路910电耦合到系统总线920，并且包括根据实施例的任何电路或电路的组合。在实施例中，集成电路910包括可以是任何类型的处理器912。如本文所使用的，处理器912可以表示任何类型的电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器、或另一处理器。在实施例中，处理器912包括以下部件或与以下部件耦合：玻璃芯中的信号过孔和接地过孔的全部或部分，以控制阻抗，如本文所公开的。在实施例中，在处理器的存储器高速缓存中得到SRAM实施例。可以包括在集成电路910中的其他类型的电路是定制电路或专用集成电路(ASIC)，例如，用于诸如蜂窝电话、智能电话、寻呼机、便携式计算机、双向无线电、和类似电子系统的无线设备中的通信电路914，或用于服务器的通信电路。在实施例中，集成电路910包括诸如静态随机存取存储器(SRAM)的管芯上存储器916。在实施例中，集成电路910包括嵌入式管芯上存储器916，例如嵌入式动态随机存取存储器(eDRAM)。
在实施例中，集成电路910由后续的集成电路911补充。有用的实施例包括双处理器913和双通信电路915以及诸如SRAM的双管芯上存储器917。在实施例中，双集成电路910包括诸如eDRAM的嵌入式管芯上存储器917。
在实施例中，电子系统900还包括外部存储器940，其进而可以包括适合于特定应用的一个或多个存储器元件，例如RAM形式的主存储器942、一个或多个硬盘驱动器944、和/或操控可移动介质946(例如，磁盘、光盘(CD)、数字多用途盘(DVD)、闪存存储器驱动器、以及本领域中已知的其他可移动介质)的一个或多个驱动器。根据实施例，外部存储器940也可以是嵌入式存储器948，例如管芯堆叠体中的第一管芯。
在实施例中，电子系统900还包括显示设备950、音频输出960。在实施例中，电子系统900包括诸如控制器的输入设备970，其可以是键盘、鼠标、跟踪球、游戏控制器、麦克风、语音识别设备、或将信息输入到电子系统900中的任何其他输入设备。在实施例中，输入设备970是相机。在实施例中，输入设备970是数字录音机。在实施例中，输入设备970是相机和数字录音机。
如本文所示，集成电路910可以在多个不同实施例中实施，包括根据若干公开的实施例及其等同方案中的任何一个的衬底的玻璃芯中的毫米波部件的全部或部分、电子系统、计算机系统、制造集成电路的一种或多种方法、以及制造电子组件的一种或多种方法，该电子组件包括实施根据如本文在各种实施例中阐述的若干公开的实施例及其本领域公认的等同方案中的任何一个的衬底的玻璃芯中的毫米波部件的全部或部分。元件、材料、几何形状、尺寸和操作顺序都可以改变以适应特定的I/O耦合要求，包括根据用于玻璃芯中的信号和接地过孔以控制阻抗的实施例及其等同方案的若干所公开的工艺中的任一种的用于嵌入处理器安装衬底中的微电子管芯的阵列触点数、阵列触点配置。可以包括基础衬底，如图9的虚线所示。也可以包括无源器件，如图9中所示。
各种实施例可以包括上述实施例的任何合适组合，包括以上以结合形式(和)描述的实施例的替代(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括其上存储有指令的一个或多个制品(例如，非暂时性计算机可读介质)，所述指令当被执行时，导致上述实施例中的任何实施例的动作。此外，一些实施例可以包括具有用于执行上述实施例的各种操作的任何合适模块的装置或系统。
以上对所示实施例的描述(包括摘要中所描述的)不是旨在是详尽无遗的或将实施例限制为所公开的精确形式。虽然为了说明的目的，本文描述了具体实施例，但是如相关领域的技术人员将认识到的，在实施例的范围内各种等同修改是可能的。
根据以上具体实施方式，可以对实施例进行这些修改。在所附权利要求中使用的术语不应被解释为将实施例限制于在说明书和权利要求中公开的具体实施方式。相反，本发明的范围完全由所附权利要求确定，所附权利要求将根据权利要求解释的既定原则来释义。
以下段落描述各种实施例的示例。
示例
示例1是一种装置，包括：玻璃芯，具有第一侧和与第一侧相对的第二侧；以及在玻璃芯内从玻璃芯的第一侧朝向玻璃芯的第二侧延伸的导电结构，其中，导电结构的长度对应于谐振频率。
示例2包括示例1的装置，其中，导电结构是以下中的选择的一个：导电过孔或导电平面。
示例3包括示例1的装置，其中，导电结构从玻璃芯的第一侧延伸到玻璃芯的第二侧；并且装置还包括：第一迹线，在玻璃芯的第一侧处与导电结构电耦合，并且基本上平行于玻璃芯的第一侧的平面延伸；以及第二迹线，在玻璃芯的第二侧处与导电结构电耦合，并且基本上平行于玻璃芯的第二侧的平面延伸。
示例4可以包括示例1的装置，其中，导电结构是从玻璃芯的第一侧延伸到玻璃芯的第二侧的第一导电结构；并且装置还包括：第二导电结构，从玻璃芯的第一侧延伸到玻璃芯的第二侧，其中，第二导电结构基本上平行于第一导电结构，并且不与第一导电结构电耦合，其中，第二导电结构与第一导电结构由耦合因子分离；第三导电结构，从玻璃芯的第一侧延伸到玻璃芯的第二侧，其中，第三导电结构的第一部分从玻璃芯的第一侧朝向玻璃芯的第二侧延伸，并且其中，第三导电结构的第二部分从玻璃芯的第二侧朝向玻璃芯的第一侧延伸，其中，第一部分与第二部分由非导电材料分离；并且其中，第三导电结构的第一部分在玻璃芯的第一侧处利用第一导电迹线与第二导电结构电耦合，并且其中，第三导电结构的第二部分在玻璃芯的第二侧处利用第二导电迹线与第二导电结构电耦合。
示例5可以包括示例4的装置，其中，耦合因子与谐振频率相关。
示例6可以包括示例1的装置，其中，导电结构是第一导电结构，并且装置还包括：第二导电结构，从玻璃芯的第一侧朝向玻璃芯的第二侧延伸，第二导电结构基本上平行于第一导电结构，其中，第一导电结构的长度和第二导电结构的长度基本上相等且与谐振频率相关；以及导电迹线，将玻璃芯的第一侧处的第一导电结构与玻璃芯的第一侧处的第二导电结构耦合。
示例7可以包括示例6的装置，其中，第一导电结构和第二导电结构从玻璃芯的第一侧延伸到玻璃芯的第二侧。
示例8可以包括示例6的装置，其中，第一导电结构和第二导电结构分离20μm或更小。
示例9可以包括示例1-8中的任一项的装置，其中，装置是以下中的选择的一个：谐振器、滤波器、电容器、循环器或定向耦合器。
示例10是一种定向耦合器装置，包括：第一导电结构，从玻璃芯的第一侧延伸到玻璃芯的第二侧；第二导电结构，从玻璃芯的第一侧延伸到玻璃芯的第二侧，第一导电结构和第二导电结构基本上平行并且不物理耦合；第一导电迹线在玻璃芯的第一侧处与第一导电结构电耦合，第二导电迹线在玻璃芯的第一侧处与第二导电结构电耦合，第三导电迹线在玻璃芯的第二侧处与第二导电结构电耦合，并且第四导电迹线在玻璃芯的第二侧处与第一导电结构电耦合；并且其中，第一导电结构或第二导电结构的长度与谐振频率相关。
示例11包括示例10的定向耦合器装置，其中，第一导电结构或第二导电结构是以下中的选择的一个：导电过孔或导电平面。
示例12包括示例10的定向耦合器装置，其中，第一导电结构与第二导电结构分离小于20μm的距离。
示例13包括示例10的定向耦合器装置，其中，第一导电结构、第二导电结构、第一导电迹线、第二导电迹线、第三导电迹线和第四导电迹线包括铜。
示例14包括示例10的定向耦合器装置，其中，使用激光辅助蚀刻工艺在玻璃芯中产生第一导电结构和第二导电结构。
示例15包括示例10的定向耦合器装置，其中，第一导电结构或第二导电结构的长度基本上等于谐振频率的波长除以4。
示例16是一种用于谐振器的方法，方法包括：识别具有第一侧和与第一侧相对的第二侧的玻璃芯；从玻璃芯的第一侧朝向玻璃芯的第二侧蚀刻过孔；用导电材料填充经蚀刻的过孔；以及将导电迹线施加到玻璃芯的与填充的经蚀刻的过孔电耦合的第一侧。
示例17包括示例16的方法，其中，导电材料包括以下中的选择的一个：铜、金或铝。
示例18包括示例16的方法，其中，过孔为第一过孔；并且方法还包括：从玻璃芯的第一侧朝向玻璃芯的第二侧蚀刻第二过孔；用导电材料填充经蚀刻的第二过孔；并且其中，导电迹线与填充的第二过孔电耦合。
示例19包括示例18的方法，其中，填充的第一过孔和填充的第二过孔的长度与谐振频率相关。
示例20包括示例19的方法，其中，填充的第一过孔和填充的第二过孔的长度是谐振频率的波长除以4。
示例21包括示例18的方法，其中，经蚀刻的第一过孔和经蚀刻的第二过孔从玻璃芯的第一侧延伸到玻璃芯的第二侧。
示例22是一种封装，包括：玻璃芯，具有第一侧和与第一侧相对的第二侧；内建层，与玻璃芯的第一侧耦合；以及一个或多个毫米波部件，在玻璃芯内，一个或多个毫米波部件从玻璃芯的第一侧延伸到玻璃芯的第二侧，包括以下中的选择的一个或多个：谐振器、定向耦合器或循环器。
示例23包括示例22的封装，其中，一个或多个毫米波部件中的一个毫米波部件与内建层内的电布线电耦合。
示例24包括示例22的封装，其中，一个或多个毫米波部件包括以下中的选择的一个或多个：铜或铁氧体。
示例25包括示例22的封装，其中，一个或多个毫米波部件中的一个毫米波部件与电耦合到玻璃芯的第二侧的管芯电耦合。
示例26包括示例22的封装，其中，一个或多个毫米波部件与接地平面电耦合。

Claims (25)

1.一种装置，包括：
玻璃芯，具有第一侧和与所述第一侧相对的第二侧；以及
导电结构，在所述玻璃芯内从所述玻璃芯的所述第一侧朝向所述玻璃芯的所述第二侧延伸，其中，所述导电结构的长度对应于谐振频率。
2.根据权利要求1所述的装置，其中，所述导电结构是以下中的选择的一个：导电过孔或导电平面。
3.根据权利要求1所述的装置，其中，所述导电结构从所述玻璃芯的所述第一侧延伸到所述玻璃芯的所述第二侧；并且所述装置还包括：
第一迹线，在所述玻璃芯的所述第一侧处与所述导电结构电耦合，并且基本上平行于所述玻璃芯的所述第一侧的平面延伸；以及
第二迹线，在所述玻璃芯的所述第二侧处与所述导电结构电耦合，并且基本上平行于所述玻璃芯的所述第二侧的平面延伸。
4.根据权利要求1所述的装置，其中，所述导电结构是从所述玻璃芯的所述第一侧延伸到所述玻璃芯的所述第二侧的第一导电结构；并且所述装置还包括：
第二导电结构，从所述玻璃芯的所述第一侧延伸到所述玻璃芯的所述第二侧，其中，所述第二导电结构基本上平行于所述第一导电结构，并且不与所述第一导电结构电耦合，其中，所述第二导电结构与所述第一导电结构由耦合因子分离；
第三导电结构，从所述玻璃芯的所述第一侧延伸到所述玻璃芯的所述第二侧，其中，所述第三导电结构的第一部分从所述玻璃芯的所述第一侧朝向所述玻璃芯的所述第二侧延伸，并且其中，所述第三导电结构的第二部分从所述玻璃芯的所述第二侧朝向所述玻璃芯的所述第一侧延伸，其中，所述第一部分与所述第二部分由非导电材料分离；以及
其中，所述第三导电结构的所述第一部分在所述玻璃芯的所述第一侧处利用第一导电迹线与所述第二导电结构电耦合，并且其中，所述第三导电结构的所述第二部分在所述玻璃芯的所述第二侧处利用第二导电迹线与所述第二导电结构电耦合。
5.根据权利要求4所述的装置，其中，所述耦合因子与谐振频率相关。
6.根据权利要求1所述的装置，其中，所述导电结构是第一导电结构，并且所述装置还包括：第二导电结构，从所述玻璃芯的所述第一侧朝向所述玻璃芯的所述第二侧延伸，所述第二导电结构基本上平行于所述第一导电结构，其中，所述第一导电结构的长度和所述第二导电结构的长度基本上相等且与谐振频率相关；以及
导电迹线，将所述玻璃芯的所述第一侧处的所述第一导电结构与所述玻璃芯的所述第一侧处的所述第二导电结构耦合。
7.根据权利要求6所述的装置，其中，所述第一导电结构和所述第二导电结构从所述玻璃芯的所述第一侧延伸到所述玻璃芯的所述第二侧。
8.根据权利要求6所述的装置，其中，所述第一导电结构和所述第二导电结构分离20μm或更小。
9.根据权利要求1、2、3、4、5、6、7或8所述的装置，其中，所述装置是以下中的选择的一个：谐振器、滤波器、电容器、循环器或定向耦合器。
10.一种定向耦合器装置，包括：
第一导电结构，从玻璃芯的第一侧延伸到所述玻璃芯的第二侧；
第二导电结构，从所述玻璃芯的所述第一侧延伸到所述玻璃芯的所述第二侧，所述第一导电结构和所述第二导电结构基本上平行并且不物理耦合；
在所述玻璃芯的所述第一侧处与所述第一导电结构电耦合的第一导电迹线，在所述玻璃芯的所述第一侧处与所述第二导电结构电耦合的第二导电迹线，在所述玻璃芯的所述第二侧处与所述第二导电结构电耦合的第三导电迹线，以及在所述玻璃芯的所述第二侧处与所述第一导电结构电耦合的第四导电迹线；以及
其中，所述第一导电结构或所述第二导电结构的长度与谐振频率相关。
11.根据权利要求10所述的定向耦合器装置，其中，所述第一导电结构或所述第二导电结构是以下中的选择的一个：导电过孔或导电平面。
12.根据权利要求10所述的定向耦合器装置，其中，所述第一导电结构与所述第二导电结构分离小于20μm的距离。
13.根据权利要求10所述的定向耦合器装置，其中，所述第一导电结构、所述第二导电结构、所述第一导电迹线、所述第二导电迹线、所述第三导电迹线和所述第四导电迹线包括铜。
14.根据权利要求10所述的定向耦合器装置，其中，使用激光辅助蚀刻工艺在所述玻璃芯中产生所述第一导电结构和所述第二导电结构。
15.根据权利要求10所述的定向耦合器装置，其中，所述第一导电结构或所述第二导电结构的所述长度基本上等于所述谐振频率的波长除以4。
16.一种用于谐振器的方法，所述方法包括：
识别具有第一侧和与所述第一侧相对的第二侧的玻璃芯；
从所述玻璃芯的所述第一侧朝向所述玻璃芯的所述第二侧蚀刻过孔；
用导电材料填充经蚀刻的所述过孔；以及
将导电迹线施加到所述玻璃芯的与填充的经蚀刻的所述过孔电耦合的所述第一侧。
17.根据权利要求16所述的方法，其中，所述导电材料包括以下中的选择的一个：铜、金或铝。
18.根据权利要求16所述的方法，其中，所述过孔是第一过孔；并且所述方法还包括：
从所述玻璃芯的所述第一侧朝向所述玻璃芯的所述第二侧蚀刻第二过孔；
用导电材料填充经蚀刻的所述第二过孔；以及
其中，所述导电迹线与填充的所述第二过孔电耦合。
19.根据权利要求18所述的方法，其中，填充的所述第一过孔和填充的所述第二过孔的长度与谐振频率相关。
20.根据权利要求19所述的方法，其中，填充的所述第一过孔和填充的所述第二过孔的所述长度是所述谐振频率的波长除以4。
21.根据权利要求18所述的方法，其中，经蚀刻的所述第一过孔和经蚀刻的所述第二过孔从所述玻璃芯的所述第一侧延伸到所述玻璃芯的所述第二侧。
22.一种封装，包括：
玻璃芯，具有第一侧和与所述第一侧相对的第二侧；
内建层，与所述玻璃芯的所述第一侧耦合；以及
一个或多个毫米波部件，在所述玻璃芯内，所述一个或多个毫米波部件从所述玻璃芯的所述第一侧延伸到所述玻璃芯的所述第二侧，包括以下中的选择的一个或多个：谐振器、定向耦合器或循环器。
23.根据权利要求22所述的封装，其中，所述一个或多个毫米波部件中的一个毫米波部件与所述内建层内的电布线电耦合。
24.根据权利要求22所述的封装，其中，所述一个或多个毫米波部件包括以下中的选择的一个或多个：铜或铁氧体。
25.根据权利要求22所述的封装，其中，所述一个或多个毫米波部件中的一个毫米波部件与电耦合到所述玻璃芯的所述第二侧的管芯电耦合。
CN202210538572.XA 2021-06-17 2022-05-17 衬底的玻璃芯中的毫米波部件 Pending CN115497905A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/350,184 US20220407212A1 (en) 2021-06-17 2021-06-17 Millimeter wave components in a glass core of a substrate
US17/350,184 2021-06-17

Publications (1)

Publication Number Publication Date
CN115497905A true CN115497905A (zh) 2022-12-20

Family

ID=80930108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210538572.XA Pending CN115497905A (zh) 2021-06-17 2022-05-17 衬底的玻璃芯中的毫米波部件

Country Status (3)

Country Link
US (1) US20220407212A1 (zh)
EP (1) EP4106099A1 (zh)
CN (1) CN115497905A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008133010A1 (ja) * 2007-04-12 2008-11-06 Nec Corporation フィルタ回路素子及び電子回路装置
US9136574B2 (en) * 2013-06-10 2015-09-15 Qualcomm Incorporated Compact 3-D coplanar transmission lines
US10211169B2 (en) * 2014-05-27 2019-02-19 University Of Florida Research Foundation, Inc. Glass interposer integrated high quality electronic components and systems

Also Published As

Publication number Publication date
US20220407212A1 (en) 2022-12-22
EP4106099A1 (en) 2022-12-21

Similar Documents

Publication Publication Date Title
US20220149500A1 (en) Microelectronic assemblies with substrate integrated waveguide
CN110572926B (zh) 部件承载件中的rf功能和电磁辐射屏蔽
Ponchak et al. The use of metal filled via holes for improving isolation in LTCC RF and wireless multichip packages
JP2005045815A (ja) ミリ波信号変換デバイス
Sundaram et al. Low-cost and low-loss 3D silicon interposer for high bandwidth logic-to-memory interconnections without TSV in the logic IC
US11539107B2 (en) Substrate integrated waveguide transition including a metallic layer portion having an open portion that is aligned offset from a centerline
US11715693B2 (en) Dielectric waveguide channel for interconnecting dies in a semiconductor package usable in a computing device and method of manufacture
US9054404B2 (en) Multi-layer circuit board with waveguide to microstrip transition structure
Tong et al. Substrate-integrated waveguides in glass interposers with through-package-vias
Tseng et al. Design and implementation of new 3-dB quadrature couplers using PCB and silicon-based IPD technologies
US8981864B2 (en) Multi-layer integrated transmission line circuits having a metal routing layer that reduces dielectric losses
CN111697299B (zh) 共面波导结构、集成电路及用于制造平面传输线的方法
CN115497905A (zh) 衬底的玻璃芯中的毫米波部件
US11605867B2 (en) Fabricating an RF filter on a semiconductor package using selective seeding
Samanta Advanced multilayer thick‐film technology and TFMS, CPW, and SIW up to 180 GHz for cost‐effective ceramic‐based circuits and modules
Ravichandran et al. Packaging approaches for mm wave and sub-THz communication
US20210135329A1 (en) Implementation of inductive posts in an siw structure and production of a generic filter
EP4106100A1 (en) Contactless communication using a waveguide extending through a substrate core
Sawyer et al. Design and demonstration of 40 micron bump pitch multi-layer RDL on panel-based glass interposers
CN111900522B (zh) 硅基空气填充微同轴结构及硅基空气填充微同轴传输线
US20240006347A1 (en) Passive circuit on a back-end-of-line of a package
Okuyama et al. Wireless inter-chip signal transmission by electromagnetic coupling of open-ring resonators
Oikawa et al. A New Millimeter-wave Package Design Based on Pseudo-cavity Mode Electromagnetic Wave Excitation Using 400-μm Core FCBGA
Ting et al. A Low-Loss Via-Free Ridge Air-Filled Substrate Integrated Waveguide on Printed Circuits Board for mmWave Application
Ghiotto Air-filled substrate integrated waveguide: A low cost self-packadged technological platform for high performance millimeterwave circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication