CN115494761A - 一种mcu直接存取内存的数字电路架构及方法 - Google Patents
一种mcu直接存取内存的数字电路架构及方法 Download PDFInfo
- Publication number
- CN115494761A CN115494761A CN202211082564.5A CN202211082564A CN115494761A CN 115494761 A CN115494761 A CN 115494761A CN 202211082564 A CN202211082564 A CN 202211082564A CN 115494761 A CN115494761 A CN 115494761A
- Authority
- CN
- China
- Prior art keywords
- memory
- bank
- access
- digital circuit
- mcu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25257—Microcontroller
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Bus Control (AREA)
Abstract
本发明公开了一种MCU直接存取内存的数字电路架构及方法，其包括有记忆装置，所述记忆装置由多个内存大小相同的存储器组合而成，当外部装置进行地址访问时取对应的bank数据，每一个bank对应设有一个仲裁器，当多个外部装置同时访问一个bank时，利用所述仲裁器决定可访问该bank的外部装置。相比现有技术而言，本发明通过对现有BUSmatrix架构以及内存装置架构的改进，得到新的MCU数字电路架构并改善了多个主动装置的内存取存性能，较好地满足了多个主动装置同时访问内存的应用需求。
Description
技术领域
本发明涉及数据存取电路，尤其涉及一种MCU直接存取内存的数字电路架构及方法。
背景技术
现有技术中，请参见图1，传统数字系统架构一般用于MCU的数字系统BUS为AMBABUS，其中M表示主装置，S表从装置，BUS上可以有多个主装置及从装置，其中CPU也属于主装置之一，而记忆装置(SRAM或Flash)也属于从装置之一。
请参见图2，当DMA访问SRAM之时，CPU或任何主装置是没有办法同时访问SRAM的，因为传统BUS只允许同一时刻只有一对装置在进行交互数据。
请参见图3，对于BUS Matrix架构，可以解决同一时间内多对访问(各对不相干)的问题，在架构上，图三架构比图二在数据传输效能上来的好，因为在单时间内，数据量变多了，而且不会因有一对装置在传递数据时而阻塞另一对的装置传递。尽管BUS MATRIX解决了同一时刻仅可一对传递数据，但对于从记忆装置(SRAM or Flash)来说，并不能在同一时刻服务来自不同的装置(一对一)。
请参见图2和图4，对于大量数据想存取于内存中，必需发起三步骤(1)CPU告知DMA要存或取数据在记忆装置的位置及从那一个装置去搬运(2)从指定的从装置去搬运(3)搬运到那。以图4为例是从I2C的某地址位透过DMA搬数据到SRAM的某地址位。所以要完成I2C的数据搬移到记忆装置上必须要先设置DMA要搬运数据的起始位置及目的位置，然后DMA发起搬运命令并向I2C对应位置读取数据，透过BUS将该数据写入对应位置。
发明内容
本发明要解决的技术问题在于，针对现有技术的不足，提供一种能够改善数据对于记忆装置的存储性能，可接受多个主动装置同时访问内存的MCU直接存取内存的数字电路架构及方法。
为解决上述技术问题，本发明采用如下技术方案。
一种MCU直接存取内存的数字电路架构，其包括有记忆装置，所述记忆装置由多个内存大小相同的存储器组合而成，当外部装置进行地址访问时取对应的bank数据，每一个bank对应设有一个仲裁器，当多个外部装置同时访问一个bank时，利用所述仲裁器决定可访问该bank的外部装置。
优选地，所述记忆装置由多个内存大小相同的单口SRAM存储器组成。
优选地，所述记忆装置由多个内存大小相同的Flash存储器组成。
优选地，所述记忆装置包含8个内存大小相同的存储器。
一种MCU直接存取内存的方法，该方法基于一数字电路架构实现，所述数字电路架构包括有记忆装置，所述记忆装置由多个内存大小相同的存储器组合而成，所述方法包括如下过程：当外部装置进行地址访问时取对应的bank数据，每一个bank对应设有一个仲裁器，当多个外部装置同时访问一个bank时，利用所述仲裁器决定可访问该bank的外部装置。
本发明公开的MCU直接存取内存的数字电路架构，其能够在同一时刻接受多个主动装置的访问，并且不依赖BUS媒介，由主动装置直接访问存储记忆装置，可接受多个主动装置同时访问内存。相比现有技术而言，本发明通过对现有BUS matrix架构以及内存装置架构的改进，得到新的MCU数字电路架构并改善了多个主动装置的内存取存性能，较好地满足了多个主动装置同时访问内存的应用需求。
附图说明
图1为现有数字系统架构图一；
图2为现有数字系统架构图二；
图3为现有数字系统架构图三；
图4为现有数字系统架构图四；
图5为本发明MCU直接存取内存的数字电路局部架构图一；
图6为本发明MCU直接存取内存的数字电路局部架构图二；
图7为本发明MCU直接存取内存的数字电路局部架构图三；
图8为本发明优选实施例中的SRAM_CELL架构图；
图9为8个相同大小的单口SRAM架构图；
图10为bank数据示意图。
具体实施方式
下面结合附图和实施例对本发明作更加详细的描述。
本发明公开了一种MCU直接存取内存的数字电路架构，结合图5至图7所示，其包括有记忆装置，所述记忆装置由多个内存大小相同的存储器组合而成，当外部装置进行地址访问时取对应的bank数据，每一个bank对应设有一个仲裁器，当多个外部装置同时访问一个bank时，利用所述仲裁器决定可访问该bank的外部装置。
具体地，所述记忆装置由多个内存大小相同的单口SRAM存储器组成。或者，所述记忆装置由多个内存大小相同的Flash存储器组成。其中，所述记忆装置包含8个内存大小相同的存储器。
上述电路架构可参考图5至图7所示，图5至图7分该数字电路架构的三幅局部图，将该三幅图组合后可以看出本发明数字电路架构的原理图。其中，多个内存相同大小的SRAM或Flash，组合成一大块SRAM或一大块Flash，该SRAM_CELL由8个相同大小的单口SRAM(32x128＝4Kbyte)所组成，组成后的大小为4Kbyte x8＝32Kbyte，请参见图8所示。
请参见图8和图9，由于该记忆装置是由8个相同大小的单口SRAM(32x128＝4Kbyte)所组成，所以当地址访问时addr[9:0]，其中addr[4:2]表示SRAM bank，而addr[9:5]表该bank深度，因此当地址访问时会取对应的bank数据，如addr[9:0]＝0x1c则会对bank7(addr[4:2]＝0x7)的第0个位置(addr[9:5]＝0x0)做存取，如addr[9:0]＝0x104则会对bank 1(addr[4:2]＝0x1)的第8个位置(addr[9:5]＝0x8)做存取。
在本实施例中，在每一个bank都有一个仲裁器，当多个装置同时访问同一个bank时，仲裁器会决定由那一个装置可以访问该bank，得到的整个直接存取内存架构可结合图5至图7所示，再搭配BUS Matrix架构，相比图2或图4中的传统MCU架构而言，本发明数字电路架构下的MCU直接存取内存整体性能大大提升，并且在具体执行过程中直接存取内存而不需要DMA的烦琐操作，因此记忆存取速度也更快。
在此基础上，本发明还公开了一种MCU直接存取内存的方法，该方法基于一数字电路架构实现，所述数字电路架构包括有记忆装置，所述记忆装置由多个内存大小相同的存储器组合而成，所述方法包括如下过程：
当外部装置进行地址访问时取对应的bank数据，每一个bank对应设有一个仲裁器，当多个外部装置同时访问一个bank时，利用所述仲裁器决定可访问该bank的外部装置。
上述MCU直接存取内存的方法，其能够在同一时刻接受多个主动装置的访问，并且不依赖BUS媒介，由主动装置直接访问存储记忆装置，可接受多个主动装置同时访问内存。相比现有技术而言，本发明通过对现有BUS matrix架构以及内存装置架构的改进，得到新的MCU数字电路架构并改善了多个主动装置的内存取存性能，较好地满足了多个主动装置同时访问内存的应用需求。
以上所述只是本发明较佳的实施例，并不用于限制本发明，凡在本发明的技术范围内所做的修改、等同替换或者改进等，均应包含在本发明所保护的范围内。
Claims (5)
1.一种MCU直接存取内存的数字电路架构，其特征在于，包括有记忆装置，所述记忆装置由多个内存大小相同的存储器组合而成，当外部装置进行地址访问时取对应的bank数据，每一个bank对应设有一个仲裁器，当多个外部装置同时访问一个bank时，利用所述仲裁器决定可访问该bank的外部装置。
2.如权利要求1所述的MCU直接存取内存的数字电路架构，其特征在于，所述记忆装置由多个内存大小相同的单口SRAM存储器组成。
3.如权利要求1所述的MCU直接存取内存的数字电路架构，其特征在于，所述记忆装置由多个内存大小相同的Flash存储器组成。
4.如权利要求1所述的MCU直接存取内存的数字电路架构，其特征在于，所述记忆装置包含8个内存大小相同的存储器。
5.一种MCU直接存取内存的方法，其特征在于，该方法基于一数字电路架构实现，所述数字电路架构包括有记忆装置，所述记忆装置由多个内存大小相同的存储器组合而成，所述方法包括如下过程：
当外部装置进行地址访问时取对应的bank数据，每一个bank对应设有一个仲裁器，当多个外部装置同时访问一个bank时，利用所述仲裁器决定可访问该bank的外部装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211082564.5A CN115494761A (zh) | 2022-09-06 | 2022-09-06 | 一种mcu直接存取内存的数字电路架构及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211082564.5A CN115494761A (zh) | 2022-09-06 | 2022-09-06 | 一种mcu直接存取内存的数字电路架构及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115494761A true CN115494761A (zh) | 2022-12-20 |
Family
ID=84468804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211082564.5A Pending CN115494761A (zh) | 2022-09-06 | 2022-09-06 | 一种mcu直接存取内存的数字电路架构及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115494761A (zh) |
-
2022
- 2022-09-06 CN CN202211082564.5A patent/CN115494761A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11929927B2 (en) | Network interface for data transport in heterogeneous computing environments | |
| US3940743A (en) | Interconnecting unit for independently operable data processing systems | |
| US20100077193A1 (en) | Method and apparatus for assigning a memory to multi-processing unit | |
| EP3036648B1 (en) | Enhanced data transfer in multi-cpu systems | |
| KR20110013868A (ko) | 멀티 코멘드 셋 동작 및 우선처리 동작 기능을 갖는 멀티 프로세서 시스템 | |
| CN112559433B (zh) | 一种多核互联总线、核间通信方法及多核处理器 | |
| US9015272B2 (en) | Microcomputer | |
| WO2022095439A1 (zh) | 一种用于数据处理的硬件加速系统及芯片 | |
| CN105718392A (zh) | 细胞阵列文件存储系统及其文件存储设备与文件存储方法 | |
| US10445267B2 (en) | Direct memory access (DMA) unit with address alignment | |
| KR20050035836A (ko) | 다중 낸드 플래시 메모리 인터페이스 장치 | |
| CN106933756B (zh) | 用于可变矩阵的dma快速转置方法及装置 | |
| CN116107923B (zh) | 一种基于bram的多对多高速访存架构和访存系统 | |
| CN115494761A (zh) | 一种mcu直接存取内存的数字电路架构及方法 | |
| CN113157602B (zh) | 一种对内存进行分配的方法、设备及计算机可读存储介质 | |
| US20230195368A1 (en) | Write Request Buffer | |
| KR20230145254A (ko) | 적응형 메모리 액세스 관리 | |
| CN109388344B (zh) | 一种基于带宽扩展交叉编址的双端口sram访问控制系统及方法 | |
| CN112286863A (zh) | 处理暨存储电路 | |
| US11094368B2 (en) | Memory, memory chip and memory data access method | |
| US20230111351A1 (en) | Topology of accelerators | |
| TWI764311B (zh) | 記憶體存取方法及智慧處理裝置 | |
| CN116860185B (zh) | Sram阵列的数据访问装置、系统、方法、设备、芯片和介质 | |
| US11188483B2 (en) | Architecture for microcontroller and method for reading data applied to microcontroller | |
| US20200409876A1 (en) | Data transmission apparatuses, data processing systems and methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |