CN115494369A - 芯片测试装置 - Google Patents
芯片测试装置 Download PDFInfo
- Publication number
- CN115494369A CN115494369A CN202110673554.8A CN202110673554A CN115494369A CN 115494369 A CN115494369 A CN 115494369A CN 202110673554 A CN202110673554 A CN 202110673554A CN 115494369 A CN115494369 A CN 115494369A
- Authority
- CN
- China
- Prior art keywords
- chip
- tested
- test
- unit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本公开涉及一种芯片测试装置,所述装置包括控制模块、测试模块,控制模块根据控制信息实现对测试模块的控制,以使得测试模块对连接的至少一个待测芯片进行测试;测试模块,包括处理单元、测试单元、接口单元、供电及复位单元,处理单元用于与所述控制模块、测试单元及供电及复位单元通信,通过测试单元及接口单元将测试程序写入待测芯片并根据控制程序执行相应的测试,供电及复位单元用于当待测芯片出现死机情况时,执行多级复位管理,确定所述待测芯片出现死机的原因。本公开实施例可以对至少一个待测芯片进行快速、自动、准确测试,得到清晰、可靠的测试结果,人工干预少,成本低,效率高。
Description
技术领域
本公开涉及测试技术领域,尤其涉及一种芯片测试装置。
背景技术
MCU芯片功能验证与性能测试是集成电路(Integrated Circuit,IC)进入量产阶段之前一个必不可少的关键环节,在MCU定型之前,需要全面评估MCU芯片的功能是否齐全,性能是否符合预期目标,其中包括需要对IC本身硬件电气性能进行评估,软件稳定性及使用环境的适用性等。针对批量测试前的关键步骤,传统的做法是通过验证操作人员针对每一个需要验证的模块功能项目,编写需要测试验证的软件,通过相应的软件对芯片进行烧录,然后利用示波器、逻辑分析仪以及万用表等设备查看输出结果,查验相应的功能是否有效或者符合预期,最后通过人为的方式将测试的结果进行记录,效率十分低下,并且测试结果的可靠性难以保证;即便一部分性能可以通过专用机台进行测试评估,但测试的覆盖度很难保证,以及测试环节的成本将成倍增加,难以达到高效、便捷以及低成本的运作要求。
发明内容
根据本公开的一方面,提供了一种芯片测试装置,所述装置包括控制模块、测试模块,
所述控制模块,用于根据控制信息实现对所述测试模块的控制,以使得所述测试模块对连接的至少一个待测芯片进行测试,其中,各个控制信息与各个待测芯片对应,所述控制信息包括测试程序及控制程序,所述测试程序用于对所述待测芯片进行测试,所述控制程序用于实现对所述测试模块的控制;
所述测试模块,包括处理单元、测试单元、接口单元、供电及复位单元,所述处理单元连接于所述控制模块、所述测试单元及所述供电及复位单元,所述测试单元及所述供电及复位单元连接于所述接口单元,所述接口单元连接于所述待测芯片,其中,
所述处理单元用于与所述控制模块、所述测试单元及所述供电及复位单元通信,通过所述测试单元及接口单元将所述测试程序写入所述待测芯片并根据所述控制程序执行相应的测试,
所述供电及复位单元用于当所述待测芯片出现死机情况时,执行多级复位管理,确定所述待测芯片出现死机的原因。
在一种可能的实施方式中,所述控制模块还用于:根据所述待测芯片的标识信息确定对应的控制信息。
在一种可能的实施方式中,所述处理单元还用于将所述待测芯片返回的测试数据、测试结果进行格式转换,并将格式转换后的测试数据、测试结果返回所述控制模块,
所述控制模块还用于,对接收到的测试数据、测试结果进行记录在于所述待测芯片对应的存储区域,生成测试报告,并进行下一轮测试,
其中,所述下一轮测试包括针对当前待测芯片的下一轮测试、针对新连接到的待测芯片的下一轮测试。
在一种可能的实施方式中,所述测试单元包括烧录单元、通信单元、数字信号单元及模拟信号单元,
所述烧录单元用于将所述测试程序通过所述接口单元烧录到所述待测芯片;
所述通信单元用于实现所述处理单元、所述待测芯片的双向通信;
所述数字信号单元用于实现对所述待测芯片的数字功能测试;
所述模拟信号单元用于实现对所述待测芯片的模拟功能测试。
在一种可能的实施方式中,所述供电及复位单元还用于:
当所述待测芯片出现死机情况时,向所述待测芯片发送软启动信号,若所述待测芯片软启动成功,则确定所述待测芯片为软件假死机;或
若多次发送软启动信号,所述待测芯片均为死机状态,则发送复位信号到所述待测芯片的复位接口,若所述待测芯片复位启动成功,则确定所述待测芯片为硬件假死机;或
若多次发送复位信号,所述待测芯片均为死机状态,则发送上电复位信号,对所述待测芯片的电源进行上下电管理,若所述待测芯片上电复位成功,则确定所述待测芯片为异常死机;或
若多次发送上电复位信号,所述待测芯片均为死机状态,则确定所述待测芯片为故障死机,停止测试并返回报告。
在一种可能的实施方式中,所述上电及复位单元还用于:
当所述待测芯片出现死机的情况时,保存所述待测芯片的测试进程;
若所述待测芯片成功重启,控制所述待测芯片续接执行死机之前的测试进程,或,在无法续接执行死机之前的测试进程的情况下,重新开始测试。
在一种可能的实施方式中,所述供电及复位单元包括第一单元、第二单元、第三单元、第四单元,
所述第一单元用于输出第一供电电压,所述第二单元用于输出第二供电电压,所述第三单元用于输出第三供电电压及软启动信号,所述第四单元用于输出第四供电电压及复位信号,所述软启动信号用于控制所述待测芯片软启动,所述复位信号用于控制所述待测芯片硬件复位,
其中,所述第一供电电压高于所述第二供电电压,所述第三供电电压及所述第四供电电压在所述第一供电电压与所述第二供电电压之间。
在一种可能的实施方式中,所述第一单元包括第一电阻、第二电阻、第三电阻、第四电阻、第一电源管理组件、第一晶体管、第一电容、第一发光二极管,
所述第一电源管理组件的第一输出端连接于所述第一电阻的第一端,用于输出所述第一供电电压为所述测试模块供电,
所述第一电阻的第二端连接于所述第一发光二极管的第一端,所述第一发光二极管的第二端连接于所述第二电阻的第一端、所述第一晶体管的漏极,所述第一晶体管的栅极连接于所述第三电阻的第一端,所述第三电阻的第二端及所述第一晶体管的源极接地,
所述第二电阻的第二端连接于所述第四电阻的第一端、所述第一电容的第一端、所述第一电源管理组件的第一输入端、所述第一电源管理组件的第三输入端,所述第一电源管理组件的第二输入端连接于所述第四电阻的第二端、所述第一电容的第二端,
所述第一电源管理组件的第二输出端用于输出所述第一供电电压为所述待测芯片供电,
在一种可能的实施方式中,所述第二单元包括第五电阻、第六电阻、第七电阻、第八电阻、第二电源管理组件、第二晶体管、第二电容、第二发光二极管,
所述第二电源管理组件的第一输出端连接于所述第五电阻的第一端,用于输出所述第二供电电压为所述测试模块供电,
所述第五电阻的第二端连接于所述第二发光二极管的第一端,所述第二发光二极管的第二端连接于所述第六电阻的第一端、所述第二晶体管的漏极,所述第二晶体管的栅极连接于所述第七电阻的第一端,所述第七电阻的第二端及所述第二晶体管的源极接地,
所述第六电阻的第二端连接于所述第八电阻的第一端、所述第二电容的第一端、所述第二电源管理组件的第一输入端、所述第二电源管理组件的第三输入端,所述第二电源管理组件的第二输入端连接于所述第八电阻的第二端、所述第二电容的第二端,
所述第二电源管理组件的第二输出端用于输出所述第二供电电压为所述待测芯片供电。
在一种可能的实施方式中,所述控制程序包括烧录文件名称及路径信息、待测芯片执行命令信息、数字模块执行命令信息、模拟模块执行命令信息、测试结果及故障问题采集命令信息、测试数据读取命令信息、结果分析设定信息和报告结果与图表反馈信息一种或多种。
通过以上装置,本公开实施例根据控制信息实现对所述测试模块的控制,以使得所述测试模块对连接的至少一个待测芯片进行测试,将测试程序写入所述待测芯片并根据所述控制程序执行相应的测试,当所述待测芯片出现死机情况时,执行多级复位管理,确定所述待测芯片出现死机的原因,本公开实施例可以对至少一个待测芯片进行快速、自动、准确测试,得到清晰、可靠的测试结果,人工干预少,成本低,效率高。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,而非限制本公开。根据下面参考附图对示例性实施例的详细说明,本公开的其它特征及方面将变得清楚。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,这些附图示出了符合本公开的实施例,并与说明书一起用于说明本公开的技术方案。
图1示出了根据本公开一实施例的芯片测试装置的框图。
图2示出了根据本公开一实施例的控制信息中的控制程序的结构示意图。
图3示出了根据本公开一实施例的芯片测试装置的框图。
图4示出了根据本公开一实施例的供电及复位单元的示意图。
图5示出了根据本公开一实施例的芯片测试的流程示意图。
图6示出了根据本公开一实施例的一种电子设备的框图。
图7示出了根据本公开一实施例的一种电子设备的框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面,但是除非特别指出,不必按比例绘制附图。
在本公开的描述中,需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本公开和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本公开的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本公开中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本公开中的具体含义。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
本文中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合,例如,包括A、B、C中的至少一种,可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
另外,为了更好地说明本公开,在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解,没有某些具体细节,本公开同样可以实施。在一些实例中,对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述,以便于凸显本公开的主旨。
请参阅图1,图1示出了根据本公开一实施例的芯片测试装置的框图。
如图1所示,所述装置包括控制模块10、测试模块20,
所述控制模块10,用于根据控制信息实现对所述测试模块20的控制,以使得所述测试模块20对连接的至少一个待测芯片30进行测试,其中,各个控制信息与各个待测芯片30对应,所述控制信息包括测试程序及控制程序,所述测试程序用于对所述待测芯片30进行测试,所述控制程序用于实现对所述测试模块20的控制;
所述测试模块20,包括处理单元210、测试单元220、接口单元230、供电及复位单元240,所述处理单元210连接于所述控制模块10、所述测试单元220及所述供电及复位单元240,所述测试单元220及所述供电及复位单元240连接于所述接口单元230,所述接口单元230连接于所述待测芯片30,其中,
所述处理单元210用于与所述控制模块10、所述测试单元220及所述供电及复位单元240通信,通过所述测试单元220及接口单元230将所述测试程序写入所述待测芯片30并根据所述控制程序执行相应的测试,
所述供电及复位单元240用于当所述待测芯片30出现死机情况时,执行多级复位管理,确定所述待测芯片30出现死机的原因。
通过以上装置,本公开实施例根据控制信息实现对所述测试模块的控制,以使得所述测试模块对连接的至少一个待测芯片进行测试,将测试程序写入所述待测芯片并根据所述控制程序执行相应的测试,当所述待测芯片出现死机情况时,执行多级复位管理,确定所述待测芯片出现死机的原因,本公开实施例可以对至少一个待测芯片进行快速、自动、准确测试,得到清晰、可靠的测试结果,人工干预少,成本低,效率高。
本公开实施例的控制模块可以包括处理组件,或包括处理组件的终端、服务器等电子设备。
在一个示例中,处理组件包括但不限于单独的处理器,或者分立元器件,或者处理器与分立元器件的组合。所述处理器可以包括电子设备中具有执行指令功能的控制器,所述处理器可以按任何适当的方式实现,例如,被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现。在所述处理器内部,可以通过逻辑门、开关、专用集成电路(Application Specific Integrated Circuit,ASIC)、可编程逻辑控制器和嵌入微控制器等硬件电路执行所述可执行指令。
在一个示例中,终端又称之为用户设备(User Equipment,UE)、移动台(MobileStation,MS)、移动终端(Mobile Terminal,MT)等,是一种向用户提供语音和/或数据连通性的设备,例如,具有无线连接功能的手持式设备、车载设备等。目前,一些终端的举例为:手机(Mobile Phone)、平板电脑、笔记本电脑、掌上电脑、移动互联网设备(MobileInternetdevice,MID)、可穿戴设备,虚拟现实(Virtual Reality,VR)设备、增强现实(Augmentedreality,AR)设备、工业控制(Industrial Control)中的无线终端、无人驾驶(Selfdriving)中的无线终端、远程手术(Remote medical Surgery)中的无线终端、智能电网(Smart Grid)中的无线终端、运输安全(Transportation Safety)中的无线终端、智慧城市(Smart City)中的无线终端、智慧家庭(Smart Home)中的无线终端、车联网中的无线终端等。
本公开实施例的待测芯片可以包括MCU、CPU、DSP等处理组件。
请参阅图2,图2示出了根据本公开一实施例的控制信息中的控制程序的结构示意图。
在一种可能的实施方式中,如图2所示,所述控制程序可以被配置为自动化布局执行文件,所述控制程序包括烧录文件名称及路径信息、待测芯片执行命令信息、数字模块执行命令信息、模拟模块执行命令信息、测试结果及故障问题采集命令信息、测试数据读取命令信息、结果分析设定信息和报告结果与图表反馈信息等的一种或多种。在一个示例中,最简单的操作一般会包含烧录文件名称及路径信息、待测芯片执行命令信息和测试结果及故障问题采集命令信息。
在一个示例中,自动布局执行文件中的烧录文件名称及路径信息,用于说明下发给待测芯片对应的测试烧录软件,可以通过该烧录方式利用计算机或服务器等电子设备庞大的存储空间优势为待测芯片的有限空间提供外部扩展;
在一个示例中,待测芯片执行命令信息,将芯片需要执行的测试项目信息下发给待测芯片进行指定内容的测试;
在一个示例中,数字模块执行命令信息可以打开数字测试的相关模块;
在一个示例中,模拟模块执行命令信息可以打开操作模拟测试的相关模块;
在一个示例中,测试结果及故障问题采集命令信息提供芯片测试结果的采集以及故障问题的测试与处理方式;
在一个示例中,图表反馈信息用于对采集到的结果进行处理的要求,如将采集到的数据以点状图方式显示,以柱状图或者饼状图等方式进行显示,并可以限定采集数据的范围,将异常点等进行分类处理的内容。
应该说明的是,本公开实施例对测试程序的具体实现方式不做限定,对待测芯片执行的具体测试项目不做限定,本领域技术人员可以根据需要或实际情况确定。
在一种可能的实施方式中,所述控制模块10还用于:根据所述待测芯片30的标识信息确定对应的控制信息。
在一个示例中,相关技术的测试方案属于固定流程格式的执行操作,换一个芯片都要进行不同功能的代码编程操作,每一个自动化验证版本都要对应不同的编程内容,对操作人员的知识能力和操作水平要求较高,且通用性极差,本公开实施例相较于现有验证技术在操作方面更具有灵活性,更容易适应不同种类芯片验证方法与验证程序的配合,使得验证人员操作更容易,并降低操作人员的代码及硬件水平要求,例如,可以根据控制信息及芯片对应表实现待测芯片的控制信息的快速匹配,通过内部提供的关键字及操作执行的特征代号,通过控制模块将测试命令信息下发给测试模块即可,极大的简化了验证人员的操作,扩展成本极低。
在一个示例中,测试程序可以是多种类型的文件,例如可以包含.hex文件,同时包含S19等规范要求的MCU地址信息和数据信息的内容,对IC本身硬件电气性能进行评估,软件稳定性及使用环境的适用性等进行测试。
在一个示例中,控制模块10与测试模块20可以通过USB接口或其他类型的接口进行连接,对此,本公开实施例不做限定。
在一种可能的实施方式中,所述处理单元210还用于将所述待测芯片30返回的测试数据、测试结果进行格式转换,并将格式转换后的测试数据、测试结果返回所述控制模块10,例如,本公开实施例的处理单元210可以将测试数据转换为HID格式,以便通过USB接口进行数据传输,当然,若接口为其他类型,或有其他需求,本公开实施例也可以将测试数据转换其他格式,对此,本公开实施例不做限定。
在一个示例中,处理单元210可以包括前述的处理组件。
所述控制模块10还用于,对接收到的测试数据、测试结果进行记录在于所述待测芯片30对应的存储区域,生成测试报告,并进行下一轮测试,
其中,所述下一轮测试包括针对当前待测芯片的下一轮测试、针对新连接到的待测芯片30的下一轮测试。
在一个示例中,所述测试报告可以为图形报告,也可以为图标报告或其他类型的报告,对此,本公开实施例不做限定。
请参阅图3,图3示出了根据本公开一实施例的芯片测试装置的框图。
在一种可能的实施方式中,如图3所示,所述测试单元220包括烧录单元2210、通信单元2220、数字信号单元2230及模拟信号单元2240,
所述烧录单元2210用于将所述测试程序通过所述接口单元230烧录到所述待测芯片30;
所述通信单元2220用于实现所述处理单元210、所述待测芯片30的双向通信;
所述数字信号单元2230用于实现对所述待测芯片30的数字功能测试;
所述模拟信号单元2240用于实现对所述待测芯片30的模拟功能测试。
在一种可能的实施方式中,所述数字功能测试包括CLOCK验证,SRAM验证,flash验证,EEPROM验证,GPIO验证,TIM验证,PWM验证,USART通信验证,SPI通信验证,IIC通信验证等的至少一种,所述模拟功能测试包括ADC验证,CMP验证,DAC验证等的至少一种,当然,数字功能验证、模拟功能验证还可以包括其他,例如,数字功能验证还可以包括REG验证,EXTI验证,CRC验证,LCD验证,DPTR验证等,同样模拟部分也有其他验证,例如还可以包括电源验证,LPmode验证,低功耗验证等,对此,本公开实施例不做限定。
在一个示例中,控制模块10在执行控制信息(如自动布局执行文件)内容时,可利用烧录单元2210、接口单元230将需要执行的测试程序烧录于待测芯片中,烧录完成后,测试模块20便可以通过通信单元2220与待测芯片30进行信息交互。
在一个示例中,通信单元不仅可以包含通用USART/IIC/SPI等硬件通信,还可以包括GPIO固定规则的一般通信。为保证测试信息的全覆盖性避免固定通信端口对待测芯片功能占用的影响,GPIO固定规则的一般通信用于主通信测试命令的规则使用,其他通信方式作为辅助。
在一种可能的实施方式中,所述供电及复位单元240还用于:
当所述待测芯片30出现死机情况时,向所述待测芯片30发送软启动信号,若所述待测芯片30软启动成功,则确定所述待测芯片30为软件假死机;或
若多次发送软启动信号,所述待测芯片30均为死机状态,则发送复位信号到所述待测芯片的复位接口,若所述待测芯片复位启动成功,则确定所述待测芯片30为硬件假死机;或
若多次发送复位信号,所述待测芯片30均为死机状态,则发送上电复位信号,对所述待测芯片的电源进行上下电管理,若所述待测芯片上电复位成功,则确定所述待测芯片30为异常死机;或
若多次发送上电复位信号,所述待测芯片30均为死机状态,则确定所述待测芯片30为故障死机,停止测试并返回报告。
在一种可能的实施方式中,所述上电及复位单元还用于:
当所述待测芯片30出现死机的情况时,保存所述待测芯片30的测试进程;
若所述待测芯片30成功重启,控制所述待测芯片30续接执行死机之前的测试进程,或,在无法续接执行死机之前的测试进程的情况下,重新开始测试。
在一个示例中,如果在自动化测试实施的过程中,待测芯片出现死机的状况,测试模块会通过供电及复位单元发送复位命令给待测芯片,使待测芯片重新加载运行程序,测试模块会再次发送本次需要验证项目的测试命令给被测MCU芯片重新执行测试,如果发现多次(如三次)无法执行的情况,测试模块会跳过此次验证项目,并形成测试中断报告进行保存,之后继续执行下一项验证项目,进行验证工作,直到所有验证工作结束。
在一个示例中,测试模块能够对待测芯片的异常死机状态进行检测,死机现象可以分为真死机和假死机,假死机可以分为软件死机和硬件死机,总共分为四级管理,一级软件假死机,二级硬件假死机,三级异常死机,四级故障死机。
在一个示例中,如果检测到芯片处于死机状态,测试模块能够及时将待测芯片的死机信息反馈给控制模块,首先测试模块先通过软命令,将软启动信号下发给待测芯片的软启动管脚,如果能够正常接收测试命令,说明恢复正常,软启动成功,如果发送三组软启动信号没有使得待测芯片恢复正常,则测试模块会通过复位管理电路发送复位信号给待测芯片的RESET管脚,等待一段时间,如果能够正常接收测试命令,则说明恢复正常,硬件重启成功,如果发送三次仍然没有恢复,则测试模块对待测芯片的复位管理电路下发重新上电操作,测试模块会对待测芯片的电源进行上下电管理,如果仍不能使芯片正常工作和通信,说明芯片已经故障,测试模块停止测试,并将测试结果通过控制模块进行记录。
如上所述,该测试模块具有死机自动记录功能,并在死机重启后可以接着执行原来的测试内容,或者可以在死机后重新执行新的操作等内容,这些都可以在控制模块设置中进行操作设置。示例性的,可以默认为死机后重启继续测试,当然,也可以通过控制模块进行设置和编辑,在待测芯片死机后,执行死机恢复操作后的测试内容,来判断死机恢复效果和芯片死机恢复后的性能测试。
在一种可能的实施方式中,如图3所示,所述供电及复位单元240包括第一单元2410、第二单元2420、第三单元2430、第四单元2440,
所述第一单元2410用于输出第一供电电压,所述第二单元2420用于输出第二供电电压,所述第三单元2430用于输出第三供电电压及软启动信号,所述第四单元2440用于输出第四供电电压及复位信号,所述软启动信号用于控制所述待测芯片30软启动,所述复位信号用于控制所述待测芯片30硬件复位,
其中,所述第一供电电压高于所述第二供电电压,所述第三供电电压及所述第四供电电压在所述第一供电电压与所述第二供电电压之间。
请参阅图4,图4示出了根据本公开一实施例的供电及复位单元的示意图。
在一种可能的实施方式中,如图4所示,所述第一单元2410包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电源管理组件U4、第一晶体管Q1、第一电容C1、第一发光二极管D1,
所述第一电源管理组件U4的第一输出端连接于所述第一电阻R1的第一端,用于输出所述第一供电电压V5(如5V)为所述测试模块20供电,
所述第一电阻R1的第二端连接于所述第一发光二极管D1的第一端,所述第一发光二极管D1的第二端连接于所述第二电阻R2的第一端、所述第一晶体管Q1的漏极,所述第一晶体管Q1的栅极连接于所述第三电阻R3的第一端,所述第三电阻R3的第二端及所述第一晶体管Q1的源极接地,
所述第二电阻R2的第二端连接于所述第四电阻R4的第一端、所述第一电容C1的第一端、所述第一电源管理组件U4的第一输入端、所述第一电源管理组件U4的第三输入端,所述第一电源管理组件U4的第二输入端连接于所述第四电阻R4的第二端、所述第一电容C1的第二端,
所述第一电源管理组件U4的第二输出端用于输出所述第一供电电压Vtarget(也即V5,如5V)为所述待测芯片30供电。
在一种可能的实施方式中,如图4所示,所述第二单元2420包括第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第二电源管理组件U5、第二晶体管Q2、第二电容C2、第二发光二极管D2,
所述第二电源管理组件U5的第一输出端连接于所述第五电阻R5的第一端,用于输出所述第二供电电压V33(如3.3V)为所述测试模块20供电,
所述第五电阻R5的第二端连接于所述第二发光二极管D2的第一端,所述第二发光二极管D2的第二端连接于所述第六电阻R6的第一端、所述第二晶体管Q2的漏极,所述第二晶体管Q2的栅极连接于所述第七电阻R7的第一端,所述第七电阻R7的第二端及所述第二晶体管Q2的源极接地,
所述第六电阻R6的第二端连接于所述第八电阻R8的第一端、所述第二电容C2的第一端、所述第二电源管理组件U5的第一输入端、所述第二电源管理组件U5的第三输入端,所述第二电源管理组件U5的第二输入端连接于所述第八电阻R8的第二端、所述第二电容C2的第二端,
所述第二电源管理组件U5的第二输出端用于输出所述第二供电电压Vtarget(也即V33,如3.3V)为所述待测芯片30供电。
本公开实施例的供电及复位单元不仅有3.3V供电(第二单元),还有5V供电(第一单元),同时存在3.3V~5V宽电压供电(第三单元及第四单元),本公开实施例可以对待测芯片的电源系统进行切换与监控管理,方便不同电压应用下的验证工作,以保证测试模块的可靠性及多种电压适配的能力。
在一个示例中,第一电源管理组件U4、第二电源管理组件U5可以为高隔离的电源切换管理芯片,提供电源电压切换的同时,保证电路电源的高隔离度,防止芯片两侧电压的信号干扰,本公开实施例对第一电源管理组件U4、第二电源管理组件U5的具体实现方式不做限定,本领域技术人员可以根据相关技术实现。
在一个示例中,第三单元可以包括第一转换单元U3,第四单元可以包括第二转换单元U2,以实现将电压转换,例如将输入的3.3V信号转换为3.3~5V信号,提供端口A电压3.3V信号到端口B电压3.3V~5V信号的转换,并始终保持A端口到B端口的单向信号传输,防止控制信号对主控芯片的干扰,当然,第三单元和第四单元还可以包括外围电路,例如,第三单元可以包括第十电阻R10,第四单元可以包括第九电阻R9,以与待测芯片连接,输出对应的复位信号。本公开实施例对第一转换单元U3、第二转换单元U2的具体实现方式不做限定,本领域技术人员可以根据相关技术实现。
在一个示例中,如图4所示,RESET为硬件重启信号的接入点,当测试模块为测试芯片提供电源后,测试模块便会将RESET拉为高电平3.3V,通过U2将信号RST提升为5V信号,一般芯片的重启信号为低电平有效,当RST信号拉升为高电平后,待测芯片便能够正常工作。同理SOFT_RESET信号为软启动信号接入点,当目标芯片正常工作后,SOFT_RESET信号同样会拉升为高电平,待测芯片便应该正常工作。
在一个示例中,当重启信号建立完毕后,控制模块便会向测试芯片发送测试命令,如果芯片正常工作,测试芯片便会返回相应的工作状态指令或者测试结果指令,至此芯片正常工作被测试模块自动识别,测试模块进行正常测试。
当待测芯片不能够回应测试模块下发的命令后,测试模块会先启动一级软件假死机管理机制,通过SOFT_RESET信号点,发送软启动信号命令;发送完成后,等待一段时间,测试模块再向待测芯片发送状态识别命令,如果目标芯片仍然不能回应三次或其他次数后,测试模块接着启动二级硬件假死机管理机制,通过RESET信号点,发送硬件重启信号命令;发送完成后,等待一段时间,测试模块再向待测芯片发送状态识别命令,如果目标芯片仍然不能回应三次或其他次数后,测试模块接着启动三级异常机制,对待测芯片的电源通过VCCEN信号点发送掉电重上电管理,等待一段时间重新上电后,测试模块会再次发送待测芯片状态查询指令,如果目标测芯片能够正常工作,则将此次芯片测试故障标记为三级故障,如果待测芯片任然没有回应,则对目标芯片进行掉电处理,将此次故障标记为四级故障,并进行记录。
在一个示例中,如图4所示,供电及复位单元还可以包括主控芯片信号控制端口P1,双路电控切换开关K1,并通过控制信号VCCEN控制双路电控切换开关K1进行线路切换。
在一个示例中,当控制模块确定测试芯片的供电要求后,便可以通过P1口对K1进行控制,如果需要使待测芯片工作在5V,则P1的2脚位输出高电平,将使得K1的4脚与5脚进行连接,K1切换成功后,主控芯片便能够通过VCCEN信号接入第一晶体管Q1,通过VCCEN的高低电平来控制第一晶体管Q1的导通与关闭,当第一晶体管Q1导通后,便能够驱动U4芯片进行工作,将5V电压与VTarget信号点连接,测试芯片则处于5V供电系统。同理当P1的1脚输出高电平,则VCCEN信号便接入第二晶体管Q2,通过第二晶体管Q2的导通与关闭进而控制U5是否能够处于工作状态,使3.3V与VTarget信号点连接,为待测芯片提供3.3V的工作环境。即,控制模块可以通过控制信号控制双路电控切换开关K1以使得第一单元或第二单元处于工作状态,以输出对应的第一供电电压或第二供电电压。本公开实施对双路电控切换开关K1的具体实现方式、类型不做限定,本领域技术人员可以根据需要或实际情况灵活选择。
在一个示例中,第三电阻R3和第七电阻R7为续流电阻,当K1不工作时,第三电阻R3和第七电阻R7能够始终将第一晶体管Q1和第二晶体管Q2的控制端拉为低电平,保证第一晶体管Q1和第二晶体管Q2在非工作环境下不受外界环境干扰,保证电路的可靠性。
请参阅图5,图5示出了根据本公开一实施例的芯片测试的流程示意图。
在一个示例中,如图5所示,本公开实施例将控制信息(包括自动布局执行文件)导入控制模块后,控制模块解析自动布局执行文件,根据烧录文件名称及路径信息内容,先加载MCU的测试程序,通过烧录单元将测试程序烧录到待测芯片。
在一个示例中,如图5所示,本公开实施例将自动布局执行文件中涉及到目标芯片执行命令信息指令下发给通信单元,告知待测芯片需要测试的项目内容,使得待测芯片加载相应的测试程序进行测试。
在一个示例中,如图5所示,本公开实施例中,如果在测试的过程中需要调用相应的数字信号或者模拟信号,处理单元可以将相应的执行指令向待测芯片的相应管脚灌入测试项目所需的数字信号单元或者模拟信号单元的信号配合待测芯片的项目验证。
在一个示例中,如图5所示,本公开实施例在测试完成后,待测芯片会将测试结果,或者测试数据反馈回测试模块,处理单元会根据控制模块要求的相应格式将验证结果或者验证数据进行上传,控制模块将返回的数据进行显示记录并形成报告。
在一个示例中,如图5所示,本公开实施例中,控制模块会自动检测自动布局执行文件是否含有下一个测试项目的测试信息,如果有再次重复如图5所示的流程,开始一轮新的项目验证,直到结束自动布局执行文件中描述的所有项目信息后,停止自动验证过程,将所有的验证数据以电子报告文件的形式保存在控制模块指定的存储位置,方便验证工作人员进行查看。
本公开实施例打破了传统人工验证的不可靠性,同时解决了专业机台只能验证解决部分功能验证的局限性,利用目前通用计算机的灵活性和本公开实施例使用的自动化验证测试模块的软硬件资源,结合待测芯片自身MCU核心的逻辑功能,实时采集输出输入信号,记录相关测试数据,对目标测试MCU的所有功能,所有寄存器功能进行全方位覆盖验证,保证验证信息的全面性与可靠性,简化人机交互的过程,提升验证效率,以便于IC研发人员在批量交付前,更好的对芯片问题进行处理,保障芯片的可靠性。
本公开的控制模块可以为电子设备,电子设备可以被提供为终端、服务器或其它形态的设备。
请参阅图6,图6示出了根据本公开一实施例的一种电子设备的框图。
例如,电子设备800可以是移动电话,计算机,数字广播终端,消息收发设备,游戏控制台,平板设备,医疗设备,健身设备,个人数字助理等终端。
参照图6,电子设备800可以包括以下一个或多个组件:处理组件802,存储器804,电源组件806,多媒体组件808,音频组件810,输入/输出(I/O)的接口812,传感器组件814,以及通信组件816。
处理组件802通常控制电子设备800的整体操作,诸如与显示,电话呼叫,数据通信,相机操作和记录操作相关联的操作。处理组件802可以包括一个或多个处理器820来执行指令,以完成上述的方法的全部或部分步骤。此外,处理组件802可以包括一个或多个模块,便于处理组件802和其他组件之间的交互。例如,处理组件802可以包括多媒体模块,以方便多媒体组件808和处理组件802之间的交互。
存储器804被配置为存储各种类型的数据以支持在电子设备800的操作。这些数据的示例包括用于在电子设备800上操作的任何应用程序或方法的指令,联系人数据,电话簿数据,消息,图片,视频等。存储器804可以由任何类型的易失性或非易失性存储设备或者它们的组合实现,如静态随机存取存储器(SRAM),电可擦除可编程只读存储器(EEPROM),可擦除可编程只读存储器(EPROM),可编程只读存储器(PROM),只读存储器(ROM),磁存储器,快闪存储器,磁盘或光盘。
电源组件806为电子设备800的各种组件提供电力。电源组件806可以包括电源管理系统,一个或多个电源,及其他与为电子设备800生成、管理和分配电力相关联的组件。
多媒体组件808包括在所述电子设备800和用户之间的提供一个输出接口的屏幕。在一些实施例中,屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板,屏幕可以被实现为触摸屏,以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界,而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中,多媒体组件808包括一个前置摄像头和/或后置摄像头。当电子设备800处于操作模式,如拍摄模式或视频模式时,前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。
音频组件810被配置为输出和/或输入音频信号。例如,音频组件810包括一个麦克风(MIC),当电子设备800处于操作模式,如呼叫模式、记录模式和语音识别模式时,麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器804或经由通信组件816发送。在一些实施例中,音频组件810还包括一个扬声器,用于输出音频信号。
I/O接口812为处理组件802和外围接口模块之间提供接口,上述外围接口模块可以是键盘,点击轮,按钮等。这些按钮可包括但不限于:主页按钮、音量按钮、启动按钮和锁定按钮。
传感器组件814包括一个或多个传感器,用于为电子设备800提供各个方面的状态评估。例如,传感器组件814可以检测到电子设备800的打开/关闭状态,组件的相对定位,例如所述组件为电子设备800的显示器和小键盘,传感器组件814还可以检测电子设备800或电子设备800一个组件的位置改变,用户与电子设备800接触的存在或不存在,电子设备800方位或加速/减速和电子设备800的温度变化。传感器组件814可以包括接近传感器,被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件814还可以包括光传感器,如互补金属氧化物半导体(CMOS)或电荷耦合装置(CCD)图像传感器,用于在成像应用中使用。在一些实施例中,该传感器组件814还可以包括加速度传感器,陀螺仪传感器,磁传感器,压力传感器或温度传感器。
通信组件816被配置为便于电子设备800和其他设备之间有线或无线方式的通信。电子设备800可以接入基于通信标准的无线网络,如无线网络(WiFi),第二代移动通信技术(2G)或第三代移动通信技术(3G),NB_Iot、4G或5G,或它们的组合。在一个示例性实施例中,通信组件816经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中,所述通信组件816还包括近场通信(NFC)模块,以促进短程通信。例如,在NFC模块可基于射频识别(RFID)技术,红外数据协会(IrDA)技术,超宽带(UWB)技术,蓝牙(BT)技术和其他技术来实现。
在示例性实施例中,电子设备800可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现,用于执行上述方法。
在示例性实施例中,还提供了一种非易失性计算机可读存储介质,例如包括计算机程序指令的存储器804,上述计算机程序指令可由电子设备800的处理器820执行以完成上述方法。
请参阅图7,图7示出了根据本公开一实施例的一种电子设备的框图。
例如,电子设备1900可以被提供为一服务器。参照图7,电子设备1900包括处理组件1922,其进一步包括一个或多个处理器,以及由存储器1932所代表的存储器资源,用于存储可由处理组件1922的执行的指令,例如应用程序。存储器1932中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外,处理组件1922被配置为执行指令,以执行上述方法。
电子设备1900还可以包括一个电源组件1926被配置为执行电子设备1900的电源管理,一个有线或无线网络接口1950被配置为将电子设备1900连接到网络,和一个输入输出(I/O)接口1958。电子设备1900可以操作基于存储在存储器1932的操作系统,例如微软服务器操作系统(Windows ServerTM),苹果公司推出的基于图形用户界面操作系统(Mac OSXTM),多用户多进程的计算机操作系统(UnixTM),自由和开放原代码的类Unix操作系统(LinuxTM),开放原代码的类Unix操作系统(FreeBSDTM)或类似。
在示例性实施例中,还提供了一种非易失性计算机可读存储介质,例如包括计算机程序指令的存储器1932,上述计算机程序指令可由电子设备1900的处理组件1922执行以完成上述方法。
本公开可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质,其上载有用于使处理器实现本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是(但不限于)电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身,诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如,通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备,或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令,并转发该计算机可读程序指令,以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码,所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等,以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中,通过利用计算机可读程序指令的状态信息来个性化定制电子电路,例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA),该电子电路可以执行计算机可读程序指令,从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解,流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合,都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器,从而生产出一种机器,使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时,产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中,这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作,从而,存储有指令的计算机可读介质则包括一个制造品,其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上,使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤,以产生计算机实现的过程,从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分,所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
该计算机程序产品可以具体通过硬件、软件或其结合的方式实现。在一个可选实施例中,所述计算机程序产品具体体现为计算机存储介质,在另一个可选实施例中,计算机程序产品具体体现为软件产品,例如软件开发包(Software Development Kit,SDK)等等。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (10)
1.一种芯片测试装置,其特征在于,所述装置包括控制模块、测试模块,
所述控制模块,用于根据控制信息实现对所述测试模块的控制,以使得所述测试模块对连接的至少一个待测芯片进行测试,其中,各个控制信息与各个待测芯片对应,所述控制信息包括测试程序及控制程序,所述测试程序用于对所述待测芯片进行测试,所述控制程序用于实现对所述测试模块的控制;
所述测试模块,包括处理单元、测试单元、接口单元、供电及复位单元,所述处理单元连接于所述控制模块、所述测试单元及所述供电及复位单元,所述测试单元及所述供电及复位单元连接于所述接口单元,所述接口单元连接于所述待测芯片,其中,
所述处理单元用于与所述控制模块、所述测试单元及所述供电及复位单元通信,通过所述测试单元及接口单元将所述测试程序写入所述待测芯片并根据所述控制程序执行相应的测试,
所述供电及复位单元用于当所述待测芯片出现死机情况时,执行多级复位管理,确定所述待测芯片出现死机的原因。
2.根据权利要求1所述的装置,其特征在于,所述控制模块还用于:根据所述待测芯片的标识信息确定对应的控制信息。
3.根据权利要求1所述的装置,其特征在于,所述处理单元还用于将所述待测芯片返回的测试数据、测试结果进行格式转换,并将格式转换后的测试数据、测试结果返回所述控制模块,
所述控制模块还用于,对接收到的测试数据、测试结果进行记录在于所述待测芯片对应的存储区域,生成测试报告,并进行下一轮测试,
其中,所述下一轮测试包括针对当前待测芯片的下一轮测试、针对新连接到的待测芯片的下一轮测试。
4.根据权利要求1所述的装置,其特征在于,所述测试单元包括烧录单元、通信单元、数字信号单元及模拟信号单元,
所述烧录单元用于将所述测试程序通过所述接口单元烧录到所述待测芯片;
所述通信单元用于实现所述处理单元、所述待测芯片的双向通信;
所述数字信号单元用于实现对所述待测芯片的数字功能测试;
所述模拟信号单元用于实现对所述待测芯片的模拟功能测试。
5.根据权利要求1所述的装置,其特征在于,所述供电及复位单元还用于:
当所述待测芯片出现死机情况时,向所述待测芯片发送软启动信号,若所述待测芯片软启动成功,则确定所述待测芯片为软件假死机;或
若多次发送软启动信号,所述待测芯片均为死机状态,则发送复位信号到所述待测芯片的复位接口,若所述待测芯片复位启动成功,则确定所述待测芯片为硬件假死机;或
若多次发送复位信号,所述待测芯片均为死机状态,则发送上电复位信号,对所述待测芯片的电源进行上下电管理,若所述待测芯片上电复位成功,则确定所述待测芯片为异常死机;或
若多次发送上电复位信号,所述待测芯片均为死机状态,则确定所述待测芯片为故障死机,停止测试并返回报告。
6.根据权利要求5所述的装置,其特征在于,所述上电及复位单元还用于:
当所述待测芯片出现死机的情况时,保存所述待测芯片的测试进程;
若所述待测芯片成功重启,控制所述待测芯片续接执行死机之前的测试进程,或,在无法续接执行死机之前的测试进程的情况下,重新开始测试。
7.根据权利要求1所述的装置,其特征在于,所述供电及复位单元包括第一单元、第二单元、第三单元、第四单元,
所述第一单元用于输出第一供电电压,所述第二单元用于输出第二供电电压,所述第三单元用于输出第三供电电压及软启动信号,所述第四单元用于输出第四供电电压及复位信号,所述软启动信号用于控制所述待测芯片软启动,所述复位信号用于控制所述待测芯片硬件复位,
其中,所述第一供电电压高于所述第二供电电压,所述第三供电电压及所述第四供电电压在所述第一供电电压与所述第二供电电压之间。
8.根据权利要求7所述的装置,其特征在于,所述第一单元包括第一电阻、第二电阻、第三电阻、第四电阻、第一电源管理组件、第一晶体管、第一电容、第一发光二极管,
所述第一电源管理组件的第一输出端连接于所述第一电阻的第一端,用于输出所述第一供电电压为所述测试模块供电,
所述第一电阻的第二端连接于所述第一发光二极管的第一端,所述第一发光二极管的第二端连接于所述第二电阻的第一端、所述第一晶体管的漏极,所述第一晶体管的栅极连接于所述第三电阻的第一端,所述第三电阻的第二端及所述第一晶体管的源极接地,
所述第二电阻的第二端连接于所述第四电阻的第一端、所述第一电容的第一端、所述第一电源管理组件的第一输入端、所述第一电源管理组件的第三输入端,所述第一电源管理组件的第二输入端连接于所述第四电阻的第二端、所述第一电容的第二端,
所述第一电源管理组件的第二输出端用于输出所述第一供电电压为所述待测芯片供电。
9.根据权利要求7所述的装置,其特征在于,所述第二单元包括第五电阻、第六电阻、第七电阻、第八电阻、第二电源管理组件、第二晶体管、第二电容、第二发光二极管,
所述第二电源管理组件的第一输出端连接于所述第五电阻的第一端,用于输出所述第二供电电压为所述测试模块供电,
所述第五电阻的第二端连接于所述第二发光二极管的第一端,所述第二发光二极管的第二端连接于所述第六电阻的第一端、所述第二晶体管的漏极,所述第二晶体管的栅极连接于所述第七电阻的第一端,所述第七电阻的第二端及所述第二晶体管的源极接地,
所述第六电阻的第二端连接于所述第八电阻的第一端、所述第二电容的第一端、所述第二电源管理组件的第一输入端、所述第二电源管理组件的第三输入端,所述第二电源管理组件的第二输入端连接于所述第八电阻的第二端、所述第二电容的第二端,
所述第二电源管理组件的第二输出端用于输出所述第二供电电压为所述待测芯片供电。
10.根据权利要求1所述的装置,其特征在于,所述控制程序包括烧录文件名称及路径信息、待测芯片执行命令信息、数字模块执行命令信息、模拟模块执行命令信息、测试结果及故障问题采集命令信息、测试数据读取命令信息、结果分析设定信息和报告结果与图表反馈信息一种或多种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110673554.8A CN115494369A (zh) | 2021-06-17 | 2021-06-17 | 芯片测试装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110673554.8A CN115494369A (zh) | 2021-06-17 | 2021-06-17 | 芯片测试装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115494369A true CN115494369A (zh) | 2022-12-20 |
Family
ID=84465512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110673554.8A Pending CN115494369A (zh) | 2021-06-17 | 2021-06-17 | 芯片测试装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115494369A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115902595A (zh) * | 2023-02-20 | 2023-04-04 | 之江实验室 | 一种芯片测试系统以及芯片测试方法 |
-
2021
- 2021-06-17 CN CN202110673554.8A patent/CN115494369A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115902595A (zh) * | 2023-02-20 | 2023-04-04 | 之江实验室 | 一种芯片测试系统以及芯片测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9420180B2 (en) | Method and device for switching between double cameras | |
US11960806B2 (en) | Method and apparatus for checking schematic circuit diagram and non-transitory computer-readable storage medium | |
CN215599311U (zh) | 芯片测试装置 | |
CN108415741B (zh) | 对象序列化和反序列化方法及相关装置 | |
US20170013456A1 (en) | Method and device for testing a terminal | |
EP3185131A1 (en) | Method and device for switching state | |
CN115129573A (zh) | 程序运行的监控方法、装置、电子设备及存储介质 | |
CN109684112B (zh) | 程序文件运行方法、装置、终端及存储介质 | |
CN115494369A (zh) | 芯片测试装置 | |
CN106462352B (zh) | 一种指纹事件的处理方法、装置及终端 | |
EP3460717A1 (en) | Method, apparatus, terminal, and computer-readable storage medium for processing fingerprints | |
CN113377664A (zh) | 模型测试方法及装置、电子设备和存储介质 | |
CN112579369B (zh) | 多线程刷机系统、方法、装置、设备和存储介质 | |
CN105846223A (zh) | Usb接口塞、控制方法及装置 | |
CN114238006A (zh) | 单片机的调试方法、装置及设备 | |
CN113810240B (zh) | 通讯协议解析方法、装置及计算机可读存储介质 | |
CN114860368A (zh) | 显示设备的控制方法、装置、电子设备及可读存储介质 | |
CN117667241B (zh) | 设备加载方法、装置、电子设备及存储介质 | |
CN117391038B (zh) | 芯片版图的金属栈空间信息划分方法及芯片 | |
CN113115287B (zh) | 数据传输方法及装置 | |
CN114089892B (zh) | 设备调试方法、装置及电子设备 | |
CN113407020B (zh) | 组件启动方法及装置、触控芯片和电子设备 | |
CN113590382B (zh) | Nfc功能的处理方法、装置及存储介质 | |
CN116360859B (zh) | 电源域的访问方法、装置、设备及存储介质 | |
CN109739763B (zh) | 代码段运行方法、装置、终端及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |