CN115473862B - 避免交换芯片组播包队头阻塞的方法及系统 - Google Patents

避免交换芯片组播包队头阻塞的方法及系统 Download PDF

Info

Publication number
CN115473862B
CN115473862B CN202210496095.5A CN202210496095A CN115473862B CN 115473862 B CN115473862 B CN 115473862B CN 202210496095 A CN202210496095 A CN 202210496095A CN 115473862 B CN115473862 B CN 115473862B
Authority
CN
China
Prior art keywords
multicast
queue
scheduling
packet
blocked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210496095.5A
Other languages
English (en)
Other versions
CN115473862A (zh
Inventor
董春雷
陈艇
张霞
刘勤让
张丽
沈剑良
宋克
李沛杰
汤先拓
张文建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Information Engineering University of PLA Strategic Support Force
Original Assignee
Information Engineering University of PLA Strategic Support Force
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Information Engineering University of PLA Strategic Support Force filed Critical Information Engineering University of PLA Strategic Support Force
Priority to CN202210496095.5A priority Critical patent/CN115473862B/zh
Publication of CN115473862A publication Critical patent/CN115473862A/zh
Application granted granted Critical
Publication of CN115473862B publication Critical patent/CN115473862B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/6205—Arrangements for avoiding head of line blocking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
    • H04L47/6275—Queue scheduling characterised by scheduling criteria for service slots or service orders based on priority
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/201—Multicast operation; Broadcast operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3027—Output queuing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3045—Virtual queuing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开一种避免交换芯片组播包队头阻塞的方法及系统，该方法包括：在交换芯片输入端口内部依据接收到的数据包的路由目的端口建立N+2个VOQ并共享Tag节点缓存，其中，包括N个单播队列和2个组播队列(组播队列1、组播队列2)；将新接收的组播包加入组播队列1，在组播队列1头部组播包的一个或多个目的端口发生堵塞之前，组播队列2始终为空，当组播队列1头部组播包的一个或多个目的端口发生堵塞时，将该发生堵塞的组播包从组播队列1中移出并放入组播队列2；调度处理逻辑按照调度算法从N+2个VOQ中选择满足调度条件且优先级最高的队列进行调度。本发明有效解决了组播包的队头阻塞问题，同时不影响队列节点缓存的共享使用。

Description

避免交换芯片组播包队头阻塞的方法及系统
技术领域
本发明属于交换芯片技术领域，尤其涉及一种避免交换芯片组播包队头阻塞的方法及系统。
背景技术
队头阻塞(Head-of-line blocking或缩写为HOL blocking)在计算机网络的范畴中是一种性能受限的现象。它的原因是一列的第一个数据包(队头)受阻而导致整列数据包受阻。
一个交换芯片有可能由缓存式输入端口、交换架构以及缓存式的输出端口所组成。如果在输入端口处使用了先进先出(FIFO)的策略，那么就只有最先进入的数据包可以被处理。而此时如果最先进入的数据包由于目标输出端口正忙而无法被处理的话，那么更晚到达的数据包就没有办法被处理(即便是更晚到达的数据包的目标输出端口并没有处于忙碌的状态)。输出正忙的情况有：
·存在输出的竞态关系；
·或者更常见的情况是输出缓存已满，从而导致了阻塞现象(例如多个输入的数据传输速率超过了输出的传输速率)；
如果没有队头阻塞的话，新到达的数据包就有可能绕开被阻碍的数据包而被导向它们各自的(没有处于阻塞状态的)目标输出端口了。这种现象有可能在缓存式输入的系统中对性能造成极大的影响。
解决这个问题的应用最广泛的方法是使用虚拟输出队列(Virtual OutputQueue，VOQ)机制，即以目的端口作为区分建立多条队列，这样去往某一目的端口的队列出现了队头阻塞时不会影响去往其它目的端口的队列的正常调度，避免了混放时去往不同输出端口的流量被阻塞。
在交换芯片中，通过采用虚拟输出队列机制可以有效解决单播包队头阻塞问题。除了单播包，交换芯片中还存在组播包(一个数据包对应多个目的端口)，组播包的队列构建通常有四种方案：方案一是在交换输入端口中为所有组播包统一建立一条组播VOQ；方案二为解决多播队头阻塞，在每个输入口建立2N-1个VOQ(对于有N个输出口的交换芯片)；方案三为解决多播队头阻塞，同时克服需要建立过多队列的缺点，将组播队列拆分融入与各目的端口对应的单播VOQ。与方案三不同，为解决多播队头阻塞，同时克服需要建立过多队列的缺点，方案四采用两级crossbar调度方案。
上述四个方案各有优缺点。方案一的优点是处理简单，资源(缓存)消耗小，队列调度处理逻辑简单，但是无法有效解决组播包的队头阻塞问题；方案二的优点是能解决组播包的队头阻塞问题，但是当交换芯片端口N较大时(比如N等于32)，在每个输入口需要建立的VOQ数量过大，难以实现；方案三的优点是能解决组播包的队头阻塞问题，但是处理相对复杂，且会造成队列节点缓存无法共享，导致交换芯片缓存使用量显著增大，成本与功耗显著增加；方案四的优点是能解决组播包的队头阻塞问题，但是需要两级crossbar调度，同方案三一样也存在队列节点缓存无法共享的问题，队列调度逻辑复杂，资源(缓存资源及逻辑资源)消耗多。众所周知，目前芯片上的缓存资源十分珍贵，应尽量提高缓存的利用率，避免大容量片上缓存的使用，以降低芯片功耗与成本。
第三、四种方案下各个VOQ之间不能共享Tag节点缓存(等同于队列节点缓存)，需要为每个VOQ设置独立的Tag节点缓存，其原理如图1所示。如图1所示，Tag0–Tag15是各个Tag对应的节点，其内部存储的是下一个结点的指针；图1中的Tag5同时存在于VOQ1和VOQ3中，属于组播节点，但是其内部存储下一个节点的指针时出现了问题，它不能同时指向两个不同的节点。所以Tag节点信息不能在各个VOQ内部共享，需要为每个VOQ设置独立的Tag节点缓存。
发明内容
本发明针对交换芯片中，现有的组播实现方案要么无法有效避免组播包队头阻塞，要么片上缓存资源利用率不高，缓存容量需求大，导致芯片面积增大，芯片成本增加的问题，提出一种避免交换芯片组播包队头阻塞的方法及系统。
为了实现上述目的，本发明采用以下技术方案：
本发明一方面提出一种避免交换芯片组播包队头阻塞的方法，包括：
在交换芯片输入端口内部依据接收到的数据包的路由目的端口建立N+2个虚拟输出队列VOQ，N为交换芯片总端口数，N+2个VOQ共享Tag节点缓存，其中，N+2个VOQ包括N个单播队列和2个组播队列，该2个组播队列分别为组播队列1、组播队列2；
将新接收的组播包加入组播队列1，在组播队列1头部组播包的一个或多个目的端口发生堵塞之前，组播队列2始终为空，当组播队列1头部组播包的一个或多个目的端口发生堵塞时，将该发生堵塞的组播包从组播队列1中移出并放入组播队列2；
调度处理逻辑按照调度算法从N+2个VOQ中选择满足调度条件且优先级最高的队列进行调度。
进一步地，所述N+2个VOQ共享Tag节点缓存的方法如下：
将N+2个VOQ输出的读写控制信号进行mux合路，轮询判断各个VOQ输出的deq_tagmem_re和deq_tagmem_we信号，当某个VOQ输出的读写使能为1，则将对应的读写地址和数据信息赋值给最终的缓存信号。
进一步地，所述调度算法包括严格优先级调度、RR公平轮询调度、DRR、WRR。
进一步地，所述调度处理逻辑按照调度算法从N+2个VOQ中选择满足调度条件且优先级最高的队列进行调度包括：
在组播队列1头部组播包目的端口包含堵塞端口的情况下，将该组播包移出组播队列1并放入组播队列2，调度算法继续调度组播队列1里的组播包，当堵塞端口不再堵塞时，组播队列2也将参与调度，之前目的端口包含堵塞端口的包也可以被调度输出。
本发明另一方面提出一种避免交换芯片组播包队头阻塞的系统，包括：
队列构建模块，用于在交换芯片输入端口内部依据接收到的数据包的路由目的端口建立N+2个虚拟输出队列VOQ，N为交换芯片总端口数，N+2个VOQ共享Tag节点缓存，其中，N+2个VOQ包括N个单播队列和2个组播队列，该2个组播队列分别为组播队列1、组播队列2；
入队出队模块，用于将新接收的组播包加入组播队列1，在组播队列1头部组播包的一个或多个目的端口发生堵塞之前，组播队列2始终为空，当组播队列1头部组播包的一个或多个目的端口发生堵塞时，将该发生堵塞的组播包从组播队列1中移出并放入组播队列2；
调度模块，用于调度处理逻辑按照调度算法从N+2个VOQ中选择满足调度条件且优先级最高的队列进行调度。
进一步地，所述N+2个VOQ共享Tag节点缓存的方法如下：
将N+2个VOQ输出的读写控制信号进行mux合路，轮询判断各个VOQ输出的deq_tagmem_re和deq_tagmem_we信号，当某个VOQ输出的读写使能为1，则将对应的读写地址和数据信息赋值给最终的缓存信号。
进一步地，所述调度算法包括严格优先级调度、RR公平轮询调度、DRR、WRR。
进一步地，所述调度模块具体用于：
在组播队列1头部组播包目的端口包含堵塞端口的情况下，将该组播包移出组播队列1并放入组播队列2，调度算法继续调度组播队列1里的组播包，当堵塞端口不再堵塞时，组播队列2也将参与调度，之前目的端口包含堵塞端口的包也可以被调度输出。
与现有技术相比，本发明具有的有益效果：
现有的组播实现方案要么无法有效避免组播包队头阻塞，要么片上缓存资源利用率不高，缓存容量需求大，导致芯片面积增大，芯片成本增加。本发明通过引入额外的一条组播队列，有效解决了组播包的队头阻塞问题，同时不影响队列节点缓存的共享使用。额外引入一条组播队列逻辑实现简单，不会造成缓存资源需求与逻辑复杂度的增加。
附图说明
图1为组播包分散方案节点冲突示意图；
图2为本发明实施例一种避免交换芯片组播包队头阻塞的方法的基本流程图；
图3为本发明实施例单组播队列头阻塞示意图；
图4为本发明实施例双组播队列缓解头阻塞示意图；
图5为本发明实施例Tag缓存访问MUX示意图；
图6为本发明实施例一种避免交换芯片组播包队头阻塞的系统架构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明做进一步的解释说明：
如图2所示，一种避免交换芯片组播包队头阻塞的方法，包括：
在交换芯片输入端口内部依据接收到的数据包的路由目的端口建立N+2个虚拟输出队列VOQ，N为交换芯片总端口数，N+2个VOQ共享Tag节点缓存，其中，N+2个VOQ包括N个单播队列和2个组播队列，该2个组播队列分别为组播队列1、组播队列2；
将新接收的组播包加入组播队列1，在组播队列1头部组播包的一个或多个目的端口发生堵塞之前，组播队列2始终为空，当组播队列1头部组播包的一个或多个目的端口发生堵塞时，将该发生堵塞的组播包从组播队列1中移出并放入组播队列2；
调度处理逻辑按照调度算法从N+2个VOQ中选择满足调度条件且优先级最高的队列进行调度。这样，目的端口发生堵塞的组播包不会阻塞组播队列1中后续组播包的转发。
为更好的理解本发明，对单组播队列头阻塞原理进行阐述：
以带有中间节点缓存的CrossBar交换结构(RapidIO交换芯片普遍采用的交换结构)为例，单组播队列头部组播包的目的端口若有一个或多个被堵塞，则队列内其它组播包的转发可能会受阻。受阻发生的场景为：去往被堵塞端口数据路径上的OB、CXB缓存空间被占满，导致目的端口包含被堵塞端口、且位于组播队列头部的包无法被转发，进而阻塞队列中后面组播包的转发，即使后面组播包的目的端口不包含被堵塞的端口。
结合图3对上述阻塞发生场景进行说明。在端口0的发送方向(TX方向)被堵塞，且去往端口0数据路径上的CXB00与OB0均被占满的情况下，IB0中组播队列头部的组播包要发往端口0和1，此时，由于CXB00被占满导致第一个组播包无法被转发，进而阻塞第二个组播包的转发，即使第二个组播包的目的端口不包含被阻塞的端口0。
进一步地，在具体调度时，本发明采用的双组播队列对头阻塞的缓解原理如下：
如图4所示，组播队列1头部组播包目的端口包含堵塞端口的情况下，将其移出组播队列1并放入组播队列2，调度算法可以继续调度组播队列1里的组播包，当堵塞端口不再堵塞时，组播队列2也将参与调度，之前目的端口包含堵塞端口的包也可以被调度输出。
具体地，调度指的是从满足调度条件的不同的队列里选择一个进行包转发，当队列为空或队列头部的包其目的端口被堵塞或被反压的情况下，该队列不参与调度。常用的调度算法有严格优先级调度、RR(Round-robin)公平轮询调度、DRR、WRR等，具体调度算法根据应用需要进行选择。
进一步地，本发明建立的N+2个虚拟输出队列VOQ共享Tag节点缓存的方法及原理如下：
如图5所示，Tag节点缓存是N+2个VOQ共享的，需要将N+2个VOQ输出的读写控制信号进行mux合路，在实际实现中是轮询判断各个VOQ输出的deq_tagmem_re和deq_tagmem_we信号，遇到某个VOQ输出的读写使能为1，则将对应的读写地址和数据信息赋值给最终的缓存信号。
Tag节点缓存的访问仅发生在队列链表发生变化的时刻，对应数据包入队和出队操作，而对于同一端口来讲，同一时刻仅能有一个队列发生入队，也仅能有一个队列发生出队，也就是说在同一时刻，仅有一个VOQ对Tag节点缓存进行写访问，也仅有一个VOQ对Tag节点缓存进行读访问，这是N+2个VOQ可以实现Tag节点缓存共享的理论基础。
在上述实施例的基础上，如图6所示，本发明另一方面提出一种避免交换芯片组播包队头阻塞的系统，包括：
队列构建模块，用于在交换芯片输入端口内部依据接收到的数据包的路由目的端口建立N+2个虚拟输出队列VOQ，N为交换芯片总端口数，N+2个VOQ共享Tag节点缓存，其中，N+2个VOQ包括N个单播队列和2个组播队列，该2个组播队列分别为组播队列1、组播队列2；
入队出队模块，用于将新接收的组播包加入组播队列1，在组播队列1头部组播包的一个或多个目的端口发生堵塞之前，组播队列2始终为空，当组播队列1头部组播包的一个或多个目的端口发生堵塞时，将该发生堵塞的组播包从组播队列1中移出并放入组播队列2；
调度模块，用于调度处理逻辑按照调度算法从N+2个VOQ中选择满足调度条件且优先级最高的队列进行调度。
进一步地，所述N+2个VOQ共享Tag节点缓存的方法如下：
将N+2个VOQ输出的读写控制信号进行mux合路，轮询判断各个VOQ输出的deq_tagmem_re和deq_tagmem_we信号，当某个VOQ输出的读写使能为1，则将对应的读写地址和数据信息赋值给最终的缓存信号。
进一步地，所述调度算法包括严格优先级调度、RR公平轮询调度、DRR、WRR。
进一步地，所述调度模块具体用于：
在组播队列1头部组播包目的端口包含堵塞端口的情况下，将该组播包移出组播队列1并放入组播队列2，调度算法继续调度组播队列1里的组播包，当堵塞端口不再堵塞时，组播队列2也将参与调度，之前目的端口包含堵塞端口的包也可以被调度输出。
综上，现有的组播实现方案要么无法有效避免组播包队头阻塞，要么片上缓存资源利用率不高，缓存容量需求大，导致芯片面积增大，芯片成本增加。本发明通过引入额外的一条组播队列，有效解决了组播包的队头阻塞问题，同时不影响队列节点缓存的共享使用。额外引入一条组播队列逻辑实现简单，不会造成缓存资源需求与逻辑复杂度的增加。
以上所示仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种避免交换芯片组播包队头阻塞的方法，其特征在于，包括：
在交换芯片输入端口内部依据接收到的数据包的路由目的端口建立N+2个虚拟输出队列VOQ，N为交换芯片总端口数，N+2个VOQ共享Tag节点缓存，其中，N+2个VOQ包括N个单播队列和2个组播队列，该2个组播队列分别为组播队列1、组播队列2；所述N+2个VOQ共享Tag节点缓存的方法如下：将N+2个VOQ输出的读写控制信号进行mux合路，轮询判断各个VOQ输出的deq_tagmem_re和deq_tagmem_we信号，当某个VOQ输出的读写使能为1，则将对应的读写地址和数据信息赋值给最终的缓存信号；
将新接收的组播包加入组播队列1，在组播队列1头部组播包的一个或多个目的端口发生堵塞之前，组播队列2始终为空，当组播队列1头部组播包的一个或多个目的端口发生堵塞时，将该发生堵塞的组播包从组播队列1中移出并放入组播队列2；
调度处理逻辑按照调度算法从N+2个VOQ中选择满足调度条件且优先级最高的队列进行调度；所述调度处理逻辑按照调度算法从N+2个VOQ中选择满足调度条件且优先级最高的队列进行调度包括：在组播队列1头部组播包目的端口包含堵塞端口的情况下，将该组播包移出组播队列1并放入组播队列2，调度算法继续调度组播队列1里的组播包，当堵塞端口不再堵塞时，组播队列2也将参与调度，之前目的端口包含堵塞端口的包也被调度输出。
2.根据权利要求1所述的避免交换芯片组播包队头阻塞的方法，其特征在于，所述调度算法包括严格优先级调度、RR公平轮询调度、DRR、WRR。
3.一种避免交换芯片组播包队头阻塞的系统，其特征在于，包括：
队列构建模块，用于在交换芯片输入端口内部依据接收到的数据包的路由目的端口建立N+2个虚拟输出队列VOQ，N为交换芯片总端口数，N+2个VOQ共享Tag节点缓存，其中，N+2个VOQ包括N个单播队列和2个组播队列，该2个组播队列分别为组播队列1、组播队列2；所述N+2个VOQ共享Tag节点缓存的方法如下：将N+2个VOQ输出的读写控制信号进行mux合路，轮询判断各个VOQ输出的deq_tagmem_re和deq_tagmem_we信号，当某个VOQ输出的读写使能为1，则将对应的读写地址和数据信息赋值给最终的缓存信号；
入队出队模块，用于将新接收的组播包加入组播队列1，在组播队列1头部组播包的一个或多个目的端口发生堵塞之前，组播队列2始终为空，当组播队列1头部组播包的一个或多个目的端口发生堵塞时，将该发生堵塞的组播包从组播队列1中移出并放入组播队列2；
调度模块，用于调度处理逻辑按照调度算法从N+2个VOQ中选择满足调度条件且优先级最高的队列进行调度；所述调度模块具体用于：在组播队列1头部组播包目的端口包含堵塞端口的情况下，将该组播包移出组播队列1并放入组播队列2，调度算法继续调度组播队列1里的组播包，当堵塞端口不再堵塞时，组播队列2也将参与调度，之前目的端口包含堵塞端口的包也被调度输出。
4.根据权利要求3所述的避免交换芯片组播包队头阻塞的方法，其特征在于，所述调度算法包括严格优先级调度、RR公平轮询调度、DRR、WRR。
CN202210496095.5A 2022-04-24 2022-04-24 避免交换芯片组播包队头阻塞的方法及系统 Active CN115473862B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210496095.5A CN115473862B (zh) 2022-04-24 2022-04-24 避免交换芯片组播包队头阻塞的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210496095.5A CN115473862B (zh) 2022-04-24 2022-04-24 避免交换芯片组播包队头阻塞的方法及系统

Publications (2)

Publication Number Publication Date
CN115473862A CN115473862A (zh) 2022-12-13
CN115473862B true CN115473862B (zh) 2023-07-11

Family

ID=84365222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210496095.5A Active CN115473862B (zh) 2022-04-24 2022-04-24 避免交换芯片组播包队头阻塞的方法及系统

Country Status (1)

Country Link
CN (1) CN115473862B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106453134A (zh) * 2016-10-31 2017-02-22 北京航空航天大学 一种基于虚拟队列长度协调单组播竞争的cicq结构交换机分组调度算法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2227655A1 (en) * 1998-04-03 1999-10-03 Alberto Leon-Garcia The single-queue switch
US20030088694A1 (en) * 2001-11-02 2003-05-08 Internet Machines Corporation Multicasting method and switch
CN1146192C (zh) * 2002-04-17 2004-04-14 华为技术有限公司 以太网交换芯片输出队列管理调度方法和装置
CN101212424B (zh) * 2006-12-28 2011-03-23 杭州华三通信技术有限公司 融合了电路交换和分组交换的以太网交换方法与设备
KR101025255B1 (ko) * 2010-01-18 2011-03-29 연세대학교 산학협력단 신호 전달 제어 장치 및 그의 제어 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106453134A (zh) * 2016-10-31 2017-02-22 北京航空航天大学 一种基于虚拟队列长度协调单组播竞争的cicq结构交换机分组调度算法

Also Published As

Publication number Publication date
CN115473862A (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
AU710694B2 (en) An ATM switch
US5412648A (en) Packet switching system for forwarding packets from input buffers using idle/busy status of output buffers
US8218546B2 (en) Interleaved processing of dropped packets in a network device
EP1384354B1 (en) High speed network processor
US7046687B1 (en) Configurable virtual output queues in a scalable switching system
US7154885B2 (en) Apparatus for switching data in high-speed networks and method of operation
US6754222B1 (en) Packet switching apparatus and method in data network
US20110069615A1 (en) Systems and methods for limiting low priority traffic from blocking high priority traffic
US20070011223A1 (en) Method and system for flexible network processor scheduler and data flow
US20070297330A1 (en) Scalable Link-Level Flow-Control For A Switching Device
US20030043828A1 (en) Method of scalable non-blocking shared memory output-buffered switching of variable length data packets from pluralities of ports at full line rate, and apparatus therefor
JP2004536515A (ja) デュアルポートメモリエミュレーション方式によるスイッチファブリック
JP3269273B2 (ja) セル交換装置及びセル交換システム
US7675930B2 (en) Chip circuit for combined and data compressed FIFO arbitration for a non-blocking switch
CN114531488A (zh) 一种面向以太网交换器的高效缓存管理系统
CN115473862B (zh) 避免交换芯片组播包队头阻塞的方法及系统
Iyer et al. Techniques for fast shared memory switches
US20070140260A1 (en) System and method of single switch string hardware
CN109379304B (zh) 一种用于降低低优先级包延迟的公平调度方法
US8670454B2 (en) Dynamic assignment of data to switch-ingress buffers
Mutter A novel hybrid memory architecture with parallel DRAM for fast packet buffers
Qu et al. Designing fully distributed scheduling algorithms for contention-tolerant crossbar switches
US11683276B2 (en) Quasi-output queue behavior of a packet switching device achieved using virtual output queue ordering independently determined for each output queue
Chrysos Design issues of variable-packet-size, multiple-priority buffered crossbars
CN116561055A (zh) 一种基于片上系统的虚拟输出队列构建方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant